KR100659118B1 - 불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법 - Google Patents

불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100659118B1
KR100659118B1 KR1020050120926A KR20050120926A KR100659118B1 KR 100659118 B1 KR100659118 B1 KR 100659118B1 KR 1020050120926 A KR1020050120926 A KR 1020050120926A KR 20050120926 A KR20050120926 A KR 20050120926A KR 100659118 B1 KR100659118 B1 KR 100659118B1
Authority
KR
South Korea
Prior art keywords
fluorine
organic
based polymer
thin film
polymer material
Prior art date
Application number
KR1020050120926A
Other languages
English (en)
Inventor
정종한
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050120926A priority Critical patent/KR100659118B1/ko
Application granted granted Critical
Publication of KR100659118B1 publication Critical patent/KR100659118B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기물의 패터닝이 용이한 불소계 고분자 물질을 이용한 패터닝 방법 및 이를 이용한 유기 박막 트랜지스터의 제조방법을 위하여, 몰드를 이용한 스탬핑법으로 불소계 고분자 물질로 이루어진 패턴들을 형성하는 단계와, 상기 불소계 고분자 물질로 이루어진 패턴들 사이에 유기물을 배치시키는 단계를 구비하는 것을 특징으로 하는 불소계 고분자 물질을 이용한 패터닝 방법 및 이를 이용한 유기 박막 트랜지스터의 제조방법을 제공한다.

Description

불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한 유기 박막 트랜지스터의 제조방법{Method of patterning by use of fluorinated polymer, and method of manufacturing organic thin film transistor by use of the same}
도 1 내지 도 4는 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
도 5 내지 도 7은 본 발명의 바람직한 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
도 8 내지 도 11은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
도 12 및 도 13은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 11: 게이트 전극
13: 소스 전극 및 드레인 전극 15: 게이트 절연막
17: 유기 반도체층 23: 불소계 고분자 물질층
본 발명은 불소계 고분자 물질을 이용한 패터닝 방법 및 이를 이용한 유기 박막 트랜지스터의 제조방법에 관한 것으로서, 더 상세하게는 유기물의 패터닝이 용이한 불소계 고분자 물질을 이용한 패터닝 방법 및 이를 이용한 유기 박막 트랜지스터의 제조방법에 관한 것이다.
반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있다는 특징과, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에, 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.
종래의 실리콘 박막 트랜지스터는 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 이 두 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 반도체층과 절연되어 반도체층의 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 반도체층의 소스 영역 및 드레인 영역에 각각 접하는 소스 전극 및 드레인 전극을 갖는다.
그러나 이와 같은 구조의 기존의 실리콘 박막 트랜지스터에는, 제조 비용이 많이 들고 외부의 충격에 의해 쉽게 깨지며 300℃ 이상의 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 등의 문제점이 있었다.
한편, 액정 디스플레이 장치(liquid crystal display apparatus)나 유기 발광 디스플레이 장치(organic light emitting display apparatus) 등의 평판 디스플 레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용된다. 이러한 평판 표시장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 박막 트랜지스터를 사용하기 어렵다는 문제점이 있었다.
반면, 박막 트랜지스터의 반도체층으로 유기물을 이용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 유기물로 반도체층을 형성하는 유기 박막 트랜지스터(organic thin film transistor)에 대한 연구가 활발히 이루어지고 있다.
그러나 이러한 유기 박막 트랜지스터의 경우 유기 반도체층을 패터닝하기 어렵다는 문제점이 있었다. 즉, 인접한 박막 트랜지스터들 사이의 크로스 토크(cross talk)를 방지하기 위하여 유기 반도체층을 패터닝하는 것이 필요한 바, 습식공정이 혼입된 종래의 패터닝 방법을 이용할 경우 유기 반도체층이 손상되어 박막 트랜지스터의 특성이 저하된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 유기물의 패터닝이 용이한 불소계 고분자 물질을 이용한 패터닝 방법 및 이를 이용한 유기 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은 몰드를 이용한 스탬핑법으로 불소계 고분자 물질로 이루어진 패턴들을 형성하는 단계와, 상기 불소계 고분자 물질로 이루어진 패턴들 사이에 유기물을 배치시키는 단계를 구비하는 것을 특징으로 하는 불소계 고분자 물질을 이용한 패터닝 방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 몰드는 폴리디메틸실라잔(PDMS)으로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 불소계 고분자 물질은 파릴렌(parylene), 비닐리덴플루오라이드(vinylidenefluoride) 또는 테트라플루오르에틸렌(tetrafluoroethylene)인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 유기물은 유기 반도체 물질 또는 PEDOT(poly(3,4-ethylenedioxythiophene))인 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 게이트 전극과, 상기 게이트 전극으로부터 절연된 소스 전극 및 드레인 전극과, 상기 게이트 전극으로부터 절연되고 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층과, 상기 소스 전극, 상기 드레인 전극 및 상기 유기 반도체층을 상기 게이트 전극으로부터 절연시키는 게이트 절연막을 구비하는 유기 박막 트랜지스터의 적어도 하나의 구성요소는, 몰드를 이용한 스탬핑법으로 불소계 고분자 물질로 이루어진 패턴들을 형성하는 단계와, 상기 불소계 고분자 물질로 이루어진 패턴들 사이에 유기물을 배 치시켜 상기 일 구성요소를 형성하는 단계에 의해 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 몰드는 폴리디메틸실라잔(PDMS)으로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 불소계 고분자 물질은 파릴렌(parylene), 비닐리덴플루오라이드(vinylidenefluoride) 또는 테트라플루오르에틸렌(tetrafluoroethylene)인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 적어도 하나의 구성요소는 상기 유기 반도체층을 포함하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 적어도 하나의 구성요소는 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 중 적어도 어느 하나를 포함하는 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1 내지 도 4는 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
먼저 도 1에 도시된 바와 같이 기판(10) 상에 게이트 전극(11)을 형성한 후, 이 게이트 전극(11)을 덮도록 게이트 절연막(15)을 형성하고, 게이트 절연막(15) 상에 소스 전극 및 드레인 전극(13)을 형성한다.
기판(10)으로는 글라스재 기판뿐만 아니라 아크릴과 같은 다양한 플라스틱재 기판을 사용할 수도 있으며, 더 나아가 금속판을 사용할 수도 있다.
게이트 전극(11)과, 소스 전극 및 드레인 전극(13)은 도전성 물질로 형성될 수 있는데, 예컨대 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성될 수 있다. 이는 마스크를 이용한 증착법, 잉크젯 프린팅법, 전면 증착 후 패터닝법 등을 이용하여 형성될 수 있다. 이때, 게이트 전극(11)을 덮도록 게이트 절연막(15)이 구비되어 소스 전극 및 드레인 전극(13)을 게이트 전극(11)으로부터 절연시키는데, 이러한 게이트 절연막(15)은 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 무기물 뿐만 아니라 절연성 유기물로 형성될 수 있다.
그 후, 도 2에 도시된 것과 같이 몰드(20)를 이용한 스탬핑법으로 불소계 고분자 물질(23)로 이루어진 패턴들을 형성한다. 즉, 몰드(20)의 돌출부(21)에 불소계 고분자 물질(23)을 묻힌 후 이를 소스 전극 및 드레인 전극(13) 상에 스탬핑하여, 도 3에 도시된 바와 같이 소스 전극과 드레인 전극(13)의 상호 대향된 부분을 제외한 부분에 불소계 고분자 물질층(23)이 형성되도록 한다. 이러한 몰드(20)는 폴리디메틸실라잔(PDMS)으로 형성할 수 있으며, 이용할 수 있는 불소계 고분자 물질로는 파릴렌(parylene), 비닐리덴플루오라이드(vinylidenefluoride) 또는 테트라플루오르에틸렌(tetrafluoroethylene) 등을 들 수 있다.
이와 같이 불소계 고분자 물질층(23)을 형성한 후 유기 반도체 물질을 스핀 코팅하면, 도 4에 도시된 것과 같이 불소계 고분자 물질로 이루어진 패턴들 사이에 유기 반도체 물질이 배치되어 유기 박막 트랜지스터가 완성된다. 일반적으로 불소계 고분자 물질층(23) 상에는 그 고유의 특성으로 인하여 다른 층을 형성하기가 용 이하지 않다. 이를 역으로 이용하여 유기 반도체층이 형성되지 않아야 할 곳에 스탬핑법을 이용하여 불소계 고분자 물질층(23)을 형성한 후 유기 반도체 물질을 스핀 코팅법 또는 디핑(dipping)법 등을 통해 배치시키면, 불소계 고분자 물질층(23)이 존재하지 않는 소스 전극과 드레인 전극(13)의 상호 대향된 부분에 각각 접하는 유기 반도체층(17)을 용이하게 형성할 수 있다. 이를 통해 인접한 유기 박막 트랜지스터의 유기 반도체층과 구별되는 유기 반도체층이 유기 박막 트랜지스터에 구비되도록 함으로써, 인접한 유기 박막 트랜지스터들 상호간의 크로스 토크 등을 용이하게 방지할 수 있다.
이러한 유기 반도체층을 형성하는 유기 반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카 르복실릭 디이미드 및 이들의 유도체 등이 사용될 수 있다.
한편, 본 실시예에 따른 유기 박막 트랜지스터의 제조공정에 사용된 몰드(20, 도 2 참조)의 돌출부(21)의 형상은 소스 전극 및 드레인 전극(13)과 게이트 절연막(15)의 형상에 대응하도록 구비되어 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다.
즉, 본 발명의 바람직한 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들인 도 5 내지 도 7을 참조하면, 먼저 도 5에 도시된 바와 같이 소스 전극과 드레인 전극(13)의 상부에 대응하는 돌출부(21)를 갖는 몰드(20)를 이용하여 불소계 고분자 물질층(23)을 스탬핑 법으로 소스 전극과 드레인 전극(13) 상에 형성하면, 도 6에 도시된 것과 같이 불소계 고분자 물질층(23)이 소스 전극과 드레인 전극(13)의 상면 중 소스 전극과 드레인 전극(13)의 상호 대향된 부분 외측에 형성된다. 그 후 유기 반도체 물질을 스핀 코팅 등을 통해 배치시키면, 도 7에 도시된 것과 같이 소스 전극과 드레인 전극(13)의 상호 대향된 부분에 각각 접하도록 패터닝된 유기 반도체층(17)이 형성된다.
물론 불소계 고분자 물질층(23) 외측에도 유기 반도체 물질층(17a)이 형성되지만, 불소계 고분자 물질층(23)이 유기 반도체층(17)을 인접한 박막 트랜지스터와 구별되도록 하므로, 인접한 박막 트랜지스터들 사이에서의 크로스 토크가 방지된다.
한편, 도 1 내지 도 7에 도시된 것과 같은 형태의 유기 박막 트랜지스터 이외의 형태의 유기 박막 트랜지스터에도 본 발명이 적용될 수 있다. 즉, 전술한 실 시예들에 따른 유기 박막 트랜지스터들에 있어서는 유기 반도체층이 소스 전극과 드레인 전극의 상부에 배치되어 있는 구조이나, 이와 달리 유기 반도체층이 소스 전극과 드레인 전극의 하부에 배치되는 구조에도 본 발명이 이용될 수 있다.
예컨대 도 8에 도시된 것과 같이 기판(10) 상에 게이트 전극(11)을 형성하고 이 게이트 전극(11)을 덮도록 게이트 절연막(15)을 형성한다. 그리고 이 게이트 절연막(15) 상에 몰드(20)를 이용하여 스탬핑법으로 도 9에 도시된 것과 같이 불소계 고분자 물질층(23)을 형성한다. 그 후, 유기 반도체 물질을 스핀 코팅법 또는 디핑법 등을 이용하여 배치시키면, 도 10에 도시된 것과 같이 불소계 고분자 물질층(23)으로 이루어진 패터닝 사이에 유기 반도체 물질이 배치되어, 인접한 유기 박막 트랜지스터와 구별되도록 게이트 전극(11)에 대응하는 형상으로 유기 반도체층(17)이 형성된다. 그 후 도 11에 도시된 바와 같이 소스 전극과 드레인 전극(13)을 형성하면 유기 박막 트랜지스터가 완성된다.
한편 상기 실시예들에 따른 유기 박막 트랜지스터의 제조 공정에 있어서 불소계 고분자 물질층은 유기 반도체층을 패터닝하기 위해 이용되었으나, 이 외에도 다른 다양한 유기물로 형성되는 층을 패터닝하기 위해 이용될 수도 있다. 예컨대 유기 박막 트랜지스터의 게이트 전극도 불소계 고분자 물질층을 이용하여 패터닝할 수 있다. 도 12 및 도 13은 이와 같은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
먼저 도 12에 도시된 바와 같이 기판(10) 상에 소스 전극과 드레인 전극(13)을 형성하고 이 소스 전극과 드레인 전극(13)에 각각 접하도록 유기 반도체층(17) 을 형성한다. 이와 같은 유기 반도체층(17)은 잉크젯 프린팅법 등을 이용하여 형성할 수 있다. 그 후, 소스 전극 및 드레인 전극(13)과 유기 반도체층(17)을 덮도록 게이트 절연막(15)을 형성한다. 그리고 나서 몰드(20)를 이용하여 스탬핑법으로 불소계 고분자 물질층(23)을 게이트 절연막(15) 상에 형성한다. 그 후 도전성 유기물을 도포하면, 도 13에 도시된 것과 같이 불소계 고분자 물질층(23)이 배치되지 않은 부분에 도전성 유기물이 배치되어 게이트 전극(11)이 형성된다. 이러한 도전성 유기물로는 PEDOT(poly(3,4-ethylenedioxythiophene)) 등을 이용할 수 있다.
물론 게이트 전극(11) 외에도 소스 전극 또는 드레인 전극 등도 이와 같은 방법을 이용하여 형성할 수도 있으며, 그 외에도 유기 박막 트랜지스터의 유기물로 형성된 다른 구성요소 역시 불소계 고분자 물질로 형성된 패턴을 이용하여 형성할 수 있다.
또한, 유기 박막 트랜지스터 외에도 유기물로 형성되는 구성요소를 갖는 소자의 제조에 있어서도 불소계 고분자 물질로 형성된 패턴을 이용하여 패터닝된 유기물층을 용이하게 형성할 수 있다. 즉, 몰드를 이용하여 스탬핑법으로 불소계 고분자 물질로 이루어진 패턴들을 형성한 후, 그 상부에 스핀 코팅법 또는 디핑법 등을 이용하여 불소계 고분자 물질로 이루어진 패턴들 사이에 유기물을 배치시킴으로써, 용이하게 패터닝된 유기물층을 형성할 수 있다.
상기한 바와 같이 이루어진 본 발명의 불소계 고분자 물질을 이용한 패터닝 방법 및 이를 이용한 유기 박막 트랜지스터의 제조방법에 따르면, 몰드를 이용하여 패터닝된 불소계 고분자 물질층을 이용함으로써 패터닝된 유기물층을 용이하게 형성할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (9)

  1. 몰드를 이용한 스탬핑법으로 불소계 고분자 물질로 이루어진 패턴들을 형성하는 단계; 및
    상기 불소계 고분자 물질로 이루어진 패턴들 사이에 유기물을 배치시키는 단계;를 구비하는 것을 특징으로 하는 불소계 고분자 물질을 이용한 패터닝 방법.
  2. 제 1항에 있어서,
    상기 몰드는 폴리디메틸실라잔(PDMS)으로 형성되는 것을 특징으로 하는 불소계 고분자 물질을 이용한 패터닝 방법.
  3. 제 1항에 있어서,
    상기 불소계 고분자 물질은 파릴렌(parylene), 비닐리덴플루오라이드(vinylidenefluoride) 또는 테트라플루오르에틸렌(tetrafluoroethylene)인 것을 특징으로 하는 불소계 고분자 물질을 이용한 패터닝 방법.
  4. 제 1항에 있어서,
    상기 유기물은 유기 반도체 물질 또는 PEDOT(poly(3,4-ethylenedioxythiophene))인 것을 특징으로 하는 불소계 고분자 물질을 이용한 패터닝 방법.
  5. 게이트 전극과, 상기 게이트 전극으로부터 절연된 소스 전극 및 드레인 전극과, 상기 게이트 전극으로부터 절연되고 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층과, 상기 소스 전극, 상기 드레인 전극 및 상기 유기 반도체층을 상기 게이트 전극으로부터 절연시키는 게이트 절연막을 구비하는 유기 박막 트랜지스터의 적어도 하나의 구성요소는,
    몰드를 이용한 스탬핑법으로 불소계 고분자 물질로 이루어진 패턴들을 형성하는 단계; 및
    상기 불소계 고분자 물질로 이루어진 패턴들 사이에 유기물을 배치시켜 상기 일 구성요소를 형성하는 단계;에 의해 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  6. 제 5항에 있어서,
    상기 몰드는 폴리디메틸실라잔(PDMS)으로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  7. 제 5항에 있어서,
    상기 불소계 고분자 물질은 파릴렌(parylene), 비닐리덴플루오라이드(vinylidenefluoride) 또는 테트라플루오르에틸렌(tetrafluoroethylene)인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  8. 제 5항에 있어서,
    상기 적어도 하나의 구성요소는 상기 유기 반도체층을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  9. 제 5항에 있어서,
    상기 적어도 하나의 구성요소는 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
KR1020050120926A 2005-12-09 2005-12-09 불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법 KR100659118B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050120926A KR100659118B1 (ko) 2005-12-09 2005-12-09 불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050120926A KR100659118B1 (ko) 2005-12-09 2005-12-09 불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR100659118B1 true KR100659118B1 (ko) 2006-12-19

Family

ID=37814798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120926A KR100659118B1 (ko) 2005-12-09 2005-12-09 불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100659118B1 (ko)

Similar Documents

Publication Publication Date Title
JP4504877B2 (ja) 薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法
KR100647683B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
US7655943B2 (en) Organic electroluminescent display device having OTFT and method of fabricating the same
KR100659103B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR101079519B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR100647704B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
JP2006135299A (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
US7888671B2 (en) Semiconductor device
US20100140596A1 (en) Organic thin film transistor and method of manufacturing the same
KR100858812B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치
KR100659118B1 (ko) 불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법
US8001491B2 (en) Organic thin film transistor and method of fabricating the same
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100683800B1 (ko) 유기 발광 디스플레이 장치
KR100670355B1 (ko) 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100696536B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100741128B1 (ko) 유기 트랜지스터의 제조방법
KR100730185B1 (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 이를 구비한 유기 발광 디스플레이 장치
KR101510898B1 (ko) 유기박막 트랜지스터
KR100670376B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR20140102025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법과 상기 박막 트랜지스터 표시판을 포함하는 전자 소자
KR100659126B1 (ko) 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee