JP4550030B2 - 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置 - Google Patents

有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置 Download PDF

Info

Publication number
JP4550030B2
JP4550030B2 JP2006221262A JP2006221262A JP4550030B2 JP 4550030 B2 JP4550030 B2 JP 4550030B2 JP 2006221262 A JP2006221262 A JP 2006221262A JP 2006221262 A JP2006221262 A JP 2006221262A JP 4550030 B2 JP4550030 B2 JP 4550030B2
Authority
JP
Japan
Prior art keywords
source
electrode
layer
display device
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006221262A
Other languages
English (en)
Other versions
JP2007165834A (ja
Inventor
憲 貞 李
澤 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2007165834A publication Critical patent/JP2007165834A/ja
Application granted granted Critical
Publication of JP4550030B2 publication Critical patent/JP4550030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置に係り、より詳細には、レーザーを用いた有機半導体のパターニングを容易にする、ソース/ドレイン電極を二重構造で形成した有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置に関する。
液晶ディスプレイ素子、有機電界発光ディスプレイ素子、または無機電界発光ディスプレイ素子等の平板ディスプレイ装置に使われる薄膜トランジスタ(Thin Film Transistor:以下、これを「TFT」と略記することがある)は、各ピクセルの動作を制御するスイッチング素子及びピクセルを駆動させる駆動素子として使われる。
このような通常のTFTは、高濃度の不純物でドーピングされたソース/ドレイン領域と、このソース/ドレイン領域間に形成されたチャンネル領域を有する有機半導体層と、この有機半導体層と絶縁されて前記チャンネル領域に対応する領域に位置するゲート電極と、前記ソース/ドレイン領域に各々接触するソース/ドレイン電極を有する。
TFTに対する需要は、ディスプレイ装置だけでなく、多様な分野で要求されている。例えば、近年、スマートカード、電子ペーパ(E−paper)、ロールアップディスプレイ(Roll−up display)等の多様な分野で使われているが、これらに備えられる薄型の電子素子に要求される共通的な特徴が可撓性(Flexibility)であり、薄膜トランジスタを形成する基板にも、プラスチック基板のように可撓性を有する基板であることが要求されている。
有機薄膜トランジスタの製造においては、有機半導体層と電気的な接触を容易にするために、ソース/ドレイン電極として、例えば、金(Au)、白金(Pt)、及びパラジウム(Pd)等の貴金属を使用するが、この場合、248nmUVレーザーに対する吸収率(40%)が高く、その結果、有機半導体層をレーザーによりパターニングする場合、図1に示すようにソース/ドレイン電極にクラックが発生して損傷するという問題点を有する。
本発明が解決しようとする技術的な課題は、ソース/ドレイン電極を二重構造で形成し、レーザーを用いた有機半導体のパターニング時にソース/ドレイン電極の損傷を防止しうる有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置を提供することにある。
上記課題を解決するために、本発明の有機薄膜トランジスタは、基板と、ゲート電極と、前記ゲート電極とゲート絶縁層により絶縁されたソース/ドレイン電極と、前記ゲート電極と前記ゲート絶縁層により絶縁され、前記ソース/ドレイン電極と電気的に接続するように所定部分がパターニングされた有機半導体層と、前記ソース/ドレイン電極の上面に形成された保護層と、を含む。
また、上記課題を解決するために、本発明の平板ディスプレイ装置は、基板と、ゲート電極と、前記ゲート電極とゲート絶縁層により絶縁されたソース/ドレイン電極と、前記ゲート電極と前記ゲート絶縁層により絶縁され、前記ソース/ドレイン電極と電気的に接続するように所定部分がパターニングされた有機半導体層と、前記ソース/ドレイン電極の上面に形成された保護層と、を含む有機薄膜トランジスタ、及び前記有機薄膜トランジスタと電気的に接続したディスプレイ素子と、を含む。
本発明が解決しようとする技術的な課題を解決するための他の実施態様である平板ディスプレイ装置は、基板と、ゲート電極と、前記ゲート電極と保護層により絶縁された画素電極と、前記ゲート電極と保護層により絶縁され、前記画素電極と電気的に接続するソース/ドレイン電極と、前記ゲート電極とゲート絶縁層により絶縁され、前記画素電極が露出されるようにして、前記ソース/ドレイン電極と電気的に接続するようにパターニングされた有機半導体層と、前記ソース/ドレイン電極の上面に形成された保護層と、を含む。
本発明によれば、ソース/ドレイン電極を貴金属等の金属と透明導電性物質または酸化金属の二重構造で形成することにより、レーザーを用いた有機半導体のパターニング時に、レーザーによるソース/ドレイン電極の損傷を抑制することが可能である。
以下、本発明の一実施態様に係る図面を参照して、本発明を詳細に説明するが、本発明は、当該図面により何ら制限されるものではない。また、各図面は本発明を説明するために模式的に示したものであり、各材料層の厚みや寸法等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。さらに、図面相互間においても互いの寸法の関係や比率が異なる部分を包含している。
(一実施態様による有機薄膜トランジスタ)
図2は、本発明の望ましい一実施態様によるボトムゲート構造の有機薄膜トランジスタを概略的に示す断面図である。
図2から分かるように、基板110上の所定位置にゲート電極120及びソース/ドレイン配線(図示せず)を形成する。ゲート電極120とソース/ドレイン配線は、同一物質または異なる物質で形成されうる。
基板110としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリエーテルイミド、ポリフェニレンスルフィド(PPS)、ポリアリレート、ポリイミド、ポリカーボネート(PC)、セルローストリアセテート(TAC)、セルロースアセテートプロピオネート(CAP)等のプラスチック材料、ステンレス鋼、タングステン等の金属;ガラス、サファイア、石英等の無機材料等が使用可能である。これらの中でも、可撓性を有する基板を得る観点から、プラスチック材料を使用するのが望ましい。
ゲート電極120としては、例えば、MoW、Al、Cr、Al/Cr等の導電性金属、導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリ(3,4−エチレンジオキシチオフェン)(PEDOT)、ポリスチレンスルホン酸(PSS)等の多様な導電性高分子等が使用可能であり、基板110との密着性、ゲート電極120上に形成される薄膜の平坦性、パターン化のための加工性、及び後続工程時に使われる化学物質に対する耐性等を考慮して適切な物質が選択されうる。
ゲート電極120を形成した後に、ゲート絶縁層130を形成する。当該ゲート絶縁層130は、以後に形成されるソース/ドレイン電極140a及び140b並びに当該ソース/ドレイン配線と電気的に接続するための開口部(図示せず)がパターニングされる。
ゲート絶縁層130は、例えば、シリコン酸化膜(SiO)、シリコン窒化膜(SiN);アルミニウム酸化膜(Al)、タンタル酸化膜(Ta)、イットリウム酸化膜(Y)、亜鉛酸化膜(ZnO)、ハフニウム酸化膜(HfO)、ジルコニウム酸化膜(ZrO)、及びチタン酸化膜(TiO)等の金属酸化膜;及びBaSr1−xTiO(BST)、PbZrTi1−x(PZT)、BiTi12膜、BaMgF等の強誘電性絶縁膜等の無機絶縁膜、またはポリメチルメタクリレート(PMMA)等の(メタ)アクリル系高分子、ポリスチレン(PS)、フェノール系高分子、ポリイミド等のイミド系高分子、アクリルエーテル系高分子、アミド系高分子、フッ素系高分子、p−キシレン系高分子、ビニルアルコール系高分子、パリレン、及びこれらの1つ以上を含む化合物等の汎用高分子材料による有機絶縁膜で構成され、必要に応じて、有機絶縁層及び無機絶縁層で構成された複数層より形成される等、多様な構成が可能であるが、絶縁特性と共に誘電率が優秀であり、基板と熱膨張率とが同じであるか、類似した材料を選択されることが望ましい。
当該絶縁層130は、例えば、化学気相蒸着法(CVD)、物理気相蒸着法(PVD)、レーザーアブレーション法(LAT:laser ablation technique)、スパッタリング法、スピンコーティング法、ディップコーティング法、熱蒸発法(thermal oxidation)、OMBD(Organic Molecular Beam Deposition)等を用いて形成することができる。
ゲート絶縁層130を形成した後に、その一面上にソース/ドレイン電極140a及び140bを形成する。以後に形成する有機半導体層160との電気的な接続を容易にするために、ソース/ドレイン電極140a及び140bを、例えば、金、白金、及びパラジウム等の貴金属を用いて所定パターンで形成する。
所定パターンでソース/ドレイン電極140a及び140bを形成した後、レーザーによるクラック発生を抑制するための保護層150a及び150bを形成する。これにより、ソース/ドレイン電極140a及び140bは、二重構造を有する。このような保護層150a及び150bは、有機半導体層160と接触してチャンネルを形成するソース/ドレイン電極140a及び140b以外の部分に形成される。
このために、チャンネルが形成されるソース/ドレイン電極140a及び140bにフォトレジストパターン(図示せず)を形成して保護層150a及び150bの形成物質を塗布し、露光及び現像を進行させた後、フォトレジストパターンを除去するリフトオフ方法で保護層を形成しうる。その他にもハーフトーンマスクを用いてフォトリソグラフィ法により形成できるが、これらの方法に何ら限定されるものではない。
保護層150a及び150bは、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)、または酸化インジウム(In)等の透明導電性物質からなる透明電極でありうる。保護層150a及び150bを透明導電性物質で形成する場合、透明導電性物質は、レーザーの吸収率が低いために、レーザーを照射して有機半導体層160をパターニングする場合、ソース/ドレイン電極140a及び140bの損傷を防止しうる。また、透明導電性物質で形成された保護層150a及び150bの紫外線処理を通じて、保護層150a及び150bが、金、白金、及びパラジウム等の貴金属より形成されたソース/ドレイン電極140a及び140bと同等なレベルの仕事関数を有し、保護層150a及び150bと有機半導体層160との電気的な接触抵抗に係る問題は発生しない。
また、透明導電性物質は、透明なために、UVレーザーパターニング時に紫外線が通過できるようになるが、保護層150a及び150bとして不透明な導電性物質である酸化−アルミニウム(oxi−Al)、酸化−モリブデン(oxi−Mo)、酸化−モリブデン−タングステン(oxi−MoW)を使用すれば、レーザーが全然吸収されないので、レーザーを照射して有機半導体層160をパターニングする場合、ソース/ドレイン電極140a及び140bの損傷を防止しうる。
このような酸化金属保護層150a及び150bは、例えば、Al、Mo、MoW等の金属を炉内で一定時間露出された金属表面を酸素雰囲気下でアニーリングする熱酸化法(Thermal oxidation);酸化させる前記金属領域をオゾン洗浄することによって、表面酸化させるオゾン酸化方法;金属表面をプラズマ処理するプラズマ酸化方法;または紫外線を用いた酸化方法等により形成しうる。当該酸化処理により、保護層150a及び150bは、ソース/ドレイン電極140a及び140bと同等なレベルの仕事関数を有し、保護層150a及び150bと有機半導体層160との電気的な接触抵抗に係る問題は発生しない。
ソース/ドレイン電極140a及び140b上に保護層150a及び150bを形成した後に有機半導体層160を形成する。有機半導体層160は、例えば、ペンタセン、テトラセン、アントラセン、ナフタレン等のアセン及びその誘導体、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド(perylene tetracarboxylic diimide)及びその誘導体、ペリレンテトラカルボン酸二無水物(perylene tetracarboxylic dianhydride)及びその誘導体、ナフタレンのオリゴアセン 及びこれらの誘導体、α,α’−テトラチオフェン(α−4T)、α,α’−ペンタチオフェン(α−5T)、α,α’−ヘキサチオフェン(α−6T)等のα−オリゴチオフェン及びその誘導体、金属含有または金属非含有フタロシアニン及びその誘導体、ナフタレンテトラカルボン酸ジイミド及びその誘導体、ナフタレンテトラカルボン酸二無水物及びその誘導体、ピロメリット酸二無水物及びその誘導体、ピロメリット酸ジイミド及びその誘導体、ポリチオフェン等の複素芳香族高分子及びその誘導体、またはフルオレン等の縮合芳香族高分子及びその誘導体等が使われうる。
有機半導体層160が形成されれば、チャンネルを通じてソース/ドレイン電極140a及び140bと電気的信号が疎通される。この場合、隣接した薄膜トランジスタ間にクロストークが発生しうる。したがって、これを防止するために、有機半導体層160をパターニングして、チャンネルを隣接した薄膜トランジスタと区別する。
有機半導体層160のパターニング方法としては多様な方法を用いられるが、有機半導体層160にレーザーを照射して有機半導体層160の一部を除去するレーザーアブレーション法を使用することが望ましい。ソース/ドレイン電極140a及び140b上に保護層150a及び150bが形成されているために、レーザーアブレーション法により有機半導体層160をパターニングしてもソース/ドレイン電極140a及び140bは損傷しない。
(第1の実施態様による平板ディスプレイ装置)
図3は、図2の有機薄膜トランジスタを含む平板ディスプレイ装置に含まれる画素部の一例として、有機電界発光素子を概略的に示す断面図であって、有機薄膜トランジスタ部100及び画素部200を含む。
有機薄膜トランジスタ部100は、基板110、ゲート電極120、ゲート電極120上に形成されたゲート絶縁層130、ゲート絶縁層130上に形成されたソース/ドレイン電極140a及び140b、チャンネル形成部分を除いたソース/ドレイン電極140a及び140b上に透明導電性物質または酸化金属より形成された保護層150a及び150b、ソース/ドレイン電極140a及び140bと接するように、レーザーを照射して所定部分をパターニングした有機半導体層160及び第2保護層170を含む。
画素部200は、第1電極層210、画素定義層220、有機電界発光部230、及び第2電極層240を含む。
第2保護層170を除いた有機薄膜トランジスタ部100は、図2に示されており、その詳細な説明も前述したので、その詳細な説明は省略する。
保護層150a及び150bを形成し、有機半導体層160を形成してパターニングした後、有機薄膜トランジスタ部100を絶縁及び/または平坦化させるためのパッシベーション層及び/または平坦化層等の第2保護層170を形成する。
第2保護層170の上部には画素電極として第1電極層210が形成されるが、第1電極層210は、第2保護層170に形成されるビアホール211を通じて有機薄膜トランジスタ部100と電気的に接続する。
第1電極層210は、多様な構成が可能であるが、例えば、ITO、IZO、ZnO、またはIn等の透明導電性物質からなる透明電極であり得、前面発光型である場合には、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、及びこれらの化合物を含む反射電極と、その上に形成される透明電極で構成されてもよく、第1電極層210は、単一層、二重層に限定されず、多重層より構成されてもよいなど多様な構成が可能である。
第1電極層210を形成した後、上部に画素開口部を定義するための画素定義層220を形成する。画素定義層220を形成した後、少なくとも画素開口部を含む領域に有機電界発光部230を形成する。
有機電界発光部230としては、例えば、低分子または高分子有機膜が使われうるが、低分子有機膜を使用する場合、ホール注入層(HIL:Hole Injection Layer)、ホール輸送層(HTL:Hole Transport Layer)、発光層(EML:Emission Layer)、電子輸送層(ETL:Electron Transport Layer)、電子注入層(EIL:Electron Injection Layer)等が単一または複合構造で積層されて形成され、使用可能な有機材料も銅フタロシアニン、N,N−ビス(1−ナフチル)−N,N’−ジフェニルベンジジン、トリス(8−ヒドロキシキノリネート)アルミニウム(Alq)等をはじめとして多様に適用可能である。これら低分子有機膜は、真空蒸着法で形成される。
高分子有機膜の場合には、通常、ホール輸送層(HTL)及び発光層(EML)で備えられた構造を有することができ、この際、前記ホール輸送層としてポリエチレンジオキシチオフェン(PEDOT)を使用し、発光層としてポリフェニレンビニレン(PPV)系及びポリフルオレン系等の有機高分子化合物を使用し、これをスクリーン印刷やインクジェット印刷方法で形成しうる。前記のような有機電界発光部を構成する有機膜は必ずしもこれに限定されるものではなく、多様な実施態様を挙げて適用されうるということは言うまでもない。
対向電極として第2電極層240も、第1電極層210の場合と同様に電極層の極性及び発光類型によって多様な構成が可能である。すなわち、第2電極層240がカソード電極として作動して発光類型が背面発光型である場合、第2電極層240は、Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg、及びこれらの化合物のように仕事関数の小さい材料で1つ以上の層より構成されてもよく、前面発光型である場合、Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg、及びこれらの化合物で有機電界発光部230の一面上に仕事関数を合わせるための電極を形成した後、その上にITO、IZO、ZnO、またはIn等の透明電極を形成してもよく、第2電極層240は、前面に形成されうるが、これに限定されず、多様な構成を取ってもよい。一方、前記実施態様では、第1電極層210がアノード電極として、そして第2電極層240がカソード電極として作動する場合について記述したが、互いに逆の極性を有する場合等、多様な構成が可能である。
(第2の実施態様による平板ディスプレイ装置)
図4は、図2の有機薄膜トランジスタを備えた他の実施態様の平板ディスプレイ装置の断面図であって、図3と異なって、基板110上にゲート電極120と画素電極として第1電極層210とを共に形成する。図4に示した平板ディスプレイ装置は、背面発光する場合であって、第1電極層210は、画素電極層210は保護層150a及び150bと同一なITO、IZO、ZnO、またはIn等の透明導電性物質からなりうる。
ゲート電極120上に形成されるゲート絶縁層130は、第1電極層210の一部が露出するようにパターニングされる。ゲート絶縁層130の一面に形成されるソース/ドレイン電極140a及び140b並びに保護層150a及び150bは、第1電極層210と電気的に接続するように形成される。保護層150a及び150bが形成されたソース/ドレイン電極140a及び140b上に有機半導体層160を形成し、レーザーアブレーション法によりソース/ドレイン電極140a及び140bの一部並びに第1電極層210の一部をパターニングする。ソース/ドレイン電極140a及び140bと同様に、第1電極層210が保護層150a及び150bと同じ物質で形成されているために、第1電極層210は損傷しない。
有機半導体層160を形成してパターニングした後に、有機薄膜トランジスタ部100を絶縁及び/または平坦化させるためのパッシベーション層及び/または平坦化層等の第2保護層170が形成される。この際、第1電極層210の一部が露出するように第2保護層170がパターニングされる。
第1電極層210の上部には、有機電界発光部230が形成され、有機電界発光部230の上部には対向電極として第2電極層240が形成される。以後の説明は、前記図2及び図3に開示されているので、省略する。
(第3の実施態様による平板ディスプレイ装置)
図5は、図2の有機薄膜トランジスタを備えたさらに他の実施態様の平板ディスプレイ装置の断面図であって、図4と類似している。図5と図4とを比較すれば、第1電極層210が保護層150a、150bと同じ物質でなされず、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr及びこれらの化合物を含んで形成された場合である。このような場合、レーザーアブレーション法により第1電極層210をパターニングする場合、ソース/ドレイン電極140a及び140bと同様に損傷されうるので、第1電極層210の上部に保護層150cを形成する。第1電極層210が保護層150cを含む二重構造からなっており、レーザーアブレーション法により損傷されない。以後の説明は図4と同一なので省略する。
(第2の実施態様による有機薄膜トランジスタ)
図6は、本発明の他の実施態様による有機薄膜トランジスタを概略的に示す断面図である。図6から分かるように、基板110の一面上にソース/ドレイン電極140a及び140bを形成する。以後に形成する有機半導体層160と電気的な接触を容易にするために、ソース/ドレイン電極140a及び140bとして金、白金及びパラジウム等の貴金属が所定パターンで形成される。
所定パターンでソース/ドレイン電極140a及び140bが形成した後、レーザーによるクラック発生を抑制するための保護層150a及び150bを形成する。これにより、ソース/ドレイン電極140a及び140bは、二重構造を有する。このような保護層150a及び150bは、有機半導体層160と接触してチャンネルを形成するソース/ドレイン電極140a及び140b以外の部分に形成される。
このために、チャンネルが形成されるソース/ドレイン電極140a及び140bにフォトレジストパターン(図示せず)を形成して保護層150a及び150bを形成する物質を塗布し、露光及び現像を進行させた後、フォトレジストパターンを除去するリフトオフ方法で保護層を形成しうる。その他にもハーフトーンマスクを用いてフォトリソグラフィ法で形成でき、必ずしも前述した方法に限定されるものではない。
保護層150a及び150bは、例えば、ITO、IZO、ZnO、またはIn等の透明導電性物質からなる透明電極でありうる。保護層150a及び150bを透明導電性物質で形成する場合、透明導電性物質は、レーザーの吸収率が低いために、レーザーを照射して有機半導体層160をパターニングする場合にソース/ドレイン電極140a及び140bの損傷を防止できる。また、透明導電性物質で形成された保護層150a及び150bの紫外線処理を通じて、保護層150a及び150bが金、白金及びパラジウム等の貴金属より形成されたソース/ドレイン電極140a及び140bと同等なレベルの仕事関数を有するため、保護層150a及び150bと有機半導体層160との電気的な接触抵抗に係る問題は発生しない。
また、透明導電性物質は、透明なために、レーザーパターニング時に紫外線が通過できるが、保護層150a及び150bとして不透明な導電性物質である酸化−アルミニウム(oxi−Al)、酸化−モリブデン(oxi−Mo)、酸化−モリブデン−タングステン(oxi−MoW)を使用すれば、レーザーが全く吸収されないために、レーザーを照射して有機半導体層160をパターニングする場合、ソース/ドレイン電極140a及び140bの損傷を防止できる。
このような酸化金属保護層150a及び150bは、例えば、Al、Mo、MoW等の金属を炉内で一定時間露出された金属表面を酸素雰囲気下でアニーリングする熱酸化法;酸化させようとする前記金属領域をオゾン洗浄させることによって、表面酸化させるオゾン酸化方法;金属表面をプラズマ処理するプラズマ酸化方法;または紫外線を用いた酸化方法等により形成しうる。金属の酸化方法は、必ずしも前述した方法に限定されない。このような酸化処理を通じて、保護層150a及び150bは、ソース/ドレイン電極140a及び140bと同等なレベルの仕事関数を有するので、保護層150a及び150bと有機半導体層160との電気的な接触抵抗に係る問題は発生しない。
ソース/ドレイン電極140a及び140bの上部に保護層150a及び150bを形成した後、有機半導体層160を形成する。
有機半導体層160が形成されれば、チャンネルを通じてソース/ドレイン電極140a及び140bと電気的信号が疎通される。この場合、隣接した薄膜トランジスタ間にクロストークが発生しうる。したがって、これを防止するために、有機半導体層160をパターニングして、チャンネルを隣接した薄膜トランジスタと区別する。
有機半導体層160のパターニング方法としては、多様な方法を用いられるが、例えば、有機半導体層160にレーザーを照射して有機半導体層160の一部を除去するレーザーアブレーション法を使用することが望ましい。ソース/ドレイン電極140a及び140bの上部に保護層150a及び150bが形成されているために、レーザーアブレーション法により有機半導体層160をパターニングしてもソース/ドレイン電極140a及び140bは損傷しない。
有機半導体層160を形成した後、保護層150a及び150b並びに有機半導体層160の上面にゲート絶縁層130を形成し、ゲート絶縁層130上にゲート電極120を形成する。
(第4の実施態様による平板ディスプレイ装置)
図7は、図6の有機薄膜トランジスタを含む平板ディスプレイ装置の断面図であり、有機薄膜トランジスタ部100及び画素部200を含む。有機薄膜トランジスタ部100は、図6と同一であり、画素部200は、図3と同一なので、その説明を省略する。
(第5の実施態様による平板ディスプレイ装置)
図8は、図6の有機薄膜トランジスタを含む他の実施態様の平板ディスプレイ装置の断面図である。図8は、図7と異なって基板110の上部にソース/ドレイン電極140a及び140bと画素電極としての第1電極層210とを共に形成し、ソース/ドレイン電極140a及び140bと第1電極層210は、電気的に接続される。
図8に示す平板ディスプレイ装置は、背面発光する場合であって、第1電極層210は、保護層150a及び150bと同一であるITO、IZO、ZnO、またはIn等の透明導電性物質からなりうる。
ソース/ドレイン電極140a及び140bの上部には、保護層150a及び150bが形成され、保護層150a及び150bが形成されたソース/ドレイン電極150a及び150bの上部に有機半導体層160を形成し、レーザーアブレーション法によりソース/ドレイン電極140a及び140bの一部並びに第1電極層210の一部が露出するようにパターニングする。以後、保護層150a及び150b並びに有機半導体層160の上部にゲート絶縁層130を形成し、同様に第1電極層210の一部が露出するようにパターニングする。ゲート絶縁層130の上部にはゲート電極120が形成される。
ゲート電極120を形成した後、有機薄膜トランジスタ部100を絶縁及び/または平坦化させるためのパッシベーション層及び/または平坦化層等の第2保護層170が形成される。第1電極層210の一部が露出するように第2保護層170がパターニングされる。
第1電極層210の上部には、有機電界発光部230が形成され、有機電界発光部230の上部には対向電極として第2電極層240が形成される。以後の説明は前記図6及び図7に開示されているので省略する。
(第6の実施態様による平板ディスプレイ装置)
図9は、図6の有機薄膜トランジスタを含むさらに他の実施態様の平板ディスプレイ装置の断面図であり、図8と類似している。図9と図8とを比較すれば、第1電極層210が保護層150a及び150bと同じ物質からならず、Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、及びこれらの化合物を含んで形成された場合である。このような場合、レーザーアブレーション技術により第1電極層210をパターニングする場合、ソース/ドレイン電極140a及び140bと同様に損傷されうるので、第1電極層210の上部に保護層150cを形成する。第1電極層210が保護層150cを含む二重構造からなっており、レーザーアブレーション法により損傷されない。以後の説明は図8と同一なので省略する。
前記各実施態様は、本発明を説明するための一例であって、本発明はこれらに何ら限定されず、本発明による薄膜トランジスタは、有機電界発光型ディスプレイ装置以外にも液晶ディスプレイ装置にも適用でき、平板ディスプレイ装置以外にも画像が具現されないドライバー回路にも装着できる等、多様な変形例を考慮することもできる。
本発明は、有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置に関連した技術分野に好適に適用されうる。
有機薄膜トランジスタからレーザーを照射して有機半導体層をパターニングする場合、ソース/ドレイン電極に発生するクラックを示す図面である。 本発明の望ましい実施態様による有機薄膜トランジスタを概略的に示す断面図である。 図2の有機薄膜トランジスタを含む平板ディスプレイ装置の断面図である。 図2の有機薄膜トランジスタを含む他の実施態様の平板ディスプレイ装置の断面図である。 図2の有機薄膜トランジスタを含むさらに他の実施態様の平板ディスプレイ装置の断面図である。 本発明の他の実施態様による有機薄膜トランジスタを概略的に示す断面図である。 図6の有機薄膜トランジスタを含む平板ディスプレイ装置の断面図である。 図6の有機薄膜トランジスタを含む他の実施態様の平板ディスプレイ装置の断面図である。 図6の有機薄膜トランジスタを含むさらに他の実施態様の平板ディスプレイ装置の断面図である。
符号の説明
100 有機薄膜トランジスタ部、
110 基板、
120 ゲート電極、
130 ゲート絶縁層、
140a,140b ソース/ドレイン電極、
150a,150b,150c 保護層、
160 有機半導体層、
170 第2保護層、
200 画素部、
210 第1電極層、
211 ビアホール、
220 画素定義層、
230 有機電界発光部、
240 第2電極層。

Claims (8)

  1. 基板と、
    ゲート電極と、
    ゲート絶縁層により前記ゲート電極と絶縁されたソース/ドレイン電極と、
    前記ゲート絶縁層により前記ゲート電極と絶縁され、前記ソース/ドレイン電極と電気的に接続するようにレーザーの照射によりパターニングされた有機半導体層と、
    前記ソース/ドレイン電極の上面に形成された保護層と、
    を含み、
    前記有機半導体層が、前記保護層の上面に形成され、
    前記保護層が、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)、及び酸化インジウム(In )からなる群より選択される少なくとも1つを紫外線処理した透明導電膜、又は、アルミニウム(Al)、モリブデン(Mo)、及びモリブデン−タングステン(MoW)からなる群から選択される少なくとも1つを酸化処理した導電性物質である酸化膜からなることを特徴とする有機薄膜トランジスタ。
  2. 前記ソース/ドレイン電極が、金(Au)、白金(Pt)、及びパラジウム(Pd)からなる群より選択される少なくとも1つを含むことを特徴とする請求項に記載の有機薄膜トランジスタ。
  3. 基板と、
    ゲート電極と、
    ゲート絶縁層により前記ゲート電極と絶縁された画素電極と、
    ゲート絶縁層により前記ゲート電極と絶縁され、前記画素電極と電気的に接続するソース/ドレイン電極と、
    ゲート絶縁層により前記ゲート電極と絶縁され、前記画素電極を露出させて、前記ソース/ドレイン電極と電気的に接続するようにレーザーの照射によりパターニングされた有機半導体層と、
    前記ソース/ドレイン電極の上面に形成された保護層と、
    を含み、
    前記有機半導体層が、前記保護層の上面に形成され、
    前記保護層が、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)、及び酸化インジウム(In )からなる群より選択される少なくとも1つを紫外線処理した透明導電膜、又は、アルミニウム(Al)、モリブデン(Mo)、及びモリブデン−タングステン(MoW)からなる群から選択される少なくとも1つを酸化処理した導電性物質である酸化膜からなることを特徴とする平板ディスプレイ装置。
  4. 前記画素電極が、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)、酸化亜鉛(ZnO)、及び酸化インジウム(In)からなる群より選択される少なくとも1つを含む透明導電性物質であることを特徴とする請求項に記載の平板ディスプレイ装置。
  5. 前記画素電極は、銀(Ag)、マグネシウム(Mg)、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、金(Au)、ニッケル(Ni)、ネオジム(Nd)、イリジウム(Ir)、クロム(Cr)、またはこれらの化合物であることを特徴とする請求項に記載の平板ディスプレイ装置。
  6. 前記画素電極の上面に前記保護層を形成することを特徴とする請求項3〜5のいずれか1項に記載の平板ディスプレイ装置。
  7. 前記画素電極と前記保護層が一体形成されることを特徴とする請求項に記載の平板ディスプレイ装置。
  8. 前記ソース/ドレイン電極が、金(Au)、白金(Pt)、及びパラジウム(Pd)からなる群より選択される少なくとも1つを含むことを特徴とする請求項3〜7のいずれか1項に記載の平板ディスプレイ装置。
JP2006221262A 2005-12-09 2006-08-14 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置 Active JP4550030B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050120916A KR100829743B1 (ko) 2005-12-09 2005-12-09 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치

Publications (2)

Publication Number Publication Date
JP2007165834A JP2007165834A (ja) 2007-06-28
JP4550030B2 true JP4550030B2 (ja) 2010-09-22

Family

ID=38130994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006221262A Active JP4550030B2 (ja) 2005-12-09 2006-08-14 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置

Country Status (4)

Country Link
US (1) US8222631B2 (ja)
JP (1) JP4550030B2 (ja)
KR (1) KR100829743B1 (ja)
CN (1) CN1979912B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101256544B1 (ko) * 2006-08-24 2013-04-19 엘지디스플레이 주식회사 유기 박막트랜지스터 액정표시장치 및 그 제조방법
US20080191211A1 (en) * 2007-02-13 2008-08-14 Mitsubishi Electric Corporation Thin film transistor array substrate, method of manufacturing the same, and display device
KR100907255B1 (ko) * 2007-09-18 2009-07-10 한국전자통신연구원 유기 박막 트랜지스터를 구비하는 표시 장치
JPWO2009044614A1 (ja) * 2007-10-01 2011-02-03 ローム株式会社 有機半導体装置
JP4953166B2 (ja) * 2007-11-29 2012-06-13 カシオ計算機株式会社 表示パネルの製造方法
US7821000B2 (en) * 2008-02-01 2010-10-26 Alcatel-Lucent Usa Inc. Method of doping organic semiconductors
KR101124545B1 (ko) * 2008-02-29 2012-03-15 고려대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
JP4931858B2 (ja) * 2008-05-13 2012-05-16 パナソニック株式会社 有機エレクトロルミネッセント素子の製造方法
KR20100027828A (ko) * 2008-09-03 2010-03-11 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
DE102009007947B4 (de) * 2009-02-06 2014-08-14 Universität Stuttgart Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays
KR101640812B1 (ko) * 2009-05-26 2016-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP5656049B2 (ja) 2010-05-26 2015-01-21 ソニー株式会社 薄膜トランジスタの製造方法
JP2012069808A (ja) * 2010-09-24 2012-04-05 Casio Comput Co Ltd 薄膜トランジスタ基板の製造方法
CN103650149B (zh) * 2011-08-03 2016-04-13 松下电器产业株式会社 显示面板装置及其制造方法
TWI515936B (zh) * 2011-12-15 2016-01-01 友達光電股份有限公司 發光裝置及其製作方法
KR101889917B1 (ko) 2012-03-06 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101346612B1 (ko) * 2012-05-21 2014-01-03 성균관대학교산학협력단 박막 트랜지스터 및 이의 제조 방법
JP2014029814A (ja) * 2012-07-31 2014-02-13 Sony Corp 表示装置および電子機器
KR102196565B1 (ko) * 2014-02-20 2020-12-30 삼성디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시기판
KR102610028B1 (ko) 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
GB2557192B (en) * 2016-11-29 2021-03-10 Flexenable Ltd Semiconductor patterning
JP6733588B2 (ja) * 2017-03-24 2020-08-05 豊田合成株式会社 半導体装置の製造方法
CN107946189B (zh) * 2017-11-22 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制备方法
CN107785382A (zh) * 2017-12-05 2018-03-09 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法及显示装置的制作方法
KR102075741B1 (ko) * 2018-12-17 2020-02-10 엘지디스플레이 주식회사 표시패널
CN110223989A (zh) * 2019-05-28 2019-09-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
US20220071010A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
JP2005340771A (ja) * 2004-05-22 2005-12-08 Samsung Sdi Co Ltd 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4010007B2 (ja) 2001-06-05 2007-11-21 ソニー株式会社 反射型液晶表示素子および液晶表示装置
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR20020025917A (ko) 2002-02-15 2002-04-04 박병주 유기 전계발광 소자 제조 방법
CN1371017A (zh) 2002-04-05 2002-09-25 中国科学院长春应用化学研究所 有源矩阵液晶显示装置及制造方法和材料
EP1383179A2 (en) * 2002-07-17 2004-01-21 Pioneer Corporation Organic semiconductor device
JP4711595B2 (ja) * 2002-12-10 2011-06-29 株式会社半導体エネルギー研究所 Elディスプレイ及び電子機器
US6927108B2 (en) 2003-07-09 2005-08-09 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
US7382040B2 (en) * 2004-01-15 2008-06-03 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and display using same
KR100603349B1 (ko) * 2004-06-17 2006-07-20 삼성에스디아이 주식회사 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
JP4544937B2 (ja) * 2004-07-30 2010-09-15 大日本印刷株式会社 有機機能素子、有機el素子、有機半導体素子、有機tft素子およびそれらの製造方法
KR101037322B1 (ko) * 2004-08-13 2011-05-27 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100659061B1 (ko) * 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100669733B1 (ko) * 2004-10-14 2007-01-16 삼성에스디아이 주식회사 유기박막 트랜지스터 및 이를 이용한 유기전계 발광표시장치
KR100683711B1 (ko) * 2004-11-22 2007-02-20 삼성에스디아이 주식회사 유기전계 발광표시장치
US7719496B2 (en) * 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
WO2006059486A1 (ja) * 2004-12-02 2006-06-08 Konica Minolta Holdings, Inc. 有機薄膜トランジスタ材料、有機薄膜トランジスタ、電界効果トランジスタ、スイッチング素子、有機半導体材料及び有機半導体膜
KR101202980B1 (ko) * 2005-04-06 2012-11-20 엘지디스플레이 주식회사 유기 반도체물질을 이용한 박막트랜지스터 어레이 기판 및그의 제조 방법
US7344928B2 (en) * 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
JP2005340771A (ja) * 2004-05-22 2005-12-08 Samsung Sdi Co Ltd 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法

Also Published As

Publication number Publication date
KR20070096086A (ko) 2007-10-02
US8222631B2 (en) 2012-07-17
US20070131926A1 (en) 2007-06-14
CN1979912B (zh) 2011-01-26
JP2007165834A (ja) 2007-06-28
CN1979912A (zh) 2007-06-13
KR100829743B1 (ko) 2008-05-15

Similar Documents

Publication Publication Date Title
JP4550030B2 (ja) 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
EP1657751B1 (en) Organic thin film transistor and method of manufacturing the same
US7855503B2 (en) Flat panel display and method of manufacturing the same
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
US20070069206A1 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100822209B1 (ko) 유기 발광 표시 장치의 제조 방법
KR100730181B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100659122B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100696489B1 (ko) 박막 트랜지스터, 이를 제조하는 방법 및 이를 구비하는평판 디스플레이 장치
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR100683713B1 (ko) 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이장치
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100708736B1 (ko) 유기 발광 디스플레이 장치
KR100730180B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100708723B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Ref document number: 4550030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250