KR100730181B1 - 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치 - Google Patents

유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치 Download PDF

Info

Publication number
KR100730181B1
KR100730181B1 KR1020050121938A KR20050121938A KR100730181B1 KR 100730181 B1 KR100730181 B1 KR 100730181B1 KR 1020050121938 A KR1020050121938 A KR 1020050121938A KR 20050121938 A KR20050121938 A KR 20050121938A KR 100730181 B1 KR100730181 B1 KR 100730181B1
Authority
KR
South Korea
Prior art keywords
gate insulating
organic
electrode
insulating film
semiconductor layer
Prior art date
Application number
KR1020050121938A
Other languages
English (en)
Other versions
KR20070062177A (ko
Inventor
서민철
안택
박진성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050121938A priority Critical patent/KR100730181B1/ko
Publication of KR20070062177A publication Critical patent/KR20070062177A/ko
Application granted granted Critical
Publication of KR100730181B1 publication Critical patent/KR100730181B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는 유기 반도체층 상부에 유기물로 구비된 복수의 게이트 절연막을 형성하여 유기 반도체층의 손상을 줄이는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다. 본 발명의 유기 박막 트랜지스터는 게이트 전극, 게이트 전극과 절연된 소스/드레인 전극, 게이트 전극과 절연되고 소스/드레인 전극과 전기적으로 연결된 유기 반도체층 및 적어도 게이트 전극과 유기 반도체층 채널 사이에 개재되고 유기물로 형성되며 제1 게이트 절연막 및 제2 게이트 절연막을 포함한 게이트 졀연막을 포함하고, 상기 제2 게이트 절연막은 상기 제1 게이트 절연막 보다 유전율이 높은 것을 특징으로 한다.

Description

유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치{Organic thin film transistor and flat display apparatus comprising the same}
도 1a 및 도 1b는 본 발명의 바람직한 일 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 2는 본 발명의 바람직한 다른 일 실시 예에 따른 유기 박막 트랜지스터가 구비된 평판 디스플레이 장치를 개략적으로 도시하는 단면도이다.
본 발명은 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는 유기 반도체층 상부에 유기물로 구비된 복수의 게이트 절연막을 형성하여 유기 반도체층의 손상을 줄이는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 방광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이와 같은 통상적인 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역 사이에 형성된 채널 영역을 갖는 유기 반도체층과, 이 유기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
한편, TFT에 대한 수요는 디스플레이 장치뿐만 아니라 다양한 분야에서 요구되고 있다. 예를 들어, 근래에는 스마트 카드(Smart card), 전자종이(E-paper), 롤-업 디스플레이(Roll-up display) 등 다양한 분야에서 사용되고 있는데, 이들에 구비되는 박형의 전자 소자들에 요구되는 공통적인 특징은 가요성(Flexibility)이라는 점에서, 박막 트랜지스터를 형성하는 기판은 플라스틱 기판과 같이 가요성을 구비하는 기판일 것이 요구되고 있다.
TFT 구조에서 용액 공정으로 소스/드레인 전극 위에 유기 반도체층을 형성한 후, 역시 용액 공정으로 게이트 절연막을 형성하는 경우 유기 반도체층이 손상을 입는 문제점이 있다.
본 발명이 이루고자 하는 기술적인 과제는 유기 반도체층 상부에 유기물로 구비된 복수의 게이트 절연막을 형성하여 유기 반도체층의 손상을 줄이는 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치를 제공하는데 있다.
본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 유기 박막 트랜지스터는 게이트 전극; 상기 게이트 전극과 절연된 소스/드레인 전극; 상기 게이 트 전극과 절연되고 상기 소스/드레인 전극과 전기적으로 연결된 유기 반도체층; 및 적어도 상기 게이트 전극과 상기 유기 반도체층 채널 사이에 개재되고 유기물로 형성되며 제1 게이트 절연막 및 제2 게이트 절연막을 포함한 게이트 졀연막을 포함하고, 상기 제2 게이트 절연막은 상기 제1 게이트 절연막 보다 유전율이 높은 것을 특징으로 한다.
본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 평판 디스플레이 장치는 게이트 전극과, 상기 게이트 전극과 절연된 소스/드레인 전극과, 상기 게이트 전극과 절연되고 상기 소스/드레인 전극과 전기적으로 연결된 유기 반도체층과, 적어도 상기 게이트 전극과 상기 유기 반도체층 채널 사이에 개재되고 유기물로 형성되며 제1 게이트 절연막 및 제2 게이트 절연막을 포함한 게이트 졀연막을 포함하고, 상기 제2 게이트 절연막은 상기 제1 게이트 절연막 보다 유전율이 높은 유기 박막 트랜지스터; 및 상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 및 도 1b는 본 발명의 바람직한 일 실시 예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 1a 및 도 1b는 탑 게이트 구조의 유기 박막 트랜지스터를 일 예로 하여 본 발명에 대해 개시하고 있으나, 이외에 바텀 게이트 및 다양한 유기 박막 트랜지스터 적층 구조에 적용될 수 있다.
도 1a를 참조하면, 유기 박막 트랜지스터는 기판(110) 상에 구비된다. 기판 (110)은 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 잴료가 사용될 수 있는데, 반드시 이에 한정되는 것은 아니며, SUS, 텅스텡 등과 같은 금속 호일도 사용 가능하고, 글라스재도 사용가능하다. 상기 기판(110)으로는 플렉시블(flexible)한 기판이 바람직하다.
기판(110)의 상부에는 소스/드레인 전극(120a,b)이 형성된다. 소스/드레인 전극(120a,b)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있다.
이후, 소스/드레이 전극(120a,b) 상부에는 유기 반도체층(130)이 전면 형성되는데, 유기 반도체 층(140)은 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.
유기 반도체 층(130)의 손상을 줄이기 위해, 유기 반도체 층(130) 상부에 유기물로 구성된 제1 게이트 절연막(140) 및 제2 게이트 절연막(150)을 형성한다. 제1 게이트 절연막(140)은 유전상수(k)가 2.1인 불소계 물질로, 제2 게이트 절연막(150)은 제1 게이트 절연막(140) 상부에 유전상수(k)가 3이상인 유기물로 형성한다.
도 1a에 도시된 제1 게이트 절연막(140)은 유기 반도체층(130)의 손상없이 용액 공정이 가능한 불소계 고분자로 일단 얇은 두께(1000A 이하)로 형성한다. 제1 게이트 절연막(130)이 불소계 재료로 구성된 경우 즉, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로공중합체,트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌 및 퍼플루오로나프타닐렌으로 이루어진 경우, 제1 게이트 절연막(140)의 표면을 플라즈마 처리 등을 통해 발수성을 감소시킨다.
도 1b에 도시된 제2 게이트 절연막(150)은 제1 게이트 절연막(140) 상부에 형성되고, 유전상수(k)가 제1 게이트 절연막(140) 보다 크며, 배열 상 캡 사이즈 최소화 등의 장점이 있는 유기물 예를 들어, 폴리비닐피롤리돈(PVP)과 같은 재료로 형성될 수 있다.
또한 제2 게이트 절연막(150)은 유전상수(k)가 높은 금속 산화물(Al2O3, TiO2, Ta2O5, ZrO2, HfO2, La2o3 등)을 가교가 가능한 폴리머 매트릭스(Polymer matrix)에 분산시켜서 용액공정을 통하여 형성할 수 있다. 여기서, 폴리머 매트릭스는 에틸 셀룰로오스, 니트로 셀룰로오스 등과 같은 셀룰로오스계 수지, 폴리에스테르 아크릴레이트, 에폭시 아크릴레이트 및 우레탄 아크릴레이트 등과 같은 아크릴계 수지, 폴리비닐 아세테이트, 폴리비닐 부티랄, 폴리비닐 에테르 등과 같은 비 닐게 수지 중 적어도 어느 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제2 게이트 절연막(150)이 형성된 후에는, 그 상부에 게이트 전극(160)이 형성된다. 게이트 전극(160)으로는 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머가 사용될 수도 있는데, 기판(110)과의 밀착성, 게이트 전극(160) 상부에 형성되는 박막들의 평탄성, 패턴화를 위한 가공성, 및 후속 공정시 사용되는 화학 물질에 대한 내성 등을 고려하여 적절한 물질이 선택되어야 한다.
도 2는 본 발명의 바람직한 다른 일 실시 예에 따른 유기 박막 트랜지스터가 구비된 평판 디스플레이 장치에 구비되는 화소부의 일예로서, 유기 전계 발광 소자를 개략적으로 도시하는 단면도로서, 유기 박막 트랜지스터부(100) 및 화소부(200)를 포함한다.
도 2는 탑 게이트 구조의 유기 박막 트랜지스터부(100)를 구비한 평판 디스플레이 장치에 대해 개시하고 있으나, 이외에 바텀 게이트 및 다양한 유기 박막 트랜지스터 적층 구조에 적용될 수 있다.
유기 박막 트랜지스터부(100)는 기판(110), 소스/드레인 전극(120a,b), 유기 반도체층(130), 제1 게이트 절연막(140), 제2 게이트 절연막(150), 게이트 전극(160) 및 보호층(170)을 포함한다.
화소부(200)는 제1 전극층(210), 화소 정의층(220), 유기 전계 발광부(230) 및 제2 전극층(240)을 포함한다.
보호층(170)을 제외한 유기 박막 트랜지스터부(100)는 도 1a 및 도 1b에 도시되어 있고, 그 상세한 설명 또한 상기에 개시되어 있으므로 그 설명을 생략한다.
게이트 전극(160)이 형성된 후에, 그 상부에 유기 박막 트랜지스터부(100)를 절연 및/또는 평탄화시키기 위한 페시베이션 층 및/또는 평탄화 층과 같은 보호층(170)이 형성된다.
보호층(170)의 상부에는 제1 전극층(210)이 형성되는데, 제1 전극층(210)은 보호층(170)에 형성되는 비어홀(211)을 통하여 유기 박막 트랜지스터부(100)와 전기적으로 소통을 이룬다.
제1 전극층(210)은 다양한 구성이 가능한데, 예를 들어, 제1 전극층(210)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, 전면 발광형인 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있으며, 제1 전극층(210)은 단일층, 이중층에 한정되지 않고, 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.
제1 전극층(210)이 형성된 후, 상부에는 화소 개구부를 정의하기 위한 화소 정의층(220)이 형성된다. 화소 정의층(220)이 형성된 후, 적어도 화소 개구부를 포함한 영역에 유기 전계 발광부(230)가 구비된다.
유기 전계 발광부(230)로는 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층 (HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌,N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘,트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 상기와 같은 유기 전계 발광부를 구성하는 유기막들은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
제2 전극층(240)도, 제1 전극층(210)의 경우에 마찬가지로 전극층의 극성 및 발광 유형에 따라 다양한 구성이 가능하다. 즉, 제2 전극층(240)이 캐소드 전극으로 작동하고 발광 유형이 배면 발광형인 경우, 제2 전극층(240)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물과 같이 일함수가 작은 재료로 하나 이상의 층으로 구성될 수도 있고, 전면 발광형인 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물로 유기 전계 발광부(230)의 일면 상에 일함수를 맞추기 위한 전극을 형성한 후, 그 위에 ITO, IZO, ZnO, In2O3 등의 투명 전극을 형성할 수도 있으며, 제2 전극층(240)은 전면 형성될 수도 있으나, 이에 국한되지 않고 다양한 구성을 취할 수도 있다. 한편, 상기 실시 예에서는 제1 전극층(210)이 애노드 전극으로, 그리고 제2 전극층(240)이 캐소드 전극으로 작동하는 경우에 대하여 기술되었으나, 서로 반대의 극성을 구비할 수도 있는 등 다양한 구성이 가능하다.
상기한 실시 예들은 본 발명을 설명하기 위한 일 예들로서, 본 발명이 이에 한정되지는 않고, 본 발명에 따른 박막 트랜지스터는 유기 전계 발광 디스플레이 장치이외에도 액정 디스플레이 장치에도 적용 가능하며, 평판 디스플레이 장치 이외에도 화상이 구현되지 않는 드라이버 회로에도 장착 가능한 등, 다양한 변형 예를 고려할 수도 있다.
상술한 바와 같이 본 발명에 따르면, 유기 반도체층 상부에 유기물로 구비된 복수의 게이트 절연막을 형성하여 유기 반도체층의 손상을 줄일 수 있다.

Claims (6)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스/드레인 전극;
    상기 게이트 전극과 절연되고 상기 소스/드레인 전극과 전기적으로 연결된 유기 반도체층;
    상기 유기 반도체층 상부에 개재되고 플라즈마 처리된 불소계 물질로 형성된 제1 게이트 절연막; 및
    상기 게이트 절연막 상부에 형성되고 금속 산화물을 가교가 가능한 아크릴 레이트계의 화합물에 분산시켜 형성된 제2 게이트 절연막을 포함하는 유기 박막 트랜지스터.
  2. 삭제
  3. 삭제
  4. 게이트 전극과, 상기 게이트 전극과 절연된 소스/드레인 전극과, 상기 게이트 전극과 절연되고 상기 소스/드레인 전극과 전기적으로 연결된 유기 반도체층과, 상기 유기 반도체층 상부에 개재되고 플라즈마 처리된 불소계 물질로 형성된 제1 게이트 절연막과, 상기 게이트 절연막 상부에 형성되고 금속 산화물을 가교가 가능한 아크릴 레이트계의 화합물에 분산시켜 형성된 제2 게이트 절연막을 포함하는 유기 박막 트랜지스터; 및
    상기 유기 박막 트랜지스터와 전기적으로 연결된 디스플레이 소자를 포함하는 평판 디스플레이 장치.
  5. 삭제
  6. 삭제
KR1020050121938A 2005-12-12 2005-12-12 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치 KR100730181B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050121938A KR100730181B1 (ko) 2005-12-12 2005-12-12 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121938A KR100730181B1 (ko) 2005-12-12 2005-12-12 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치

Publications (2)

Publication Number Publication Date
KR20070062177A KR20070062177A (ko) 2007-06-15
KR100730181B1 true KR100730181B1 (ko) 2007-06-19

Family

ID=38357702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050121938A KR100730181B1 (ko) 2005-12-12 2005-12-12 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치

Country Status (1)

Country Link
KR (1) KR100730181B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102089347B1 (ko) * 2013-10-08 2020-03-16 경북대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조 방법
KR102041048B1 (ko) * 2018-05-16 2019-11-06 한국과학기술원 유기 절연체 3중층으로 이루어진 전하 트랩 구조와 이를 이용한 비휘발성 메모리

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235298A (ja) * 2003-01-29 2004-08-19 Pioneer Electronic Corp 有機半導体素子及びその製造方法
KR20050004565A (ko) * 2003-07-03 2005-01-12 삼성전자주식회사 다층구조의 게이트 절연막을 포함한 유기 박막 트랜지스터
JP2005175386A (ja) * 2003-12-15 2005-06-30 Asahi Kasei Corp 有機半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235298A (ja) * 2003-01-29 2004-08-19 Pioneer Electronic Corp 有機半導体素子及びその製造方法
KR20050004565A (ko) * 2003-07-03 2005-01-12 삼성전자주식회사 다층구조의 게이트 절연막을 포함한 유기 박막 트랜지스터
JP2005026698A (ja) * 2003-07-03 2005-01-27 Samsung Electronics Co Ltd 多層構造のゲート絶縁膜を含んだ有機薄膜トランジスタ
JP2005175386A (ja) * 2003-12-15 2005-06-30 Asahi Kasei Corp 有機半導体素子

Also Published As

Publication number Publication date
KR20070062177A (ko) 2007-06-15

Similar Documents

Publication Publication Date Title
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100829743B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
US8030642B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
KR100647683B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100659061B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
KR20080014328A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100730181B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100592302B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100932937B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100659122B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100730180B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100708736B1 (ko) 유기 발광 디스플레이 장치
KR100696489B1 (ko) 박막 트랜지스터, 이를 제조하는 방법 및 이를 구비하는평판 디스플레이 장치
KR100683713B1 (ko) 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이장치
KR100659124B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100795815B1 (ko) 유기 발광 표시 장치
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100669801B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 상기 유기 박막 트랜지스터의 제조방법
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100708723B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 13