KR100708736B1 - 유기 발광 디스플레이 장치 - Google Patents

유기 발광 디스플레이 장치 Download PDF

Info

Publication number
KR100708736B1
KR100708736B1 KR1020050120928A KR20050120928A KR100708736B1 KR 100708736 B1 KR100708736 B1 KR 100708736B1 KR 1020050120928 A KR1020050120928 A KR 1020050120928A KR 20050120928 A KR20050120928 A KR 20050120928A KR 100708736 B1 KR100708736 B1 KR 100708736B1
Authority
KR
South Korea
Prior art keywords
electrode
source
capacitor
organic
light emitting
Prior art date
Application number
KR1020050120928A
Other languages
English (en)
Inventor
박용우
이상민
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050120928A priority Critical patent/KR100708736B1/ko
Application granted granted Critical
Publication of KR100708736B1 publication Critical patent/KR100708736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 발광 디스플레이 장치에 관한 것으로, 보다 상세하게는 별도의 콘택홀을 형성하지 않고 뱅크를 이용하여 유기 박막 트랜지스터와 캐패시터를 전기적으로 연결하는 유기 발광 디스플레이 장치에 관한 것이다. 유기 발광 디스플레이 장치는 기판 상에 형성된 소스/드레인 전극 및 캐패시터의 제1전극, 소스/드레인 전극 및 캐패시터의 제1전극 상부에 형성되고, 소스/드레인 전극의 소정부분을 노출시키는 뱅크, 소스/드레인 전극과 접하는 유기 반도체층, 유기 반도체층과 절연되는 게이트 전극 및 캐패시터의 제1전극과 절연되고, 소스/드레인 전극 중 어느 한 전극과 접하는 캐패시터의 제2전극을 포함한다.

Description

유기 발광 디스플레이 장치{Organic light emitting display apparatus}
도 1은 바텀 게이트 구조의 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도 이다.
도 2는 본 발명의 바람직한 실시 예에 따른 탑 게이트 구조의 유기 발광 디스플레이 장치를 개략적으로 도시하는 도면이다.
본 발명은 유기 발광 디스플레이 장치에 관한 것으로, 보다 상세하게는 별도의 콘택홀을 형성하지 않고 뱅크를 이용하여 유기 박막 트랜지스터와 캐패시터를 전기적으로 연결하는 유기 발광 디스플레이 장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 방광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이와 같은 통상적인 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역 사이에 형성된 채널 영역을 갖는 반도체층과, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
이러한 TFT와 캐패시터를 포함하는 유기 발광 디스플레이 장치 형성 시에 절연층이 게이트 전극과 소스/드레인 전극 사이에 절연막으로 형성되고, 캐패시터와의 연결을 위하여 절연막을 에칭하여 콘택홀을 형성한 후 증착 등의 방법으로 전극간 연결을 이루고 있다.
본 발명이 이루고자 하는 기술적인 과제는 유기 박막 트랜지스터와 캐패시터의 전기적인 연결을 위해 별도의 콘택홀을 형성하지 않고 뱅크를 이용함으로써 유기 박막 트랜지스터와 캐패시터 전극의 연결을 용이하게 하는 유기 발광 디스플레이 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 상기 기술적인 과제를 해결하기 위한 유기 발광 디스플레이 장치는 기판 상에 형성된 소스/드레인 전극 및 캐패시터의 제1전극; 상기 소스/드레인 전극 및 캐패시터의 제1전극 상부에 형성되고, 상기 소스/드레인 전극의 소정부분을 노출시키는 뱅크; 상기 소스/드레인 전극과 접하는 유기 반도체층; 상기 유기 반도체층과 절연되는 게이트 전극; 및 상기 캐패시터의 제1전극과 절연되고, 상기 소스/드레인 전극 중 어느 한 전극과 접하는 캐패시터의 제2전극을 포함하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 바텀 게이트 구조의 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도 이다.
도 1을 참조하면, 상기 유기 발광 디스플레이 장치는 기판(110) 상에 구비된다. 기판(110)은 예를 들어 폴리에틸렌 테리프탈레이트(polyethylene terephthalate: PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate: PEN), 폴리에테르 술폰(polyether sulfone: PES), 폴리에테르 이미드(polyether imide), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등과 같은 플라스틱 재일 수 있다.
상기 기판(110)의 상부에는 게이트 전극(121) 및 캐패시터의 제1 전극(122)이 형성된다. 게이트 전극(121)으로는 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머가 사용될 수도 있는데, 기판(110)과의 밀착성, 게이트 전극(121) 상부에 형성되는 박막들의 평탄성, 패턴화를 위한 가공성, 및 후속 공정시 사용되는 화학 물질에 대한 내성 등을 고려하여 적절한 물질이 선택되어야 한다.
캐패시터의 하부전극 즉, 제1 전극(122)은 단일의 게이트 전극(121) 물질로 이루어질 수 있으나, 단일의 게이트 전극(121) 물질 대신에 ITO 막으로 형성할 수도 있으며, 또한 ITO 막과 게이트 전극(121) 물질의 적층 구조로 형성될 수도 있다.
게이트 전극(121) 및 캐패시터의 제1전극(122)이 형성된 후에, 뱅크(130)를 형성한다. 뱅크는 게이트 전극(121)을 소스/드레인 전극(140a,b) 및 유기 반도체층(150)과 절연시키도록 형성되고, 소스/드레인 전극(140a,b) 중 어느 한 전극이 캐패시터의 제1전극(122)과 전기적으로 연결되도록 형성되고, 캐패시터의 제1전극(122)과 캐패시터의 제2전극(142)이 절연되도록 형성된다.
뱅크(130)는 예를 들어 화학 기상 증착이나 스퍼터링 과정에 의한 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기 물질로 구성될 수도 있고, 일반 범용 고분자로서의 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물질 등과 같은 고분자 재료에 의한 유기 물질로 구성될 수도 있다.
상기와 같이 뱅크(130)가 형성된 후에, 뱅크(130) 상부에 소스/드레인 전극(140a,b)을 형성한다. 소스/드레인 전극(130a,b)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있다. 소스/드레인 전극(140a,b) 중 어느 한 전극은 캐패시터의 제1전극(122)과 전기적으로 연결되도록 형성된다.
이후, 소스/드레인 전극(140a,b) 상부에는 유기 반도체층(150)을 형성한다. 유기 반도체층(150)은 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.
그리고, 캐패시터의 제1전극(122)과 절연된 뱅크(130) 상부에 캐패시터의 제2 전극(142)을 형성한다.
이후, 소스/드레인 전극(140a,b), 유기 반도체층(150) 및 캐패시터의 제2전극(142) 상부에 페시베이션 층 및/또는 평탄화 층과 같은 보호층(170)을 형성한다.
보호층(170)의 상부에는 제1 전극층(210)이 형성되는데, 제1 전극층(210)은 보호층(170)에 형성되는 비어홀(211)을 통하여 소스/드레인 전극(140a,b) 중 어느 한 전극과 전기적으로 소통을 이룬다.
제1 전극층(210)은 다양한 구성이 가능한데, 예를 들어, 제1 전극층(210)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, 전면 발광형인 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이 들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있으며, 제1 전극층(210)은 단일층, 이중층에 한정되지 않고, 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.
제1 전극층(210)이 형성된 후, 상부에는 화소 개구부를 정의하기 위한 화소 정의층(220)이 형성된다. 화소 정의층(220)이 형성된 후, 적어도 화소 개구부를 포함한 영역에 유기 전계 발광부(230)가 구비된다. 유기 전계 발광부(230)로는 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘, 트리스-8-하이드록시퀴놀린 알루미늄 (Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 상기와 같은 유기 전계 발광부를 구성하는 유기막들은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
제2 전극층(240)도, 제1 전극층(210)의 경우에 마찬가지로 전극층의 극성 및 발광 유형에 따라 다양한 구성이 가능하다. 즉, 제2 전극층(240)이 캐소드 전극으로 작동하고 발광 유형이 배면 발광형인 경우, 제2 전극층(240)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물과 같이 일함수가 작은 재료로 하나 이상의 층으로 구성될 수도 있고, 전면 발광형인 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물로 유기 전계 발광부(230)의 일면 상에 일함수를 맞추기 위한 전극을 형성한 후, 그 위에 ITO, IZO, ZnO, In2O3 등의 투명 전극을 형성할 수도 있으며, 제2 전극층(240)은 전면 형성될 수도 있으나, 이에 국한되지 않고 다양한 구성을 취할 수도 있다. 한편, 상기 실시예에서는 제1 전극층(210)이 애노드 전극으로, 그리고 제2 전극층(240)이 캐소드 전극으로 작동하는 경우에 대하여 기술되었으나, 서로 반대의 극성을 구비할 수도 있는 등 다양한 구성이 가능하다.
도 2는 본 발명의 바람직한 실시 예에 따른 탑 게이트 구조의 유기 발광 디스플레이 장치를 개략적으로 도시하는 도면이다.
도 2를 참조하면, 상기 유기 발광 디스플레이 장치는 기판(110) 상에 구비되며, 기판(110)은 상기에 개시된 물질들로 형성될 수 있다.
상기 기판(110)의 상부에는 소스/드레인 전극(140a,b) 및 캐패시터의 제1전극(122)을 형성한다. 소스/드레인 전극(140a,b)을 형성하는 물질들 및 캐패시터의 제1 전극(122)을 형성하는 물질들은 상기에 개시되어 있으므로 이를 생략한다.
이후, 소스/드레인 전극(140a,b)의 상부 및 캐패시터의 제1전극(122) 상부에 뱅크(130)를 형성한다. 이때 소스/드레인 전극(140a,b)의 대향부분이 노출되도록 형성하고, 캐패시터의 제1전극(122)에 인접하는 소스/드레인 전극(140a,b) 중 어느 한 전극의 일부가 노출되도록 형성하며, 캐패시터의 제1전극(122)을 덮도록 형성한다.
이후, 대향부분이 노출된 소스/드레인 전극(140a,b) 사이에 잉크젯 방법으로 유기 반도체층(150)을 형성한다. 소스/드레인 전극(140a,b) 상부에 뱅크(130)가 형성되어 있어서, 잉크젯 방법으로 유기 반도체층(150)을 형성하더라도, 유기 반도체층(150)을 형성하는 물질이 뱅크(130) 밖으로 넘치지 않는다. 유기 반도체층(150)을 형성하는 물질들은 상기에 개시되어 있으므로 이를 생략한다.
이후, 소스/드레인 전극(140a,b) 및 유기 반도체층(150)과 게이트 전극(121)이 절연되도록 게이트 절연층(160)을 형성한다. 게이트 절연층(160)은, 예를 들어 화학 기상 증착이나 스퍼터링 과정에 의한 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기 절연층으로 구성될 수도 있고, 일반 범용 고분자로서의 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물 등과 같은 고분자 재료에 의한 유기 절연층으로 구성될 수도 있으며, 경우에 따라서는 복수의 층으로 형성될 수도 있는 등 다양한 구성이 가능한데, 절연 특성과 함께 유전율이 우수하고 기판과 열팽창률이 같거나 비슷한 재료로 선택되는 것이 바람직하다.
게이트 절연층(160) 상부에는 게이트 전극(121)이 형성되며, 게이트 전극 (121)을 형성하는 물질들은 상기에 개시되어 있으므로 생략한다.
그리고, 뱅크(130)를 통하여 캐패시터의 제1전극(122)과 절연되도록 캐패시터의 제2전극(142)을 형성한다. 캐패시터의 제2전극(142)은 소스/드레인 전극(140a,b) 중 어느 한 전극과 연결되도록 한다. 그리고, 캐패시터의 제2전극(142)은 뱅크(130)를 통하여 게이트 전극(121)과 절연된다.
이후, 게이트 전극(121) 및 캐패시터의 제2전극(142) 상부에 페시베이션 층 및/또는 평탄화 층과 같은 보호층(170)을 형성한다.
보호층(170)의 상부에는 제1 전극층(210)이 형성되는데, 제1 전극층(210)은 보호층(170)에 형성되는 비어홀(211)을 통하여 소스/드레인 전극(140a,b) 중 어느 한 전극과 전기적으로 소통을 이룬다. 제1 전극층(210)을 형성하는 물질들은 상기에 개시되어 있으므로 생략한다.
제1 전극층(210)이 형성된 후, 상부에는 화소 개구부를 정의하기 위한 화소 정의층(220)이 형성된다. 화소 정의층(220)이 형성된 후, 적어도 화소 개구부를 포함한 영역에 유기 전계 발광부(230)가 구비된다. 유기 전계 발광부(230)를 형성하는 물질들은 상기에 개시되어 있으므로 생략한다. 유기 전계 발광부(230) 상부에는 제2 전극층(240)이 형성되며, 상기에 상세하게 설명되어 있으므로 생략한다.
상기한 실시 예들은 본 발명을 설명하기 위한 일 예들로서, 본 발명이 이에 한정되지는 않고, 본 발명에 따른 박막 트랜지스터는 유기 전계 발광 디스플레이 장치이외에도 액정 디스플레이 장치에도 적용 가능하며, 평판 디스플레이 장치 이외에도 화상이 구현되지 않는 드라이버 회로에도 장착 가능한 등, 다양한 변형예를 고려할 수도 있다.
상술한 바와 같이 본 발명에 따르면, 유기 박막 트랜지스터와 캐패시터의 전기적인 연결을 위해 별도의 콘택홀을 형성하지 않고 뱅크를 이용함으로써 유기 박막 트랜지스터와 캐패시터 전극의 연결을 용이하게 할 수 있다.

Claims (3)

  1. 기판 상에 형성된 소스/드레인 전극 및 캐패시터의 제1전극;
    상기 소스/드레인 전극 및 캐패시터의 제1전극 상부에 형성되고, 상기 소스/드레인 전극의 일부를 노출시키는 뱅크;
    상기 소스/드레인 전극과 접하는 유기 반도체층;
    상기 유기 반도체층과 절연되는 게이트 전극; 및
    상기 캐패시터의 제1전극과 절연되고, 상기 소스/드레인 전극 중 어느 한 전극과 접하는 캐패시터의 제2전극을 포함하는 유기발광 표시 장치.
  2. 제 1항에 있어서, 상기 뱅크는
    상기 소스/드레인 전극의 대향부분 및 상기 캐패시터의 제1전극에 인접하는 상기 소스/드레인 전극 중 어느 한 전극의 일부를 노출시키고, 상기 캐패시터의 제1전극을 덮도록 형성된 것을 특징으로 하는 유기발광 표시장치.
  3. 제 1항에 있어서, 상기 뱅크는
    SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기 물질 또는 PMMA, PS, 페놀계 고분자, 아크릴계 고분자, 폴리이미드와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌 및 이들의 하나 이상을 포함하는 화합물 등과 같은 유기 물질로 형 성되는 것을 특징으로 하는 유기발광 표시 장치.
KR1020050120928A 2005-12-09 2005-12-09 유기 발광 디스플레이 장치 KR100708736B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050120928A KR100708736B1 (ko) 2005-12-09 2005-12-09 유기 발광 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050120928A KR100708736B1 (ko) 2005-12-09 2005-12-09 유기 발광 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100708736B1 true KR100708736B1 (ko) 2007-04-17

Family

ID=38181628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120928A KR100708736B1 (ko) 2005-12-09 2005-12-09 유기 발광 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100708736B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050050494A (ko) * 2003-11-25 2005-05-31 삼성에스디아이 주식회사 유기전계발광표시장치
KR20050090259A (ko) * 2004-03-08 2005-09-13 삼성에스디아이 주식회사 평판 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050050494A (ko) * 2003-11-25 2005-05-31 삼성에스디아이 주식회사 유기전계발광표시장치
KR20050090259A (ko) * 2004-03-08 2005-09-13 삼성에스디아이 주식회사 평판 표시 장치

Similar Documents

Publication Publication Date Title
US8030642B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display having the same
KR100603349B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100829743B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR100659061B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US20060202214A1 (en) Organic thin film transistor and flat panel display device including the same
KR100626082B1 (ko) 평판표시장치
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
KR100592302B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100730181B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100708736B1 (ko) 유기 발광 디스플레이 장치
KR100822209B1 (ko) 유기 발광 표시 장치의 제조 방법
KR100659122B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100730183B1 (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판표시장치
KR100683713B1 (ko) 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이장치
KR100730180B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100696489B1 (ko) 박막 트랜지스터, 이를 제조하는 방법 및 이를 구비하는평판 디스플레이 장치
KR100626065B1 (ko) 박막 트랜지스터 및 평판표시장치
KR100592277B1 (ko) 박막 트랜지스터, 이를 제조한 방법 및 이를 구비하는평판 디스플레이 장치
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100670370B1 (ko) 유기 발광 디스플레이 장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 13