KR20050050494A - 유기전계발광표시장치 - Google Patents

유기전계발광표시장치 Download PDF

Info

Publication number
KR20050050494A
KR20050050494A KR1020030084245A KR20030084245A KR20050050494A KR 20050050494 A KR20050050494 A KR 20050050494A KR 1020030084245 A KR1020030084245 A KR 1020030084245A KR 20030084245 A KR20030084245 A KR 20030084245A KR 20050050494 A KR20050050494 A KR 20050050494A
Authority
KR
South Korea
Prior art keywords
electrode
via hole
light emitting
bank pattern
organic
Prior art date
Application number
KR1020030084245A
Other languages
English (en)
Other versions
KR100611147B1 (ko
Inventor
박준영
권장혁
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030084245A priority Critical patent/KR100611147B1/ko
Priority to US10/947,344 priority patent/US7233020B2/en
Priority to JP2004304592A priority patent/JP4786893B2/ja
Priority to CNB2004100897507A priority patent/CN100481568C/zh
Publication of KR20050050494A publication Critical patent/KR20050050494A/ko
Application granted granted Critical
Publication of KR100611147B1 publication Critical patent/KR100611147B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

유기전계발광표시장치를 제공한다. 상기 유기전계발광표시장치는 단위화소영역을 갖는 기판, 상기 단위화소영역 상에 위치하고, 소오스/드레인 전극들을 갖는 박막트랜지스터를 포함한다. 상기 소오스/드레인 전극들 상에 상기 소오스/드레인 전극들 중 어느 하나를 노출시키는 비아홀을 갖는 비아홀 절연막이 위치한다. 상기 비아홀의 바닥에 위치하여 상기 노출된 소오스/드레인 전극에 접하고, 상기 비아홀 절연막 상으로 연장된 제 1 전극이 배치된다. 상기 제 1 전극이 위치한 비아홀을 채우면서 상기 비아홀 절연막 상으로 연장된 제 1 전극에 비해 상부로 돌출되고, 상기 비아홀 주변의 제 1 전극을 노출시키는 제 1 뱅크 패턴이 위치한다. 상기 노출된 제 1 전극 상에 발광층이 위치한다.

Description

유기전계발광표시장치{organic electroluminescence display}
본 발명은 유기전계발광표시장치에 관한 것으로, 특히 능동 매트릭스 유기전계발광표시장치에 관한 것이다.
일반적으로 유기전계발광표시장치(organic electroluminescence display)는 형광성 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광형 표시장치로서, 매트릭스 형태로 배치된 N×M 개의 화소들을 구동하는 방식에 따라 수동 매트릭스(passive matrix)방식과 능동 매트릭스(active matrix)방식으로 나뉘어지는데, 상기 능동 매트릭스 방식의 유기전계발광표시장치는 상기 수동 매트릭스 방식에 비해 전력소모가 적어 대면적 구현에 적합하며 고해상도를 갖는 장점이 있다.
도 1은 종래의 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법을 설명하기 위한 단면도로서, 단위화소에 한정하여 나타낸 도면이다.
도 1을 참조하면, 기판(100) 상에 버퍼층(105)을 형성한다. 상기 기판(100)의 버퍼층(105) 상에 통상의 방법에 의해 활성층(110), 게이트 절연막(120), 게이트(130), 층간절연막(140) 및 소오스/드레인 전극들(145)을 갖는 박막트랜지스터를 형성한다. 상기 박막트랜지스터를 포함하는 기판 전면에 비아홀 절연막(155)을 형성하고, 상기 비아홀 절연막(155) 내에 상기 소오스/드레인 전극들(145) 중 어느 하나를 노출시키는 비아홀(150)을 형성한다.
이어서, 상기 비아홀(150) 내에 노출된 소오스/드레인 전극(145)에 접하는 화소전극(170)을 형성한다. 이 때, 상기 화소전극(170)은 상기 비아홀(150)의 바닥 및 측벽을 따라 형성되므로, 상기 비아홀(150) 내에서 굴곡을 갖는 형태로 형성된다. 이어서, 상기 비아홀(150) 내의 굴곡진 화소전극(170)을 덮는 화소정의막(175)을 형성하되, 상기 화소정의막(175)은 상기 비아홀(150)과 서로 이격된 위치에서 상기 화소전극(170)을 노출시키는 개구부(178)를 갖도록 형성한다. 이어서, 상기 개구부(178)내에 노출된 화소전극(170) 상에 유기발광층(180)을 형성하고, 상기 유기발광층(180) 상에 대향전극(opposite electrode; 190)을 형성한다.
상기 유기발광층(180)을 형성함에 있어서, 상기 개구부(178) 바닥의 모서리 즉, 상기 화소정의막(175)과 상기 화소전극(170)이 만나는 부분(c)에는 상기 유기발광층(180)의 성막불량이 나타나기 쉽다. 이는 유기전계발광표시장치의 구동에 있어, 유기발광층(180)의 열화를 유발시킬 수 있다. 또한, 상기 유기발광층(180)은 상기 개구부(178)의 테두리에서 상기 화소정의막(175)과 접하게 된다. 일반적으로 상기 화소정의막(175)은 유기막으로 형성하는데, 상기 유기막은 고온에서 아웃개스를 방출한다고 알려져 있다. 상기 아웃개스는 상기 화소정의막(175)와 접하는 상기 유기발광층(180)의 열화를 유발시킬 수 있다.
도 2는 유기전계발광표시장치에 있어 불량이 발생한 것을 보여주는 사진이다.
도 2를 참고하면, 상술한 바와 같은 문제점으로 인해 단위화소영역(a)에 위치한 개구부(b)의 테두리를 따라 유기발광층이 열화된 것을 알 수 있다. 이를 화소축소불량(pixel shrinkage)이라고도 한다. 이는 유기전계발광표시장치의 수율(yield)에 있어 심각한 영향을 미친다.
본 발명이 이루고자하는 기술적 과제는 유기발광층의 열화가 억제된 유기전계발광표시장치를 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 유기전계발광표시장치를 제공한다. 상기 유기전계발광표시장치는 단위화소영역을 갖는 기판, 상기 단위화소영역 상에 위치하고, 소오스/드레인 전극들을 갖는 박막트랜지스터를 포함한다. 상기 소오스/드레인 전극들 상에 상기 소오스/드레인 전극들 중 어느 하나를 노출시키는 비아홀을 갖는 비아홀 절연막이 위치한다. 상기 비아홀의 바닥에 위치하여 상기 노출된 소오스/드레인 전극에 접하고, 상기 비아홀 절연막 상으로 연장된 제 1 전극이 배치된다. 상기 제 1 전극이 위치한 비아홀을 채우면서 상기 비아홀 절연막 상으로 연장된 제 1 전극에 비해 상부로 돌출되고, 상기 비아홀 주변의 제 1 전극을 노출시키는 제 1 뱅크 패턴이 위치한다. 상기 노출된 제 1 전극 상에 발광층이 위치한다.
상기 제 1 뱅크 패턴은 유기막으로 이루어진 것이 바람직하다. 상기 유기막은 BCB(benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나의 유기막인 것이 바람직하다. 상기 제 1 뱅크 패턴은 상기 비아홀 절연막 상으로 연장된 상기 제 1 전극에 대해 0.2 내지 10㎛의 높이를 갖는 것이 바람직하다. 또한, 상기 제 1 뱅크 패턴은 상기 비아홀 절연막 상으로 연장된 제 1 전극 상부에서 테이퍼진 에지를 갖는 것이 바람직하다. 상기 테이퍼진 에지의 테이퍼는 45도 이하인 것이 바람직하다.
상기 유기전계발광표시장치는 상기 제 1 전극 주변에 상기 제 1 전극과 서로 이격되어 위치하고, 상기 비아홀 절연막 상으로 연장된 제 1 전극에 비해 상부로 돌출된 제 2 뱅크 패턴을 더욱 포함하는 것이 바람직하다.
상기 제 2 뱅크 패턴은 상기 제 1 전극의 좌우에 위치할 수 있다. 한편, 상기 제 2 뱅크 패턴은 상기 제 1 전극의 적어도 모서리를 둘러싸는 형태를 가질 수 있다. 다른 한편, 상기 제 2 뱅크 패턴은 상기 제 1 전극 전체를 둘러싸는 형태를 가질 수 있다. 상기 제 2 뱅크 패턴과 상기 제 1 뱅크 패턴은 서로 연결될 수 있다.
상기 제 2 뱅크 패턴은 유기막으로 이루어진 것이 바람직하다. 상기 유기막은 BCB(benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나의 유기막인 것이 바람직하다. 상기 제 2 뱅크 패턴은 상기 비아홀 절연막 상으로 연장된제 1 전극에 대해 0.2 내지 10㎛의 높이를 갖는 것이 바람직하다.
상기 비아홀 절연막은 유기막, 무기막 또는 이들의 복합막으로 이루어진 것이 바람직하다.
상기 제 1 전극은 테이퍼진 에지를 갖는 것이 바람직하다. 상기 테이퍼진 에지의 테이퍼는 20도 이하인 것이 바람직하다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소를 나타낸다.
도 3은 본 발명의 제 1 실시예에 따른 유기전계발광표시장치를 나타낸 평면도이다.
도 3을 참고하면, 일방향으로 배열된 스캔 라인(325), 상기 스캔 라인(325)과 서로 절연되면서 교차하는 데이터 라인(335) 및 상기 스캔 라인(325)과 서로 절연되면서 교차하고 상기 데이터 라인(335)에는 평행한 공통 전원라인(331)이 위치한다. 상기 스캔 라인(325) 및 상기 데이터 라인(335)의 교차에 의해 단위화소영역이 정의된다. 상기 스캔 라인(325)은 구동할 단위화소를 선택하며, 상기 데이터 라인(335)은 상기 선택된 단위화소에 데이터 신호를 인가하는 역할을 한다.
상기 각 단위화소영역에는 상기 스캔 라인(325)에 인가된 신호에 따라 상기 데이터 라인(335)에 인가된 데이터 신호를 스위칭하는 스위칭 박막트랜지스터(340), 상기 스위칭 박막트랜지스터(340)를 통해 입력되는 데이터 신호 예를 들어, 데이터 전압과 상기 공통 전원라인(331)에 인가된 전압차에 따른 전하를 축적하는 캐패시터(345) 및 상기 캐패시터(345)에 축적된 전하에 의한 신호를 입력받아 상기 제 1 전극(370)으로 전류를 흘려주는 화소구동 박막트랜지스터(350)가 위치한다. 상기 화소구동 박막트랜지스터(350)와 상기 제 1 전극(370)은 비아홀(360a)을 통해 서로 전기적으로 연결된다. 상기 제 1 전극(370) 상에는 발광층(미도시)이 위치하고, 상기 발광층 상에는 대향전극(미도시)이 위치한다. 이로써, 상기 제 1 전극(370), 상기 발광층, 상기 대향전극은 유기전계발광다이오드를 구성한다. 상기 제 1 전극(370)은 개구율의 향상을 위해 상기 박막트랜지스터들(340, 350)과 상기 캐패시터(345) 상에도 위치하는 것이 바람직하다.
풀칼라 유기전계발광표시장치에 있어서 상기 단위화소영역은 적색단위화소영역(R), 녹색단위화소영역(G) 및 청색단위화소영역(B)으로 나뉘어지는데, 상기 적색단위화소영역(R)에는 적색발광층, 상기 녹색단위화소영역(G)에는 녹색발광층, 상기 청색단위화소영역(B)에는 청색발광층이 위치한다.
상기 비아홀(360a) 상에는 제 1 뱅크 패턴(375a)이 위치한다. 상기 제 1 뱅크 패턴(375a)은 상기 비아홀 절연막 상으로 연장된 제 1 전극(370)에 비해 상부로 돌출된다. 상기 제 1 전극(370)의 좌우에는 제 2 뱅크 패턴(375b)이 스트라이프 형태로 위치하는 것이 바람직하다. 상기 제 2 뱅크 패턴(375b) 또한, 상기 비아홀 절연막 상으로 연장된 제 1 전극(370)에 비해 상부로 돌출된다.
도 4a 내지 도 4e는 도 3의 절단선 I-I'를 따라 취해진 본 발명의 제 1 실시예에 따른 유기전계발광표시장치 및 그의 제조방법을 설명하기 위한 단면도들이다.
도 4a를 참조하면, 적색(R), 녹색(G) 및 청색(B) 단위화소영역들을 갖는 기판(300)을 제공한다. 상기 기판(300) 상에 완충막(305)를 형성하는 것이 바람직하다. 상기 완충막(305) 상에 활성층(310), 게이트 절연막(315), 게이트(320), 층간절연막(325) 및 소오스/드레인 전극(330)을 통상의 방법에 따라 형성한다. 이로써, 상기 각 단위화소영역 상에 활성층(310), 게이트(320) 및 소오스/드레인 전극들(330)로 이루어진 화소구동 박막트랜지스터(350)를 형성할 수 있다. 상기 게이트(320)를 형성함에 있어서, 데이터 라인(335)을 함께 형성한다.
이어서, 상기 화소구동 박막트랜지스터(350)가 형성된 기판 상에 비아홀 절연막(360)을 형성하고, 상기 비아홀 절연막(360) 내에 상기 화소구동 박막트랜지스터(350)의 소오스/드레인 전극들(330) 중 어느 하나를 노출시키는 비아홀(360a)을 형성한다. 상기 비아홀 절연막(360)은 유기막 또는 무기막으로 형성하거나 이들의 복합막으로 형성할 수 있다. 상기 비아홀 절연막(360)을 무기막으로 형성하는 경우는 실리콘 질화막(SiNx)을 사용하여 형성하는 것이 바람직하고, 유기막으로 형성하는 경우 BCB(benzocyclobutene)을 사용하여 형성하는 것이 바람직하다. 또한, 상기 비아홀 절연막(360) 유·무기 복합막으로 형성하는 경우는 실리콘 질화막(SiNx)과 상기 BCB(benzocyclobutene)를 차례로 적층하여 형성하는 것이 바람직하다.
이어서, 상기 비아홀(360a)이 형성된 기판(300) 상에 제 1 전극물질을 적층하고, 이를 패터닝하여 각 단위화소영역에 제 1 전극(370)을 형성한다. 이로써, 상기 제 1 전극(370)은 상기 비아홀(360a)의 바닥에 위치하여 상기 노출된 소오스/드레인 전극(330)에 접하고, 상기 비아홀 절연막(360) 상으로 연장된다. 상기 제 1 전극(370)은 테이퍼진 에지를 갖는 것이 바람직하다. 상기 테이퍼는 20도 이하인 것이 바람직하다. 한편, 상기 제 1 전극(370)은 애노드 또는 캐소드일 수 있는데, 상기 제 1 전극(370)이 애노드인 경우, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 사용하여 형성하거나, 알루미늄-네오디늄(AlNd)과 ITO를 차례로 적층하여 형성할 수 있다. 상기 제 1 전극(370)이 캐소드인 경우, Mg, Ca, Al, Ag, Ba 또는 이들의 합금을 사용하여 형성할 수 있다.
이어서, 상기 제 1 전극(370)을 포함한 기판(300) 전면에 뱅크막을 형성하되, 상기 제 1 전극(370)이 위치한 비아홀(360a)을 충분히 채울 수 있을 정도의 두께로 형성한다. 상기 뱅크막은 유기막 또는 무기막으로 형성할 수 있으나, 바람직하게는 유기막으로 형성한다. 더욱 바람직하게는 상기 뱅크막은 BCB(benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나이다. 상기 유기막들은 유동성(flowability)가 뛰어나므로, 상기 뱅크막을 상기 기판 전체에 평탄하게 형성할 수 있다.
이어서, 상기 뱅크막을 패터닝하여 상기 제 1 전극(370)이 위치한 비아홀(360a)을 채우면서 상기비아홀 절연막(360) 상으로 연장된 제 1 전극(370)에 비해 상부로 돌출되고, 상기 비아홀(360a) 주변의 제 1 전극(370)을 노출시키는 제 1 뱅크 패턴(375a)을 형성한다. 상기 노출된 제 1 전극(370)은 발광영역을 정의한다. 이로써, 상기 적색단위화소영역(R)에는 적색발광영역(ER)이, 상기 녹색단위화소영역(G)에는 녹색발광영역(EG)이, 상기 청색단위화소영역(B)에는 청색발광영역(EB)이 정의된다.
상기 제 1 뱅크 패턴(375a)은 상기 비아홀 절연막(360) 상으로 연장된 제 1 전극에 대해 0.2 내지 10㎛의 높이를 갖도록 형성하는 것이 바람직하다. 상기 제 1 뱅크 패턴(375a)이 0.2㎛ 미만의 높이를 갖는 경우에는 상기 비아홀(360a)을 충분히 채우는 것이 용이하지 않고, 상기 제 1 뱅크 패턴(375a)의 높이가 10㎛를 초과하는 경우에는 후속하는 공정에서 형성되는 제 2 전극의 과도한 굴곡을 유발할 수 있다. 상기 제 1 뱅크 패턴(375a)은 상기 비아홀 절연막(360) 상으로 연장된 제 1 전극(370) 상부에서 테이퍼진 에지를 갖도록 형성하는 것이 바람직하다. 상기 테이퍼는 45도 이하인 것이 바람직하다.
상기 제 1 뱅크 패턴(375a)을 형성함과 동시에 상기 제 1 전극(370) 좌우에 상기 제 1 전극(370)과 소정간격 이격된 제 2 뱅크 패턴(375b)을 형성하는 것이 바람직하다. 상기 제 2 뱅크 패턴(375b)은 상기 비아홀 절연막(360) 상으로 연장된 제 1 전극(370)에 대해 0.2 내지 10㎛의 높이를 갖는 것이 바람직하다. 더욱 바람직하게는 상기 제 2 뱅크 패턴(375b)은 상기 제 1 뱅크 패턴과 (375a) 같은 높이를 갖도록 형성한다. 이는 상기 뱅크막을 기판 전체에 있어 평탄하게 형성함으로써 구현될 수 있다.
도 4b를 참조하면, 제 1 고정세 마스크(500a)의 오프닝을 상기 적색 단위화소영역(R)에 얼라인하면서, 상기 제 1 고정세 마스크(500a)를 상기 제 1 뱅크 패턴(375a) 상에 밀착시킨다. 상기 제 2 뱅크 패턴(375b)을 형성한 경우, 상기 제 2 뱅크 패턴(375b) 상에도 상기 제 1 고정세 마스크(500a)가 밀착된다. 그리고 나서, 상기 제 1 고정세 마스크(500a)의 오프닝을 통해 적색발광유기물을 증착함으로써, 상기 적색단위화소영역(R)의 제 1 전극(370) 상에 적색발광층(400R)을 형성한다. 상기 적색발광층(400R)을 형성하기 전에 모든 단위화소영역(R, G, B)의 제 1 전극(370) 상에 제 1 전하주입층(미도시) 및/또는 제 1 전하수송층(미도시)을 더욱 형성하는 것이 바람직하다.
이 때, 상기 제 1 고정세 마스크(500a)는 상기 제 1 뱅크 패턴(375a)로 인해 상기 녹색발광영역(EG)과 청색발광영역(EB)의 제 1 전극(370)과 소정간격 이격되면서 밀착된다. 따라서, 상기 제 1 고정세 마스크(500a)로 인해 상기 제 1 전극(370)이 오염되는 것을 막을 수 있다.
도 4c를 참고하면, 제 2 고정세 마스크(500b)의 오프닝을 상기 녹색 단위화소영역(G)에 얼라인하면서, 상기 제 2 고정세 마스크(500b)를 상기 제 1 뱅크 패턴(375a) 상에 밀착시킨다. 상기 제 2 뱅크 패턴(375b)을 형성한 경우, 상기 제 2 뱅크 패턴(375b) 상에도 상기 제 2 고정세 마스크(500b)가 밀착된다. 그리고 나서, 상기 제 2 고정세 마스크(500b)의 오프닝을 통해 녹색발광유기물을 증착함으로써, 상기 녹색단위화소영역(G)의 상기 제 1 전극(370) 상에 녹색발광층(400G)을 형성한다.
이 때, 상기 제 2 고정세 마스크(500b)는 상기 제 1 뱅크 패턴(375a)로 인해 상기 적색발광영역(ER)의 적색발광층(400R) 및 상기 청색발광영역(EB)의 제 1 전극(370)과 소정간격 이격되면서 밀착된다. 따라서, 상기 제 2 고정세 마스크(500b)로 인해 상기 적색발광영역(ER)의 적색발광층(400R) 및 상기 청색발광영역(EB)의 제 1 전극(370)이 오염되는 것을 막을 수 있을 뿐 아니라, 상기 적색발광영역(ER)의 적색발광층(400R)이 눌리는 현상을 막을 수 있다. 그러나, 이 경우 상기 적색단위화소영역(R)에 있어, 상기 제 1 뱅크 패턴(375a) 상에 형성된 적색발광층(400R)은 상기 제 2 고정세 마스크(500b)와 밀착되므로, 오염되거나 눌리는 현상이 발생할 수 있으나, 이는 발광영역이 아니므로 큰 문제가 되지 않는다.
도 4d를 참고하면, 제 3 고정세 마스크(500c)의 오프닝을 상기 청색 단위화소영역(B)에 얼라인하면서, 상기 제 3 고정세 마스크(500c)를 상기 제 1 뱅크 패턴(375a) 상에 밀착시킨다. 상기 제 2 뱅크 패턴(375b)을 형성한 경우, 상기 제 2 뱅크 패턴(375b) 상에도 상기 제 3 고정세 마스크(500c)가 밀착된다. 그리고 나서, 상기 제 3 고정세 마스크(500c)의 오프닝을 통해 청색발광유기물을 증착함으로써, 상기 청색단위화소영역(B)의 상기 제 1 전극(370) 상에 청색발광층(400B)을 형성한다.
이 때, 상기 제 3 고정세 마스크(500c)는 상기 제 1 뱅크 패턴(375a)로 인해 상기 적색발광영역(ER)의 적색발광층(400R) 및 상기 녹색발광영역(EG)의 녹색발광층(400G)과 소정간격 이격되면서 밀착된다. 따라서, 상기 제 3 고정세 마스크(500c)로 인해 상기 적색발광영역(ER)의 적색발광층(400R) 및 상기 녹색발광영역(EG)의 녹색발광층(400G)이 오염되고, 눌리는 현상을 막을 수 있다. 그러나, 이 경우 상기 제 1 뱅크 패턴(375a) 상에 형성된 적색발광층(400R) 및 녹색발광층(400G)은 상기 제 3 고정세 마스크(500c)와 밀착되므로, 오염되거나 눌리는 현상이 발생할 수 있으나, 이는 발광영역이 아니므로 큰 문제가 되지 않는다.
상술한 바와 같이, 상기 제 1 뱅크 패턴(375a)을 상기 제 1 전극(370)이 위치한 비아홀(360a)을 채우도록 형성함으로써, 상기 발광층(400R, 400G, 400B)이 상기 비아홀(360a) 내에서 굴곡진 형태로 형성되는 것을 막을 수 있다.
이와 동시에, 상기 제 1 뱅크 패턴(375a)을 상기 비아홀 주변의 제 1 전극(370)을 노출시키도록 형성함으로써 다시 말해, 상기 제 1 뱅크 패턴(375a)이 차지하는 면적을 최소화함으로써, 상기 발광영역(ER, EG, EB)의 면적 즉, 개구율을 향상시킬 수 있으며, 상기 발광층(400R, 400G, 400B)과 상기 제 1 뱅크 패턴(375a)과의 접촉면적을 줄일 수 있다. 이로써, 상기 발광층(400R, 400G, 400B)이 상기 유기막으로 형성된 제 1 뱅크 패턴(375a)과 접촉함으로 인해 나타날 수 있는 열화현상 즉, 상기 유기막으로부터 발생되는 아웃개스로 인해 나타나는 열화현상을 최소화할 수 있다. 또한, 상기 제 1 뱅크 패턴(375a)을 테이퍼진 에지를 갖도록 형성함으로써, 상기 제 1 뱅크 패턴(375a)의 에지부(Q)에서 상기 발광층(400R, 400G, 400B)의 성막 불량을 최소화 할 수 있다. 이 때, 상기 발광층(400R, 400G, 400B)은 상기 제 1 전극(370)의 에지부에도 형성된다. 따라서, 상기 제 1 전극(370)을 테이퍼진 에지를 갖도록 형성함으로써, 상기 제 1 전극(370) 에지부에서의 상기 발광층(400R, 400G, 400B)의 성막불량 또한 최소화할 수 있다.
이와 더불어, 상기 제 1 뱅크 패턴(375a)을 상기 비아홀 절연막(360) 상으로 연장된 제 1 전극(370)에 비해 상부로 돌출되도록 형성함으로써, 상기 고정세 마스크(500a, 500b, 500c)를 사용하여 상기 발광층(400R, 400G, 400B)을 형성함에 있어서, 제 1 전극(370) 및 상기 발광층(400R, 400G, 400B)의 오염 및 상기 고정세 마스크에 의해 눌리는 현상을 막을 수 있다. 상기 제 2 뱅크 패턴(375b)은 상기 제 1 뱅크 패턴(375a)를 보조하여 상기 고정세 마스크(500a, 500b, 500c)를 떠받치는 역할을 한다.
도 4e를 참고하면, 상기 발광층들(400R, 400G, 400B) 상에 제 2 전극(420)을 형성한다. 상기 제 2 전극(420)을 형성하기 전에 상기 발광층들(400R, 400G, 400B) 상에 제 2 전하수송층 및/또는 제 2 전하주입층을 형성하는 것이 바람직하다.
상기 제 2 전극(220)은 상기 제 1 전극(170)을 애노드로 형성한 경우 캐소드로 형성하고, 상기 제 1 전극(170)을 캐소드로 형성한 경우 애노드로 형성한다. 상기 제 1 전극(170), 상기 제 2 전극(220) 및 그 사이에 개재된 상기 유기막들은 유기전계발광다이오드를 형성한다.
도 5a 내지 도 5d는 본 발명의 제 2 내지 제 5 실시예들 각각에 따른 유기전계발광표시장치를 나타낸 평면도로서, 제 1 전극, 비아홀 제 1 뱅크 패턴 및 제 2 뱅크 패턴에 한정하여 도시한 도면이다.
도 5a를 참조하면, 제 1 전극(370)은 그의 가운데 부분에서 비아홀(360a)과 중첩된다. 상기 비아홀(360a)와 중첩된 상기 제 1 전극(370) 상에 제 1 전극(370)에 비해 상부로 돌출된 제 1 뱅크 패턴(375a)이 위치한다. 또한, 상기 제 1 전극(370)과 서로 이격되면서 상기 제 1 전극(370)의 네 모서리를 둘러싸는 제 2 뱅크 패턴(375b)이 위치한다.
도 5b를 참조하면, 제 1 전극(370)은 그의 가운데 부분에서 비아홀(360a)과 중첩된다. 상기 제 1 전극(370)과 서로 이격되면서 상기 제 1 전극(370)을 둘러싸며, 상기 제 1 전극(370)에 비해 상부로 돌출된 제 2 뱅크 패턴(375b)이 위치한다. 또한, 상기 비아홀(360a)와 중첩된 상기 제 1 전극(370) 상에 상기 제 1 전극(370)에 비해 상부로 돌출된 제 1 뱅크 패턴(375a)이 위치한다. 상기 제 1 뱅크 패턴(375a)는 상기 제 1 전극(370)을 가로지르도록 연장되어 상기 제 2 뱅크 패턴(375b)에 연결된다.
도 5c를 참조하면, 제 1 전극(370)은 그의 가장자리 부분에서 비아홀(360a)과 중첩된다. 상기 비아홀(360a)와 중첩된 상기 제 1 전극(370) 상에 상기 제 1 전극(370)에 비해 상부로 돌출된 제 1 뱅크 패턴(375a)이 위치한다. 또한, 상기 제 1 전극(370)과 서로 이격되면서 상기 제 1 전극(370)의 네 모서리를 둘러싸며, 상기 제 1 전극(370)에 비해 상부로 돌출된 제 2 뱅크 패턴(375b)이 위치한다. 또한, 상기 제 1 뱅크 패턴(375a)은 상기 제 2 뱅크 패턴(375b)에 연결된다.
도 5d를 참조하면, 제 1 전극(370)은 그의 가장자리 부분에서 비아홀(360a)과 중첩된다. 상기 비아홀(360a)와 중첩된 상기 제 1 전극(370) 상에 상기 제 1 전극(370)에 비해 상부로 돌출된 제 1 뱅크 패턴(375a)이 위치한다. 또한, 상기 제 1 전극(370)과 서로 이격되면서 상기 제 1 전극(370)을 둘러싸며, 상기 제 1 전극(370)에 비해 상부로 돌출된 제 2 뱅크 패턴(375b)이 위치한다. 또한, 상기 제 1 뱅크 패턴(375a)은 상기 제 2 뱅크 패턴(375b)에 연결된다.
상술한 바와 같이 본 발명에 따르면, 제 1 뱅크 패턴이 차지하는 면적을 최소화함으로써 발광층의 성막불량 및 제 1 뱅크 패턴으로부터 방출되는 아웃개스로 인한 발광층의 열화현상을 억제할 수 있다. 또한, 제 1 뱅크 패턴을 비아홀 절연막 상으로 연장된 제 1 전극에 비해 돌출되도록 형성함으로써, 발광층의 형성에 있어 제 1 전극 및 이미 형성된 발광층의 불량을 막을 수 있다.
도 1은 종래의 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법을 설명하기 위한 단면도이다.
도 2는 유기전계발광표시장치에 있어 불량이 발생한 것을 보여주는 사진이다.
도 3은 본 발명의 제 1 실시예에 따른 유기전계발광표시장치를 나타낸 평면도이다.
도 4a 내지 도 4e는 도 3의 절단선 I-I'를 따라 취해진 본 발명의 제 1 실시예에 따른 유기전계발광표시장치 및 그의 제조방법을 설명하기 위한 단면도들이다.
도 5a 내지 도 5d는 본 발명의 제 2 내지 제 5 실시예들 각각에 따른 유기전계발광표시장치를 나타낸 평면도이다.
(도면의 주요 부위에 대한 부호의 설명)
300 : 기판 370 : 제 1 전극
360a : 비아홀 375a : 제 1 뱅크 패턴
375b : 제 2 뱅크 패턴

Claims (17)

  1. 단위화소영역을 갖는 기판;
    상기 단위화소영역 상에 위치하고, 소오스/드레인 전극들을 갖는 박막트랜지스터;
    상기 소오스/드레인 전극들 상에 위치하고, 상기 소오스/드레인 전극들 중 어느 하나를 노출시키는 비아홀을 갖는 비아홀 절연막;
    상기 비아홀의 바닥에 위치하여 상기 노출된 소오스/드레인 전극에 접하고, 상기 비아홀 절연막 상으로 연장된 제 1 전극;
    상기 제 1 전극이 위치한 비아홀을 채우면서 상기 비아홀 절연막 상으로 연장된 제 1 전극에 비해 상부로 돌출되고, 상기 비아홀 주변의 제 1 전극을 노출시키는 제 1 뱅크 패턴; 및
    상기 노출된 제 1 전극 상에 위치하는 발광층을 포함하는 유기전계발광표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 뱅크 패턴은 유기막으로 이루어진 유기전계발광표시장치.
  3. 제 2 항에 있어서,
    상기 유기막은 BCB(benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나의 유기막인 것을 특징으로 하는 유기전계발광표시장치.
  4. 제 1 항에 있어서,
    상기 제 1 뱅크 패턴은 상기 비아홀 절연막 상으로 연장된 제 1 전극에 대해 0.2 내지 10㎛의 높이를 갖는 것을 특징으로 하는 유기전계발광표시장치.
  5. 제 1 항에 있어서,
    상기 제 1 뱅크 패턴은 상기 비아홀 절연막 상으로 연장된 제 1 전극 상부에서 테이퍼진 에지를 갖는 것을 특징으로 하는 유기전계발광표시장치.
  6. 제 5 항에 있어서,
    상기 테이퍼진 에지의 테이퍼는 45도 이하인 것을 특징으로 하는 유기전계발광표시장치.
  7. 제 1 항에 있어서,
    상기 제 1 전극 주변에 상기 제 1 전극과 서로 이격되어 위치하고, 상기 비아홀 절연막 상으로 연장된 제 1 전극에 비해 상부로 돌출된 제 2 뱅크 패턴을 더욱 포함하는 유기전계발광표시장치.
  8. 제 7 항에 있어서,
    상기 제 2 뱅크 패턴은 상기 제 1 전극의 좌우에 위치하는 유기전계발광표시장치.
  9. 제 7 항에 있어서,
    상기 제 2 뱅크 패턴은 상기 제 1 전극의 적어도 모서리를 둘러싸는 형태를 갖는 유기전계발광표시장치.
  10. 제 7 항에 있어서,
    상기 제 2 뱅크 패턴은 상기 제 1 전극 전체를 둘러싸는 형태를 갖는 유기전계발광표시장치.
  11. 제 7 항에 있어서,
    상기 제 2 뱅크 패턴과 상기 제 1 뱅크 패턴은 서로 연결된 유기전계발광표시장치.
  12. 제 7 항에 있어서,
    상기 제 2 뱅크 패턴은 유기막으로 이루어진 유기전계발광표시장치.
  13. 제 12 항에 있어서,
    상기 유기막은 BCB(benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나의 유기막인 것을 특징으로 하는 유기전계발광표시장치.
  14. 제 7 항에 있어서,
    상기 제 2 뱅크 패턴은 상기 비아홀 절연막 상으로 연장된 제 1 전극에 대해 0.2 내지 10㎛의 높이를 갖는 것을 특징으로 하는 유기전계발광표시장치.
  15. 제 1 항에 있어서,
    상기 비아홀 절연막은 유기막, 무기막 또는 이들의 복합막으로 이루어진 것을 특징으로 하는 유기전계발광표시장치.
  16. 제 1 항에 있어서,
    상기 제 1 전극은 테이퍼진 에지를 갖는 것을 특징으로 하는 유기전계발광표시장치.
  17. 제 16 항에 있어서,
    상기 테이퍼진 에지의 테이퍼는 20도 이하인 것을 특징으로 하는 유기전계발광표시장치.
KR1020030084245A 2003-11-25 2003-11-25 유기전계발광표시장치 KR100611147B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030084245A KR100611147B1 (ko) 2003-11-25 2003-11-25 유기전계발광표시장치
US10/947,344 US7233020B2 (en) 2003-11-25 2004-09-23 Design for an organic light-emitting display that eliminates deterioration of the emission layer due to outgassing from an underlying layer
JP2004304592A JP4786893B2 (ja) 2003-11-25 2004-10-19 有機電界発光表示装置
CNB2004100897507A CN100481568C (zh) 2003-11-25 2004-11-05 有机发光显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084245A KR100611147B1 (ko) 2003-11-25 2003-11-25 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
KR20050050494A true KR20050050494A (ko) 2005-05-31
KR100611147B1 KR100611147B1 (ko) 2006-08-09

Family

ID=34588066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084245A KR100611147B1 (ko) 2003-11-25 2003-11-25 유기전계발광표시장치

Country Status (4)

Country Link
US (1) US7233020B2 (ko)
JP (1) JP4786893B2 (ko)
KR (1) KR100611147B1 (ko)
CN (1) CN100481568C (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708736B1 (ko) * 2005-12-09 2007-04-17 삼성에스디아이 주식회사 유기 발광 디스플레이 장치
KR100731750B1 (ko) * 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
KR101322044B1 (ko) * 2006-11-27 2013-10-25 엘지디스플레이 주식회사 전계 발광 소자 및 그 제조방법
US8922463B2 (en) 2010-04-26 2014-12-30 Samsung Display Co., Ltd. Organic light-emitting display apparatus
KR101482920B1 (ko) * 2006-07-21 2015-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9882063B2 (en) 2015-03-18 2018-01-30 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050112456A (ko) * 2004-05-25 2005-11-30 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
KR20060125303A (ko) * 2005-06-02 2006-12-06 삼성전자주식회사 디스플레이장치 및 그 제조방법
KR101219045B1 (ko) 2005-06-29 2013-01-07 삼성디스플레이 주식회사 디스플레이장치 및 그 제조방법
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100769825B1 (ko) 2005-10-18 2007-10-23 엘지.필립스 엘시디 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100746163B1 (ko) * 2006-02-06 2007-08-06 삼성전자주식회사 디스플레이장치 및 그 제조방법
KR100830318B1 (ko) * 2007-04-12 2008-05-16 삼성에스디아이 주식회사 발광표시장치 및 그의 제조방법
US7977678B2 (en) * 2007-12-21 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR101146991B1 (ko) * 2010-05-07 2012-05-23 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
KR101223725B1 (ko) 2011-01-10 2013-01-17 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP5964070B2 (ja) * 2011-02-10 2016-08-03 株式会社半導体エネルギー研究所 照明装置
CN107424978A (zh) * 2017-05-16 2017-12-01 杭州立昂东芯微电子有限公司 一种化合物半导体层间介电导线及其制备方法
KR20200060002A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JP4877675B2 (ja) 1999-06-28 2012-02-15 株式会社半導体エネルギー研究所 電気光学装置の作製方法
JP4831873B2 (ja) * 2000-02-22 2011-12-07 株式会社半導体エネルギー研究所 自発光装置及びその作製方法
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
JP4581187B2 (ja) * 2000-06-13 2010-11-17 ソニー株式会社 表示装置の製造方法
JP2002164181A (ja) * 2000-09-18 2002-06-07 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP3943900B2 (ja) * 2000-11-09 2007-07-11 株式会社東芝 自己発光型表示装置
JP4693253B2 (ja) * 2001-01-30 2011-06-01 株式会社半導体エネルギー研究所 発光装置、電子機器
JP3608614B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
JP2003092192A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンス表示装置およびその製造方法
SG143063A1 (en) * 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR100552975B1 (ko) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731750B1 (ko) * 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
US7915102B2 (en) 2005-06-23 2011-03-29 Samsung Mobile Display Co., Ltd. Methods of fabricating thin film transistor and organic light emitting display device using the same
KR100708736B1 (ko) * 2005-12-09 2007-04-17 삼성에스디아이 주식회사 유기 발광 디스플레이 장치
US9941346B2 (en) 2006-07-21 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9564539B2 (en) 2006-07-21 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
KR101482920B1 (ko) * 2006-07-21 2015-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8969859B2 (en) 2006-07-21 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9029859B2 (en) 2006-07-21 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9236404B2 (en) 2006-07-21 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9257451B2 (en) 2006-07-21 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US11937475B2 (en) 2006-07-21 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US11605696B2 (en) 2006-07-21 2023-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10854704B2 (en) 2006-07-21 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10181506B2 (en) 2006-07-21 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10586842B2 (en) 2006-07-21 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10692961B2 (en) 2006-07-21 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
KR101322044B1 (ko) * 2006-11-27 2013-10-25 엘지디스플레이 주식회사 전계 발광 소자 및 그 제조방법
US8922463B2 (en) 2010-04-26 2014-12-30 Samsung Display Co., Ltd. Organic light-emitting display apparatus
US9882063B2 (en) 2015-03-18 2018-01-30 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device

Also Published As

Publication number Publication date
JP4786893B2 (ja) 2011-10-05
KR100611147B1 (ko) 2006-08-09
US7233020B2 (en) 2007-06-19
US20050110028A1 (en) 2005-05-26
CN1622709A (zh) 2005-06-01
JP2005158708A (ja) 2005-06-16
CN100481568C (zh) 2009-04-22

Similar Documents

Publication Publication Date Title
KR100611147B1 (ko) 유기전계발광표시장치
US8283219B2 (en) Organic light-emitting display device and method for manufacturing the same
US7791267B2 (en) Organic light emitting display and method of fabricating the same
JP4471379B2 (ja) 有機エレクトロルミネッセンス表示装置及びその製造方法
US7211944B2 (en) Dual panel-type organic electroluminescent display device and method of fabricating the same
US7863814B2 (en) Organic electroluminescent device comprising a stack partition structure
KR101575168B1 (ko) 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
US20050161740A1 (en) Dual panel-type organic electroluminescent device and method for fabricating the same
KR20180025054A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
KR20110039061A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20100028925A (ko) 유기 전계 발광 소자
KR101352118B1 (ko) 발광 표시장치 및 이의 제조방법
JP4905237B2 (ja) 有機エレクトロルミネッセンス装置
JP4978298B2 (ja) 有機エレクトロルミネッセンス装置
US7968873B2 (en) Organic light emitting display and manufacturing method thereof
KR100565674B1 (ko) 양방향 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
KR102624878B1 (ko) 유기발광 표시장치 및 그 제조방법
KR20090058283A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
JP2008146026A (ja) 発光装置及びその製造方法
KR20160139635A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20100058223A (ko) 유기전계 발광소자의 제조 방법
KR20100065685A (ko) 듀얼패널 타입 유기전계 발광소자 및 이의 제조 방법
KR20230037198A (ko) 표시 장치
KR20150058961A (ko) 유기 발광 다이오드 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14