JP4877675B2 - 電気光学装置の作製方法 - Google Patents

電気光学装置の作製方法 Download PDF

Info

Publication number
JP4877675B2
JP4877675B2 JP2000194845A JP2000194845A JP4877675B2 JP 4877675 B2 JP4877675 B2 JP 4877675B2 JP 2000194845 A JP2000194845 A JP 2000194845A JP 2000194845 A JP2000194845 A JP 2000194845A JP 4877675 B2 JP4877675 B2 JP 4877675B2
Authority
JP
Japan
Prior art keywords
film
layer
tft
gate
roll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000194845A
Other languages
English (en)
Other versions
JP2001076873A5 (ja
JP2001076873A (ja
Inventor
舜平 山崎
真由美 水上
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000194845A priority Critical patent/JP4877675B2/ja
Publication of JP2001076873A publication Critical patent/JP2001076873A/ja
Publication of JP2001076873A5 publication Critical patent/JP2001076873A5/ja
Application granted granted Critical
Publication of JP4877675B2 publication Critical patent/JP4877675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子(半導体薄膜を用いた素子、代表的には薄膜トランジスタ)を基板上に作り込んで形成されたEL(エレクトロルミネッセンス)表示装置に代表される電気光学装置及びその電気光学装置を表示ディスプレイとして有する電子装置(電子機器)に関する。特にそれらの作製方法に関する。
【0002】
【従来の技術】
近年、基板上に薄膜トランジスタ(以下、TFTという)を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【0003】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られるとして注目されている。
【0004】
アクティブマトリクス型EL表示装置は、各画素のそれぞれにTFTでなるスイッチング素子を設け、そのスイッチング素子によって電流制御を行う駆動素子を動作させてEL層(発光層)を発光させる。例えば米国特許番号5,684,365号(日本国公開公報:特開平8−234683号参照)、日本国公開公報:特開平10−189252号に記載されたEL表示装置がある。
【0005】
上記EL層の形成方法としては様々な方法が提案されている。例えば、真空蒸着法、スパッタ法、スピンコート法、ロールコート法、キャスト法、LB法、イオンプレーティング法、ディッピング法、インクジェット法などが挙げられる。
【0006】
【発明が解決しようとする課題】
本発明は、EL層の製造コストを低減することを課題とし、安価なEL表示装置を提供することを課題とする。そして、それを表示用ディスプレイとして有する電子装置(電子機器)の製品コストを低減することを課題とする。
【0007】
【課題を解決するための手段】
上記課題を達成するために、本発明ではEL層を印刷法により形成することを特徴とする。印刷法としては、凸版印刷法又はスクリーン印刷法を用いることができるが、特に凸版印刷法が好ましい。ここで本発明において凸版印刷法を用いる場合について図1を用いて説明する。
【0008】
図1に示したのは、本発明で用いる凸版印刷用装置の一部である。図1において、110はアニロックスロール、111はドクターバー(ドクターブレードともいう)であり、ドクターバー111によりEL材料と溶媒との混合物(以下、EL形成物という)112がアニロックスロール110の表面付近に溜められている。なお、ここでいうEL材料とは蛍光性有機化合物であり、一般的に正孔注入層、正孔輸送層、発光層、電子輸送層もしくは電子注入層と呼ばれている有機化合物を指す。
【0009】
アニロックスロール110の表面には図1(B)に示すようにメッシュ状の溝(以下、メッシュという)110aが設けられており、矢印Aの方向に回転することでメッシュ110aがEL形成物112を表面に保持していく。なお、アニロックスロール110の表面に図示された点線はEL形成物が保持されていることを意味している。
【0010】
そして、113は印刷ロール、114は凸版であり、凸版114はエッチング等により表面に凹凸が形成されている。この様子を図1(C)に示す。図1(C)の場合、1枚の基板上に複数枚のEL表示装置を作製するために凸版114には画素部用パターン114aが複数箇所に形成されている。さらに、画素部用パターン114aを拡大すると、複数の画素に対応する位置に凸部114bが形成されている。
【0011】
前述のアニロックスロール110は回転しながらメッシュ110aにEL形成物112を保持し続ける。一方、印刷ロール113は矢印Bの方向に回転し、凸版114の凸部114bのみがメッシュ110aと接触する。この時、凸部114bの表面にEL形成物112が塗布される。
【0012】
そして、印刷ロール113と同じ速度で水平移動(矢印Cの方向)する基板115と凸部114bが接した箇所にEL形成物112が印刷される。これにより基板115上にはEL形成物112がマトリクス状に配列された状態で印刷されることになる。
【0013】
その後、真空中での加熱処理によりEL形成物112に含まれる溶媒を気化させてEL材料を残す。このため、溶媒はEL材料のガラス転移温度(Tg)よりも低い温度で気化するものを用いる必要がある。また、EL形成物の粘度により最終的に形成されるEL層の膜厚が決まる。この場合、溶媒の選定により粘度を調節することができるが、粘度は10〜50cp(好ましくは20〜30cp)が好ましい。
【0014】
さらに、EL形成物112中に結晶核となりうる不純物が多いと、溶媒を気化させる際にEL材料が結晶化してしまう可能性が高くなる。結晶化してしまうと発光効率が落ちるため好ましくなく、できるだけEL形成物112の中には不純物が含まれないようにすることが望ましい。
【0015】
不純物を低減するには、溶媒の精製時、EL材料の精製時、又は溶媒とEL材料を混合する時の環境を可能な限り清浄化しておくことも重要であるが、図1のような印刷用装置によりEL形成物を印刷する際の雰囲気にも注意することが好ましい。具体的には、上記EL形成物の印刷工程を、窒素もしくは希ガスなどの不活性ガスが充填された室内(代表的にはクリーンブース内)に設置された印刷用装置で行うことが望ましい。
【0016】
この祭、不活性ガスを充填した室内は大気圧状態もしくは加圧状態(典型的には2〜5気圧、好ましくは2〜3気圧)に保持しておけば良い。本発明を実施した場合、EL材料を成膜するにあたって真空蒸着装置のような真空排気設備を必要とする装置を必要としないため、設備が簡易になるとともにメンテナンスも容易なものとなる利点がある。
【0017】
なお、本発明はアクティブマトリクス型EL表示装置にもパッシブマトリクス型(単純マトリクス型)EL表示装置にも実施することができる。
【0018】
【発明の実施の形態】
本発明の実施の形態について、図2、図3を用いて説明する。図2に示したのは本発明であるEL表示装置の画素部の断面図であり、図3(A)はその上面図、図3(B)はその回路構成である。実際には画素がマトリクス状に複数配列されて画素部(画像表示部)が形成される。なお、図3(A)をA−A’で切断した断面図が図2に相当する。従って図2及び図3で共通の符号を用いているので、適宜両図面を参照すると良い。また、図3の上面図では二つの画素を図示しているが、どちらも同じ構造である。
【0019】
図2において、11は基板、12は下地となる絶縁膜(以下、下地膜という)である。基板11としてはガラス基板、ガラスセラミックス基板、石英基板、シリコン基板、セラミックス基板、金属基板若しくはプラスチック基板(プラスチックフィルムも含む)を用いることができる。
【0020】
また、下地膜12は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜12としては、珪素(シリコン)を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜(SiOxNyで示される)など珪素、酸素若しくは窒素を所定の割合で含む絶縁膜を指す。
【0021】
また、下地膜12に放熱効果を持たせることにより薄膜トランジスタ(以下、TFTという)の発熱を発散させることはTFTの劣化又はEL素子の劣化を防ぐためにも有効である。放熱効果を持たせるには公知のあらゆる材料を用いることができる。
【0022】
ここでは画素内に二つのTFTを形成している。201はスイッチング用素子として機能するTFT(以下、スイッチング用TFTという)、202はEL素子へ流す電流量を制御する電流制御用素子として機能するTFT(以下、電流制御用TFTという)であり、どちらもnチャネル型TFTで形成されている。
【0023】
nチャネル型TFTの電界効果移動度はpチャネル型TFTの電界効果移動度よりも大きいため、動作速度が早く大電流を流しやすい。また、同じ電流量を流すにもTFTサイズはnチャネル型TFTの方が小さくできる。そのため、nチャネル型TFTを電流制御用TFTとして用いた方が表示部の有効面積が広くなるので好ましい。
【0024】
pチャネル型TFTはホットキャリア注入が殆ど問題にならず、オフ電流値が低いといった利点があって、スイッチング用TFTとして用いる例や電流制御用TFTとして用いる例が既に報告されている。しかしながら本発明では、LDD領域の位置を異ならせた構造とすることでnチャネル型TFTにおいてもホットキャリア注入の問題とオフ電流値の問題を解決し、全ての画素内のTFT全てをnチャネル型TFTとしている点にも特徴がある。
【0025】
ただし、本発明において、スイッチング用TFTと電流制御用TFTをnチャネル型TFTに限定する必要はなく、両方又はどちらか片方にpチャネル型TFTを用いることも可能である。
【0026】
スイッチング用TFT201は、ソース領域13、ドレイン領域14、LDD領域15a〜15d、高濃度不純物領域16及びチャネル形成領域17a、17bを含む活性層、ゲート絶縁膜18、ゲート電極19a、19b、第1層間絶縁膜20、ソース配線21並びにドレイン配線22を有して形成される。
【0027】
また、図3に示すように、ゲート電極19a、19bは別の材料(ゲート電極19a、19bよりも低抵抗な材料)で形成されたゲート配線211によって電気的に接続されたダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造(直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造)であっても良い。マルチゲート構造はオフ電流値を低減する上で極めて有効であり、本発明では画素のスイッチング素子201をマルチゲート構造とすることによりオフ電流値の低いスイッチング素子を実現している。
【0028】
また、活性層は結晶構造を含む半導体膜で形成される。即ち、単結晶半導体膜でも良いし、多結晶半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁膜18は珪素を含む絶縁膜で形成すれば良い。また、ゲート電極、ソース配線若しくはドレイン配線としてはあらゆる導電膜を用いることができる。
【0029】
さらに、スイッチング用TFT201においては、LDD領域15a〜15dは、ゲート絶縁膜18を介してゲート電極19a、19bと重ならないように設ける。このような構造はオフ電流値を低減する上で非常に効果的である。
【0030】
なお、チャネル形成領域とLDD領域との間にオフセット領域(チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域)を設けることはオフ電流値を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的である。
【0031】
以上のように、マルチゲート構造のTFTを画素のスイッチング素子201として用いることにより、十分にオフ電流値の低いスイッチング素子を実現することができる。そのため、特開平10−189252号公報の図2のようなコンデンサーを設けなくても十分な時間(選択されてから次に選択されるまでの間)電流制御用TFTのゲート電圧を維持しうる。
【0032】
即ち、従来、有効発光面積を狭める要因となっていたコンデンサーを排除することが可能となり、有効発光面積を広くすることが可能となる。このことはEL表示装置の画質を明るくできることを意味する。
【0033】
次に、電流制御用TFT202は、ソース領域31、ドレイン領域32、LDD領域33及びチャネル形成領域34を含む活性層、ゲート絶縁膜18、ゲート電極35、第1層間絶縁膜20、ソース配線36並びにドレイン配線37を有して形成される。なお、ゲート電極35はシングルゲート構造となっているが、マルチゲート構造であっても良い。
【0034】
図2に示すように、スイッチング用TFTのドレインは電流制御用TFTのゲートに接続されている。具体的には電流制御用TFT202のゲート電極35はスイッチング用TFT201のドレイン領域14とドレイン配線(接続配線とも言える)22を介して電気的に接続されている。また、ソース配線36は電流供給線212に接続される。
【0035】
電流制御用TFT202はEL素子203に注入される電流量を制御するための素子であるが、EL素子の劣化を考慮するとあまり多くの電流を流すことは好ましくない。そのため、電流制御用TFT202に過剰な電流が流れないように、チャネル長(L)は長めに設計することが好ましい。望ましくは一画素あたり0.5〜2μA(好ましくは1〜1.5μA)となるようにする。
【0036】
以上のことを踏まえると、図9に示すように、スイッチング用TFTのチャネル長をL1(但しL1=L1a+L1b)、チャネル幅をW1とし、電流制御用TFTのチャネル長をL2、チャネル幅をW2とした時、W1は0.1〜5μm(代表的には0.5〜2μm)、W2は0.5〜10μm(代表的には2〜5μm)とするのが好ましい。また、L1は0.2〜18μm(代表的には2〜15μm)、L2は1〜50μm(代表的には10〜30μm)とするのが好ましい。但し、本発明は以上の数値に限定されるものではない。
【0037】
これらの数値範囲とすることによりVGAクラスの画素数(640×480)を有するEL表示装置からハイビジョンクラスの画素数(1920×1080又は1280×1024)を有するEL表示装置まで、あらゆる規格を網羅することができる。
【0038】
また、スイッチング用TFT201に形成されるLDD領域の長さ(幅)は0.5〜3.5μm、代表的には2.0〜2.5μmとすれば良い。
【0039】
また、図2に示したEL表示装置は、電流制御用TFT202において、ドレイン領域32とチャネル形成領域34との間にLDD領域33が設けられ、且つ、LDD領域33がゲート絶縁膜18を挟んでゲート電極35に重なっている領域と重なっていない領域とを有する点にも特徴がある。
【0040】
電流制御用TFT202は、EL素子204を発光させるための電流を供給すると同時に、その供給量を制御して階調表示を可能とする。そのため、電流を流しても劣化しないようにホットキャリア注入による劣化対策を講じておく必要がある。また、黒色を表示する際は、電流制御用TFT202をオフ状態にしておくが、その際、オフ電流値が高いときれいな黒色表示ができなくなり、コントラストの低下等を招く。従って、オフ電流値も抑える必要がある。
【0041】
ホットキャリア注入による劣化に関しては、ゲート電極に対してLDD領域が重なった構造が非常に効果的であることが知られている。しかしながら、LDD領域全体をゲート電極に重ねてしまうとオフ電流値が増加してしまうため、本出願人はゲート電極に重ならないLDD領域を直列に設けるという新規な構造によって、ホットキャリア対策とオフ電流値対策とを同時に解決している。
【0042】
この時、ゲート電極に重なったLDD領域の長さは0.1〜3μm(好ましくは0.3〜1.5μm)にすれば良い。長すぎては寄生容量を大きくしてしまい、短すぎてはホットキャリアを防止する効果が弱くなってしまう。また、ゲート電極に重ならないLDD領域の長さは1.0〜3.5μm(好ましくは1.5〜2.0μm)にすれば良い。長すぎると十分な電流を流せなくなり、短すぎるとオフ電流値を低減する効果が弱くなる。
【0043】
また、上記構造においてゲート電極とLDD領域とが重なった領域では寄生容量が形成されてしまうため、ソース領域31とチャネル形成領域34との間には設けない方が好ましい。電流制御用TFTはキャリア(ここでは電子)の流れる方向が常に同一であるので、ドレイン領域側のみにLDD領域を設けておけば十分である。
【0044】
但し、電流制御用TFT202の駆動電圧(ソース領域とドレイン領域との間にかかる電圧)が10V以下となるとホットキャリア注入は殆ど問題にならなくなってくるため、LDD領域33を省略することも可能である。その場合、活性層はソース領域31、ドレイン領域32およびチャネル形成領域34からなる。
【0045】
また、流しうる電流量を多くするという観点から見れば、電流制御用TFT202の活性層(特にチャネル形成領域)の膜厚を厚くする(好ましくは50〜100nm、さらに好ましくは60〜80nm)ことも有効である。逆に、スイッチング用TFT201の場合はオフ電流値を小さくするという観点から見れば、活性層(特にチャネル形成領域)の膜厚を薄くする(好ましくは20〜50nm、さらに好ましくは25〜40nm)ことも有効である。
【0046】
次に、41は第1パッシベーション膜であり、膜厚は10nm〜1μm(好ましくは200〜500nm)とすれば良い。材料としては、珪素を含む絶縁膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を用いることができる。このパッシベーション膜41は形成されたTFTをアルカリ金属や水分から保護する役割をもつ。最終的にTFTの上方に設けられるEL層にはナトリウム等のアルカリ金属が含まれている。即ち、第1パッシベーション膜41はこれらのアルカリ金属(可動イオン)をTFT側に侵入させない保護層としても働く。
【0047】
また、第1パッシベーション膜41に放熱効果を持たせることでEL層の熱劣化を防ぐことも有効である。但し、図2の構造のEL表示装置は基板11側に光が放射されるため、第1パッシベーション膜41は透光性を有することが必要である。また、EL層として有機材料を用いる場合、酸素との結合により劣化するので、酸素を放出しやすい絶縁膜は用いないことが望ましい。
【0048】
アルカリ金属の透過を妨げ、さらに放熱効果をもつ透光性材料としては、B(ホウ素)、C(炭素)、N(窒素)から選ばれた少なくとも一つの元素と、Al(アルミニウム)、Si(珪素)、P(リン)から選ばれた少なくとも一つの元素とを含む絶縁膜が挙げられる。例えば、窒化アルミニウム(AlxNy)に代表されるアルミニウムの窒化物、炭化珪素(SixCy)に代表される珪素の炭化物、窒化珪素(SixNy)に代表される珪素の窒化物、窒化ホウ素(BxNy)に代表されるホウ素の窒化物、リン化ホウ素(BxPy)に代表されるホウ素のリン化物を用いることが可能である。また、酸化アルミニウム(AlxOy)に代表されるアルミニウムの酸化物は透光性に優れ、熱伝導率が20Wm-1-1であり、好ましい材料の一つと言える。これらの材料には上記効果だけでなく、水分の侵入を防ぐ効果もある。なお、上記透光性材料において、x、yは任意の整数である。
【0049】
なお、上記化合物に他の元素を組み合わせることもできる。例えば、酸化アルミニウムに窒素を添加して、AlNxOyで示される窒化酸化アルミニウムを用いることも可能である。この材料にも放熱効果だけでなく、水分やアルカリ金属等の侵入を防ぐ効果がある。なお、上記窒化酸化アルミニウムにおいて、x、yは任意の整数である。
【0050】
また、特開昭62−90260号公報に記載された材料を用いることができる。即ち、Si、Al、N、O、Mを含む絶縁膜(但し、Mは希土類元素の少なくとも一種、好ましくはCe(セリウム),Yb(イッテルビウム),Sm(サマリウム),Er(エルビウム),Y(イットリウム)、La(ランタン)、Gd(ガドリニウム)、Dy(ジスプロシウム)、Nd(ネオジウム)から選ばれた少なくとも一つの元素)を用いることもできる。これらの材料にも放熱効果だけでなく、水分やアルカリ金属等の侵入を防ぐ効果がある。
【0051】
また、少なくともダイヤモンド薄膜又はアモルファスカーボン膜(特にダイヤモンドに特性の近いもの、ダイヤモンドライクカーボン等と呼ばれる。)を含む炭素膜を用いることもできる。これらは非常に熱伝導率が高く、放熱層として極めて有効である。但し、膜厚が厚くなると褐色を帯びて透過率が低下するため、なるべく薄い膜厚(好ましくは5〜100nm)で用いることが好ましい。
【0052】
なお、第1パッシベーション膜41の目的はあくまでアルカリ金属や水分からTFTを保護することにあるので、その効果を損なうものであってはならない。従って、上記放熱効果をもつ材料からなる薄膜を単体で用いることもできるが、これらの薄膜と、アルカリ金属や水分の透過を妨げうる絶縁膜(代表的には窒化珪素膜(SixNy)や窒化酸化珪素膜(SiOxNy))とを積層することは有効である。なお、上記窒化珪素膜又は窒化酸化珪素膜において、x、yは任意の整数である。
【0053】
第1パッシベーション膜41の上には、各TFTを覆うような形で第2層間絶縁膜(平坦化膜と言っても良い)44を形成し、TFTによってできる段差の平坦化を行う。第2層間絶縁膜44としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を用いると良い。勿論、十分な平坦化が可能であれば、無機膜を用いても良い。
【0054】
第2層間絶縁膜44によってTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【0055】
また、45は第2パッシベーション膜であり、EL素子から拡散するアルカリ金属をブロッキングする重要な役割を担う。膜厚は5nm〜1μm(典型的には20〜300nm)とすれば良い。この第2パッシベーション膜45は、アルカリ金属の透過を妨げうる絶縁膜を用いる。材料としては、第1パッシベーション膜41として用いた材料を用いることができる。
【0056】
また、この第2パッシベーション膜45はEL素子で発生した熱を逃がしてEL素子に熱が蓄積しないように機能する放熱層としても機能する。また、第2層間絶縁膜44が有機樹脂膜である場合は熱に弱いため、EL素子で発生した熱が第2層間絶縁膜44に悪影響を与えないようにする。
【0057】
前述のようにEL表示装置を作製するにあたってTFTを有機樹脂膜で平坦化することは有効であるが、EL素子で発生した熱による有機樹脂膜の劣化を考慮した構造は従来なかった。本発明では第2パッシベーション膜45を設けることによってその点を解決している点も特徴の一つと言える。
【0058】
また、第2パッシベーション膜45は上記熱による劣化を防ぐと同時に、EL層中のアルカリ金属がTFT側へと拡散しないようにするための保護層としても機能し、さらにはEL層側へTFT側から水分や酸素が侵入しないようにする保護層としても機能する。
【0059】
このようにTFT側とEL素子側とを放熱効果が高く、且つ、水分やアルカリ金属の透過を妨げうる絶縁膜で分離するという点は本発明の重要な特徴の一つであり、従来のEL表示装置にはない構成であると言える。
【0060】
また、46は透明導電膜でなる画素電極(EL素子の陽極)であり、第2パッシベーション膜45、第2層間絶縁膜44及び第1パッシベーション膜41にコンタクトホール(開孔)を開けた後、形成された開孔部において電流制御用TFT202のドレイン配線37に接続されるように形成される。
【0061】
次にEL層(厳密には画素電極に接するEL層)47が印刷法により形成される。EL層47は単層又は積層構造で用いられるが、積層構造で用いられる場合が多い。しかし積層する場合は印刷法と気相法(特に蒸着法が好ましい)とを組み合わせることが望ましい。印刷法では溶媒とEL材料とを混合して印刷するので、下地に有機材料があると再び溶解してしまう恐れがある。
【0062】
従って、EL層47のうち画素電極に直接触れる層を印刷法で形成し、それ以降は気相法で形成することが好ましい。勿論、下層のEL材料が溶解しない溶媒を用いて印刷することができれば全ての層を印刷法で形成することもできる。画素電極に直接触れる層としては、正孔注入層、正孔輸送層又は発光層がありえるが、いずれの層を形成する場合においても本発明を用いることができる。
【0063】
本発明ではEL層の形成方法として印刷法を用いるため、EL材料としてはポリマー系材料を用いるのが好ましい。代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリビニルカルバゾール(PVK)系、ポリフルオレン系などの高分子材料が挙げられる。
【0064】
ポリマー系材料でなる正孔注入層、正孔輸送層又は発光層を印刷法で形成するには、ポリマー前駆体の状態で印刷し、それを真空中で加熱することによりポリマー系材料でなるEL材料に転化する。そして、その上に蒸着法等で必要なEL材料を積層して積層型のEL層を形成する。
【0065】
具体的には、正孔輸送層としては、ポリマー前駆体であるポリテトラヒドロチオフェニルフェニレンを用い、加熱によりポリフェニレンビニレンとすることが好ましい。膜厚は30〜100nm(好ましくは40〜80nm)とすれば良い。また、発光層としては、赤色発光層にはシアノポリフェニレンビニレン、緑色発光層にはポリフェニレンビニレン、青色発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンが好ましい。膜厚は30〜150nm(好ましくは40〜100nm)とすれば良い。
【0066】
また、画素電極とその上に形成されるEL材料との間に銅フタルシアニンをバッファ層として設けることも有効である。
【0067】
但し、以上の例は本発明のEL材料として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。本発明ではEL材料と溶媒との混合物を印刷して、溶媒を気化させて除去することによりEL層を形成する。従って、溶媒を気化させる際にEL層のガラス転移温度を超えない組み合わせであれば如何なるEL材料を用いても良い。
【0068】
代表的には溶媒としてクロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ又はNMP(N−メチル−2−ピロリドン)といった有機溶媒を用いても良いし、水を用いても良い。また、EL形成物の粘度を上げるための添加剤を加えることも有効である。
【0069】
また、EL層47を形成する際、処理雰囲気は極力水分の少ない乾燥雰囲気とし、不活性ガス中で行うことが望ましい。EL層は水分や酸素の存在によって容易に劣化してしまうため、形成する際は極力このような要因を排除しておく必要がある。例えば、乾燥した窒素雰囲気、乾燥したアルゴン雰囲気等が好ましい。そのためには、印刷用装置を、不活性ガスを充填した室内(本実施例ではクリーンブース内)に設置し、その雰囲気中で印刷処理を行うことが望ましい。
【0070】
この祭、不活性ガスを充填した室内は大気圧状態もしくは加圧状態(典型的には2〜5気圧、好ましくは2〜3気圧)に保持しておけば良い。本発明を実施した場合、EL材料を成膜するにあたって真空蒸着装置のような真空排気設備を必要とする装置を必要としないため、設備が簡易になるとともにメンテナンスも容易なものとなる利点がある。
【0071】
以上のようにしてEL層47を印刷法により形成したら、次に陰極48、保護電極49が形成される。これら陰極48、保護電極49は真空蒸着法で形成すればよい。また、陰極48と保護電極49を大気解放しないで連続的に形成することによりEL層の劣化をさらに抑制することができる。また、本明細書中では、画素電極(陽極)、EL層及び陰極で形成される発光素子をEL素子と呼ぶ。
【0072】
陰極48としては、仕事関数の小さいマグネシウム(Mg)、リチウム(Li)若しくはカルシウム(Ca)を含む材料を用いる。好ましくはMgAg(MgとAgをMg:Ag=10:1で混合した材料)でなる電極を用いれば良い。他にもMgAgAl電極、LiAl電極、また、LiFAl電極が挙げられる。また、保護電極49は陰極48を外部の水分等から保護膜するために設けられる電極であり、アルミニウム(Al)若しくは銀(Ag)を含む材料が用いられる。この保護電極49には放熱効果もある。
【0073】
なお、EL層47及び陰極48は大気解放せずに乾燥された不活性雰囲気中にて連続的に形成することが望ましい。これはEL層として有機材料を用いる場合、水分に非常に弱いため、大気解放した時の吸湿を避けるためである。さらに、EL層47及び陰極48だけでなく、その上の保護電極49まで連続形成するとさらに良い。
【0074】
また、図2の構造はRGBのいずれかに対応した一種類のEL素子を形成する単色発光方式を用いた場合の例である。なお、図2には一つの画素しか図示していないが、画素部には同一構造の複数の画素がマトリクス状に配列されている。なお、RGBのいずれかに対応したEL層は公知の材料を採用すれば良い。
【0075】
また、上記方式以外にも、白色発光のEL素子とカラーフィルターを組み合わせた方式、青色又は青緑発光のEL素子と蛍光体(蛍光性の色変換層:CCM)とを組み合わせた方式、陰極(対向電極)に透明電極を使用してRGBに対応したEL素子を重ねる方式等を用いてカラー表示を行うこともできる。勿論、白色発光のEL層を単層で形成して白黒表示を行うことも可能である。
【0076】
また、50は第3パッシベーション膜であり、膜厚は10nm〜1μm(好ましくは200〜500nm)とすれば良い。第3パッシベーション膜50を設ける目的は、EL層47を水分から保護する目的が主であるが、第2パッシベーション膜45と同様に放熱効果をもたせても良い。従って、形成材料としては第1パッシベーション膜41と同様のものを用いることができる。但し、EL層47として有機材料を用いる場合、酸素との結合により劣化する可能性があるので、酸素を放出しやすい絶縁膜は用いないことが望ましい。
【0077】
また、上述のようにEL層は熱に弱いので、なるべく低温(好ましくは室温から120℃までの温度範囲)で成膜するのが望ましい。従って、プラズマCVD法、スパッタ法、真空蒸着法、イオンプレーティング法又は溶液塗布法(スピンコーティング法)が望ましい成膜方法と言える。
【0078】
このように、第2パッシベーション膜45を設けるだけでも十分にEL素子の劣化を抑制することはできるが、さらに好ましくはEL素子を第2パッシベーション膜45及び第3パッシベーション膜50というようにEL素子を挟んで形成された二層の絶縁膜によって囲み、EL層への水分、酸素の侵入を防ぎ、EL層からのアルカリ金属の拡散を防ぎ、EL層への熱の蓄積を防ぐ。その結果、EL層の劣化がさらに抑制されて信頼性の高いEL表示装置が得られる。
【0079】
また、本発明のEL表示装置は図2のような構造の画素からなる画素部を有し、画素内において機能に応じて構造の異なるTFTが配置されている。これによりオフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとが同じ画素内に形成でき、高い信頼性を有し、且つ、良好な画像表示が可能な(動作性能の高い)EL表示装置が得られる。
【0080】
なお、図2の画素構造においてスイッチング用TFTとしてマルチゲート構造のTFTを用いているが、LDD領域の配置等の構成に関しては図2の構成に限定する必要はない。
【0081】
また、ここでは基板面に半導体素子としてTFTを設け、TFTに電気的に接続されたEL素子を形成する際に本発明を実施した例を示したが、半導体素子としてシリコン基板面に形成されたトランジスタ(MOSFETと呼ばれる)を用いた場合にも本発明を実施することができる。
【0082】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【0083】
〔実施例1〕
本発明の実施例について図4〜図6を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路部のTFTを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本回路であるCMOS回路を図示することとする。
【0084】
まず、図4(A)に示すように、ガラス基板300上に下地膜301を300nmの厚さに形成する。本実施例では下地膜301として窒化酸化珪素膜を積層して用いる。この時、ガラス基板300に接する方の窒素濃度を10〜25wt%としておくと良い。
【0085】
また、下地膜301の一部として、図2に示した第1パッシベーション膜41と同様の材料からなる絶縁膜を設けることは有効である。電流制御用TFTは大電流を流すことになるので発熱しやすく、なるべく近いところに放熱効果のある絶縁膜を設けておくことは有効である。
【0086】
次に下地膜301の上に50nmの厚さの非晶質珪素膜(図示せず))を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は20〜100nmの厚さであれば良い。
【0087】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポリシリコン膜ともいう)302を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、XeClガスを用いたエキシマレーザー光を用いて結晶化する。
【0088】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。
【0089】
本実施例では結晶質珪素膜をTFTの活性層として用いるが、非晶質珪素膜を用いることも可能である。しかし、電流制御用TFTの面積をできるだけ小さくして画素の開口率を高めるには電流を流しやすい結晶質珪素膜を用いた方が有利である。
【0090】
なお、オフ電流を低減する必要のあるスイッチング用TFTの活性層を非晶質珪素膜で形成し、電流制御用TFTの活性層を結晶質珪素膜で形成することは有効である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。
【0091】
次に、図4(B)に示すように、結晶質珪素膜302上に酸化珪素膜でなる保護膜303を130nmの厚さに形成する。この厚さは100〜200nm(好ましくは130〜170nm)の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜303は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【0092】
そして、その上にレジストマスク304a、304bを形成し、保護膜303を介してn型を付与する不純物元素(以下、n型不純物元素という)を添加する。なお、n型不純物元素としては、代表的には15族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン(PH3)を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを1×1018atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【0093】
この工程により形成されるn型不純物領域305、306には、n型不純物元素が2×1016〜5×1019atoms/cm3(代表的には5×1017〜5×1018atoms/cm3)の濃度で含まれるようにドーズ量を調節する。
【0094】
次に、図4(C)に示すように、保護膜303を除去し、添加した15族に属する元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜303をつけたままレーザー光を照射しても良い。
【0095】
なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して450〜550℃程度の熱処理を行えば良い。
【0096】
この工程によりn型不純物領域305、306の端部、即ち、n型不純物領域305、306の周囲に存在するn型不純物元素を添加していない領域との境界部(接合部)が明確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【0097】
次に、図4(D)に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜(以下、活性層という)307〜310を形成する。
【0098】
次に、図4(E)に示すように、活性層307〜310を覆ってゲート絶縁膜311を形成する。ゲート絶縁膜311としては、10〜200nm、好ましくは50〜150nmの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では110nm厚の窒化酸化珪素膜を用いる。
【0099】
次に、200〜400nm厚の導電膜を形成し、パターニングしてゲート電極312〜316を形成する。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのための配線(以下、ゲート配線という)とを別の材料で形成する。具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いる。これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。勿論、ゲート電極とゲート配線とを同一材料で形成してしまっても構わない。
【0100】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、上述のように微細加工が可能、具体的には2μm以下の線幅にパターニング可能な材料が好ましい。
【0101】
代表的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素でなる膜、または前記元素の窒化物膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)を用いることができる。勿論、単層で用いても積層して用いても良い。
【0102】
本実施例では、50nm厚の窒化タングステン(WN)膜と、350nm厚のタングステン(W)膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてXe、Ne等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【0103】
またこの時、ゲート電極313、316はそれぞれn型不純物領域305、306の一部とゲート絶縁膜311を挟んで重なるように形成する。この重なった部分が後にゲート電極と重なったLDD領域となる。
【0104】
次に、図5(A)に示すように、ゲート電極312〜316をマスクとして自己整合的にn型不純物元素(本実施例ではリン)を添加する。こうして形成される不純物領域317〜323にはn型不純物領域305、306の1/2〜1/10(代表的には1/3〜1/4)の濃度でリンが添加されるように調節する。具体的には、1×1016〜5×1018atoms/cm3(典型的には3×1017〜3×1018atoms/cm3)の濃度が好ましい。
【0105】
次に、図5(B)に示すように、ゲート電極等を覆う形でレジストマスク324a〜324dを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不純物領域325〜331を形成する。ここでもフォスフィン(PH3)を用いたイオンドープ法で行い、この領域のリンの濃度は1×1020〜1×1021atoms/cm3(代表的には2×1020〜5×1020atoms/cm3)となるように調節する。
【0106】
この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成されるが、スイッチング用TFTでは、図5(A)の工程で形成したn型不純物領域320〜322の一部を残す。この残された領域が、図2におけるスイッチング用TFTのLDD領域15a〜15dに対応する。
【0107】
次に、図5(C)に示すように、レジストマスク324a〜324dを除去し、新たにレジストマスク332を形成する。そして、p型不純物元素(本実施例ではボロン)を添加し、高濃度にボロンを含む不純物領域333、334を形成する。ここではジボラン(B26)を用いたイオンドープ法により3×1020〜3×1021atoms/cm3(代表的には5×1020〜1×1021atoms/cm3ノ)濃度となるようにボロンを添加する。
【0108】
なお、不純物領域333、334には既に1×1016〜5×1018atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添加される。そのため、予め形成されていたn型の不純物領域は完全にP型に反転し、P型の不純物領域として機能する。
【0109】
次に、レジストマスク332を除去した後、それぞれの濃度で添加されたn型またはp型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、550℃、4時間の熱処理を行う。
【0110】
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオーミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰囲気中の酸素濃度は1ppm以下、好ましくは0.1ppm以下とすることが望ましい。
【0111】
次に、活性化工程が終了したら300nm厚のゲート配線335を形成する。ゲート配線335の材料としては、アルミニウム(Al)又は銅(Cu)を主成分(組成として50〜100%を占める。)とする金属膜を用いれば良い。配置としては図3のゲート配線211のように、スイッチング用TFTのゲート電極314、315(図3のゲート電極19a、19bに相当する)を電気的に接続するように形成する。(図5(D))
【0112】
このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きい画像表示領域(画素部)を形成することができる。即ち、画面の大きさが対角10インチ以上(さらには30インチ以上)のEL表示装置を実現する上で、本実施例の画素構造は極めて有効である。
【0113】
次に、図6(A)に示すように、第1層間絶縁膜336を形成する。第1層間絶縁膜336としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は400nm〜1.5μmとすれば良い。本実施例では、200nm厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜を積層した構造とする。
【0114】
さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0115】
なお、水素化処理は第1層間絶縁膜336を形成する間に入れても良い。即ち、200nm厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り800nm厚の酸化珪素膜を形成しても構わない。
【0116】
次に、第1層間絶縁膜336に対してコンタクトホールを形成し、ソース配線337〜340と、ドレイン配線341〜343を形成する。なお、本実施例ではこの電極を、チタン膜を100nm、チタンを含むアルミニウム膜を300nm、チタン膜150nmをスパッタ法で連続形成した3層構造の積層膜とする。勿論、他の導電膜でも良い。
【0117】
次に、50〜500nm(代表的には200〜300nm)の厚さで第1パッシベーション膜344を形成する。本実施例では第1パッシベーション膜344として300nm厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。勿論、図2の第1パッシベーション膜41と同様の材料を用いることが可能である。
【0118】
なお、窒化酸化珪素膜の形成に先立ってH2、NH3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第1層間絶縁膜336に供給され、熱処理を行うことで、第1パッシベーション膜344の膜質が改善される。それと同時に、第1層間絶縁膜336に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【0119】
次に、図6(B)に示すように有機樹脂からなる第2層間絶縁膜347を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を使用することができる。特に、第2層間絶縁膜347は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは1〜5μm(さらに好ましくは2〜4μm)とすれば良い。
【0120】
次に、第2層間絶縁膜347上に100nm厚の第2パッシベーション膜348を形成する。本実施例ではSi、Al、N、O及びLaを含む絶縁膜を用いるため、その上に設けられるEL層からのアルカリ金属の拡散を防止することができる。また、同時にEL層に水分を侵入させず、且つ、EL層で発生した熱を分散させて、熱によるEL層の劣化や平坦化膜(第2層間絶縁膜)の劣化を抑制することができる。
【0121】
そして、第2パッシベーション膜348、第2層間絶縁膜347及び第1パッシベーション膜344にドレイン配線343に達するコンタクトホールを形成し、画素電極349を形成する。本実施例では酸化インジウム・スズ(ITO)膜を110nmの厚さに形成し、パターニングを行って画素電極とする。この画素電極349がEL素子の陽極となる。なお、他の材料として、酸化インジウム・チタン膜やITOに酸化亜鉛を混合した膜を用いることも可能である。
【0122】
なお、本実施例では画素電極349がドレイン配線343を介して電流制御用TFTのドレイン領域331へと電気的に接続された構造となっている。この構造には次のような利点がある。
【0123】
画素電極349はEL層(発光層)や電荷輸送層などの有機材料に直接接することになるため、EL層等に含まれた可動イオンが画素電極中を拡散する可能性がある。即ち、本実施例の構造は画素電極349を直接活性層の一部であるドレイン領域331へ接続せず、ドレイン配線343を中継することによって活性層中への可動イオンの侵入を防ぐことができる。
【0124】
次に、図6(C)に示すように、EL層350を、図1を用いて説明した凸版印刷法により形成し、さらに蒸着法により陰極(MgAg電極)351及び保護電極352を大気解放しないで形成する。このときEL層350及び陰極351を形成するに先立って画素電極349に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではEL素子の陰極としてMgAg電極を用いるが、公知の他の材料であっても良い。
【0125】
なお、EL層350としては【発明の実施の形態】の欄で説明した材料を用いることができる。本実施例では正孔輸送層(Hole transporting layer)及び発光層(Emitting layer)でなる2層構造をEL層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【0126】
本実施例では正孔輸送層としてポリマー前駆体であるポリテトラヒドロチオフェニルフェニレンを印刷法により形成し、加熱によりポリフェニレンビニレンとする。また、発光層としては、ポリビニルカルバゾールに1,3,4−オキサジアゾール誘導体のPBDを30〜40%分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン6を約1%添加している。
【0127】
また、保護電極352でもEL層350を水分や酸素から保護することは可能であるが、さらに好ましくは第3パッシベーション膜353を設けると良い。本実施例では第3パッシベーション膜353として300nm厚の窒化珪素膜を設ける。この第3パッシベーション膜も保護電極352の後に大気解放しないで連続的に形成しても構わない。勿論、第3パッシベーション膜353としては、図2の第3パッシベーション膜50と同一の材料を用いることができる。
【0128】
また、保護電極352はMgAg電極351の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、EL層350、MgAg電極351は非常に水分に弱いので、保護電極352までを大気解放しないで連続的に形成し、外気からEL層を保護することが望ましい。
【0129】
なお、EL層350の膜厚は10〜400nm(典型的には60〜150nm、好ましくは100〜120nm)、MgAg電極351の厚さは80〜200nm(典型的には100〜150nm)とすれば良い。
【0130】
こうして図6(C)に示すような構造のアクティブマトリクス型EL表示装置が完成する。ところで、本実施例のアクティブマトリクス型EL表示装置は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。
【0131】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路を形成するCMOS回路のnチャネル型TFT205として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング回路(サンプル及びホールド回路)などが含まれる。デジタル駆動を行う場合には、D/Aコンバータなどの信号変換回路も含まれうる。
【0132】
本実施例の場合、図6(C)に示すように、nチャネル型TFT205の活性層は、ソース領域355、ドレイン領域356、LDD領域357及びチャネル形成領域358を含み、LDD領域357はゲート絶縁膜311を挟んでゲート電極313と重なっている。
【0133】
ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配慮である。また、このnチャネル型TFT205はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、LDD領域357は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【0134】
また、CMOS回路のpチャネル型TFT206は、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。勿論、nチャネル型TFT205と同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。
【0135】
なお、駆動回路の中でもサンプリング回路は他の回路と比べて少し特殊であり、チャネル形成領域を双方向に大電流が流れる。即ち、ソース領域とドレイン領域の役割が入れ替わるのである。さらに、オフ電流値を極力低く抑える必要があり、そういった意味でスイッチング用TFTと電流制御用TFTの中間程度の機能を有するTFTを配置することが望ましい。
【0136】
従って、サンプリング回路を形成するnチャネル型TFTは、図10に示すような構造のTFTを配置することが望ましい。図10に示すように、LDD領域901a、901bの一部がゲート絶縁膜902を介してゲート電極903と重なる。この効果は電流制御用TFT202の説明で述べた通りであり、サンプリング回路の場合はチャネル形成領域904を挟む形で設ける点が異なる。
【0137】
なお、実際には図6(C)まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やセラミックス製シーリングカンなどのハウジング材でパッケージング(封入)することが好ましい。その際、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置することでEL層の信頼性(寿命)が向上する。
【0138】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター(フレキシブルプリントサーキット:FPC)を取り付けて製品として完成する。このような出荷できる状態にまでしたEL表示装置を本明細書中ではELモジュールという。
【0139】
ここで本実施例のアクティブマトリクス型EL表示装置の構成を図7の斜視図を用いて説明する。本実施例のアクティブマトリクス型EL表示装置は、ガラス基板601上に形成された、画素部602と、ゲート側駆動回路603と、ソース側駆動回路604で構成される。画素部のスイッチング用TFT605はnチャネル型TFTであり、ゲート側駆動回路603に接続されたゲート配線606、ソース側駆動回路604に接続されたソース配線607の交点に配置されている。また、スイッチング用TFT605のドレインは電流制御用TFT608のゲートに接続されている。
【0140】
さらに、電流制御用TFT608のソース側は電流供給線609に接続され、電流制御用TFT608のドレインにはEL素子610が接続されている。
【0141】
そして、外部入出力端子となるFPC611には駆動回路まで信号を伝達するための入出力配線(接続配線)612、613、及び電流供給線609に接続された入出力配線614が設けられている。
【0142】
また、図7に示したEL表示装置の回路構成の一例を図8に示す。本実施例のEL表示装置は、ソース側駆動回路701、ゲート側駆動回路(A)707、ゲート側駆動回路(B)711、画素部706を有している。なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。
【0143】
ソース側駆動回路701は、シフトレジスタ702、レベルシフタ703、バッファ704、サンプリング回路(サンプル及びホールド回路)705を備えている。また、ゲート側駆動回路(A)707は、シフトレジスタ708、レベルシフタ709、バッファ710を備えている。ゲート側駆動回路(B)711も同様な構成である。
【0144】
ここでシフトレジスタ702、708は駆動電圧が5〜16V(代表的には10V)であり、回路を形成するCMOS回路に使われるnチャネル型TFTは図6(C)の205で示される構造が適している。
【0145】
また、レベルシフタ703、709、バッファ704、710はシフトレジスタと同様に、図6(C)のnチャネル型TFT205を含むCMOS回路が適している。なお、ゲート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効である。
【0146】
また、サンプリング回路705はソース領域とドレイン領域が反転する上、オフ電流値を低減する必要があるので、図10のnチャネル型TFT208を含むCMOS回路が適している。
【0147】
また、画素部706は図2に示した構造の画素を配置する。
【0148】
なお、上記構成は、図4〜6に示した作製工程に従ってTFTを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、D/Aコンバータ回路、オペアンプ回路、γ補正回路など駆動回路以外の論理回路を同一基板上に形成することが可能であり、さらにはメモリ部やマイクロプロセッサ等を形成しうると考えている。
【0149】
さらに、ハウジング材をも含めた本実施例のELモジュールについて図11(A)、(B)を用いて説明する。なお、必要に応じて図7、図8で用いた符号を引用することにする。
【0150】
基板(TFTの下の下地膜を含む)1700上には画素部1701、ソース側駆動回路1702、ゲート側駆動回路1703が形成されている。それぞれの駆動回路からの各種配線は、入出力配線612〜614を経てFPC611に至り外部機器へと接続される。
【0151】
このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてハウジング材1704を設ける。なお、ハウジング材1704は画素部1701の外寸(高さ)よりも内寸(奥行き)が大きい凹部を有する形状又はシート形状であり、接着剤1705によって、基板1700と共同して密閉空間を形成するようにして基板1700に固着される。このとき、EL素子は完全に前記密閉空間に封入された状態となり、外気から完全に遮断される。なお、ハウジング材1704は複数設けても構わない。
【0152】
また、ハウジング材1704の材質はガラス、ポリマー等の絶縁性物質が好ましい。例えば、非晶質ガラス(硼硅酸塩ガラス、石英等)、結晶化ガラス、セラミックスガラス、有機系樹脂(アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂等)、シリコーン系樹脂が挙げられる。また、セラミックスを用いても良い。また、接着剤1705が絶縁性物質であるならステンレス合金等の金属材料を用いることも可能である。
【0153】
また、接着剤1705の材質は、エポキシ系樹脂、アクリレート系樹脂等の接着剤を用いることが可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接着剤として用いることもできる。但し、可能な限り酸素、水分を透過しない材質であることが必要である。
【0154】
さらに、ハウジング材と基板1700との間の空隙1706は不活性ガス(アルゴン、ヘリウム、窒素等)を充填しておくことが望ましい。また、ガスに限らず不活性液体(パーフルオロアルカンに代表されるの液状フッ素化炭素等)を用いることも可能である。不活性液体に関しては特開平8−78159号で用いられているような材料で良い。
【0155】
また、空隙1706に乾燥剤を設けておくことも有効である。乾燥剤としては特開平9−148066号公報に記載されているような材料を用いることができる。典型的には酸化バリウムを用いれば良い。
【0156】
また、図11(B)に示すように、画素部には個々に孤立したEL素子を有する複数の画素が設けられ、それらは全て保護電極1707を共通電極として有している。本実施例では、EL層、陰極(MgAg電極)及び保護電極を大気解放しないで連続形成することが好ましいとしたが、EL層と陰極とを同じマスク材を用いて形成し、保護電極だけ別のマスク材で形成すれば図11(B)の構造を実現することができる。
【0157】
このとき、EL層と陰極は画素部のみ設ければよく、駆動回路の上に設ける必要はない。勿論、駆動回路上に設けられていても問題とはならないが、EL層にアルカリ金属が含まれていることを考慮すると設けない方が好ましい。
【0158】
なお、保護電極1707は1708で示される領域において、入出力配線1709に接続される。入出力配線1709は保護電極1707に所定の電圧(本実施例では接地電位、具体的には0V)を与えるための配線であり、導電性ペースト材料1710を介してFPC611に接続される。
【0159】
ここで領域1708におけるコンタクト構造を実現するための作製工程について図12を用いて説明する。
【0160】
まず、本実施例の工程に従って図6(A)の状態を得る。このとき、基板端部(図11(B)において1708で示される領域)において第1層間絶縁膜336及びゲート絶縁膜311を除去し、その上に入出力配線1709を形成する。勿論、図6(A)のソース配線及びドレイン配線と同時に形成される。(図12(A))
【0161】
次に、図6(B)において第2パッシベーション膜348、第2層間絶縁膜347及び第1パッシベーション膜344をエッチングする際に、1801で示される領域を除去し、且つ開孔部1802を形成する。(図12(B))
【0162】
この状態で画素部ではEL素子の形成工程(画素電極、EL層及び陰極の形成工程)が行われる。この際、図12に示される領域ではマスク材を用いてEL素子が形成されないようにする。そして、陰極351を形成した後、別のマスク材を用いて保護電極352を形成する。これにより保護電極352と入出力配線1709とが電気的に接続される。さらに、第3パッシベーション膜353を設けて図12(C)の状態を得る。
【0163】
以上の工程により図11(B)の1708で示される領域のコンタクト構造が実現される。そして、入出力配線1709はハウジング材1704と基板1700との間を隙間(但し接着剤1705で充填されている。即ち、接着剤1705は入出力配線の段差を十分に平坦化しうる厚さが必要である。)を通ってFPC611に接続される。なお、ここでは入出力配線1709について説明したが、他の出力配線612〜614も同様にしてハウジング材1704の下を通ってFPC611に接続される。
【0164】
〔実施例2〕
本実施例では、画素の構成を図3(B)に示した構成と異なるものとした例を図13に示す。
【0165】
本実施例では、図3(B)に示した二つの画素を、接地電位を与えるための電流供給線212について対称となるように配置する。即ち、図13に示すように、電流供給線212を隣接する二つの画素間で共通化することで、必要とする配線の本数を低減することができる。なお、画素内に配置されるTFT構造等はそのままで良い。
【0166】
このような構成とすれば、より高精細な画素部を作製することが可能となり、画像の品質が向上する。
【0167】
なお、本実施例の構成は実施例1の作製工程に従って容易に実現可能であり、TFT構造等に関しては実施例1や図2の説明を参照すれば良い。
【0168】
〔実施例3〕
本実施例では、図2と異なる構造の画素部を形成する場合について図14を用いて説明する。なお、第2層間絶縁膜44を形成する工程までは実施例1に従えば良い。また、第2層間絶縁膜44で覆われたスイッチング用TFT201、電流制御用TFT202は図1と同じ構造であるので、ここでの説明は省略する。
【0169】
本実施例の場合、第2パッシベーション膜45、第2層間絶縁膜44及び第1パッシベーション膜41に対してコンタクトホールを形成したら、画素電極51を形成した後、陰極52及びEL層53を形成する。本実施例では陰極52を真空蒸着法で形成した後、乾燥された不活性雰囲気を維持したまま凸版印刷法又はスクリーン印刷法によりEL層53を形成する。
【0170】
本実施例では画素電極51として、150nm厚のアルミニウム合金膜(1wt%のチタンを含有したアルミニウム膜)を設ける。なお、画素電極の材料としては金属材料であれば如何なる材料でも良いが、反射率の高い材料であることが好ましい。また、陰極52として120nm厚のMgAg電極を用い、EL層53の膜厚は120nmとする。
【0171】
本実施例ではポリビニルカルバゾールに1,3,4−オキサジアゾール誘導体のPBDを30〜40%分子分散させ、発光中心としてクマリン6を約1%添加したものをEL材料とし、それに溶媒を混合させてEL形成物を作製する。そして、そのEL形成物を凸版印刷法又はスクリーン印刷法により塗布してベーク処理を行い、50nm厚の緑色の発光層を得る。そして、その上に70nm厚のTPDを蒸着法により形成し、EL層53を得る。
【0172】
次に、透明導電膜(本実施例ではITO膜)でなる陽極54を110nmの厚さに形成する。こうしてEL素子209が形成され、実施例1に示した材料でもって第3パッシベーション膜55を形成すれば図14に示すような構造の画素が完成する。
【0173】
本実施例の構造とした場合、各画素で生成された緑色の光はTFTが形成された基板とは反対側に放射される。そのため、画素内のほぼ全域、即ちTFTが形成された領域をも有効な発光領域として用いることができる。その結果、画素の有効発光面積が大幅に向上し、画像の明るさやコントラスト比(明暗の比)が向上する。
【0174】
なお、本実施例の構成は、実施例1、2のいずれの構成とも自由に組み合わせることが可能である。
【0175】
〔実施例4〕
実施例1〜4ではトップゲート型TFTの場合について説明したが、本発明はTFT構造に限定されるものではないので、ボトムゲート型TFT(代表的には逆スタガ型TFT)を用いて実施しても構わない。また、逆スタガ型TFTは如何なる手段で形成されたものでも良い。
【0176】
逆スタガ型TFTは工程数がトップゲート型TFTよりも少なくし易い構造であるため、本発明の課題である製造コストの低減には非常に有利である。なお、本実施例の構成は、実施例2、3のいずれの構成とも自由に組み合わせることが可能である。
【0177】
〔実施例5〕
実施例1の図6(C)又は図2の構造において、活性層と基板との間に設けられる下地膜として、第2パッシベーション膜45と同様に放熱効果の高い材料を用いることは有効である。特に電流制御用TFTは長時間電流を流すことになるため発熱しやすく、自己発熱による劣化が問題となりうる。そのような場合に、本実施例のように下地膜が放熱効果を有することでTFTの熱劣化を防ぐことができる。
【0178】
もちろん、基板から拡散する可動イオン等から防ぐ効果も重要であるので、第1パッシベーション膜41と同様にSi、Al、N、O、Mを含む化合物と珪素を含む絶縁膜との積層構造を用いることも好ましい。
【0179】
なお、本実施例の構成は、実施例1〜4のいずれの構成とも自由に組み合わせることが可能である。
【0180】
〔実施例6〕
実施例3に示した画素構造とした場合、EL層から発する光は基板とは反対側に放射されるため、基板と画素電極との間に存在する絶縁膜等の透過率を気にする必要がない。即ち、多少透過率の低い材料であっても用いることができる。
【0181】
従って、下地膜12、第1パッシベーション膜41又は第2パッシベーション膜45としてダイヤモンド薄膜又はアモルファスカーボン膜と呼ばれる炭素膜を用いる上で有利である。即ち、透過率の低下を気にする必要がないため、膜厚を100〜500nmというように厚く設定することができ、放熱効果をより高めることが可能である。
【0182】
なお、第3パッシベーション膜50に上記炭素膜を用いる場合に関しては、やはり透過率の低下は避けるべきであるので、膜厚は5〜100nm程度にしておくことが好ましい。
【0183】
なお、本実施例においても下地膜12、第1パッシベーション膜41、第2パッシベーション膜45又は第3パッシベーション膜50のいずれに炭素膜を用いる場合においても、他の絶縁膜と積層して用いることは有効である。
【0184】
なお、本実施例は実施例3に示した画素構造とする場合において特に有効であるが、実施例1、2、4もしくは5のいずれの構成とも自由に組み合わせることが可能である。
【0185】
〔実施例7〕
本発明ではEL表示装置の画素においてスイッチング用TFTをマルチゲート構造とすることによりスイッチング用TFTのオフ電流値を低減し、保持容量の必要性を排除している。これは保持容量の専有する面積を発光領域として有効に活用するための工夫である。
【0186】
しかしながら、保持容量を完全になくせないまでも専有面積を小さくするだけで有効発光面積を広げるという効果は得られる。即ち、スイッチング用TFTをマルチゲート構造にすることによりオフ電流値を低減し、保持容量の専有面積を縮小化するだけでも十分である。
【0187】
その場合、図15に示すように、スイッチング用TFT201のドレインに対して電流制御用TFT202のゲートと並列に保持容量1401を形成しても構わない。
【0188】
なお、本実施例の構成は、実施例1〜6のいずれの構成とも自由に組み合わせることができる。即ち、画素内に保持容量が設けられるだけであって、TFT構造やEL層の材料等に限定を加えるものではない。
【0189】
〔実施例8〕
実施例1では、結晶質珪素膜302の形成手段としてレーザー結晶化を用いているが、本実施例では異なる結晶化手段を用いる場合について説明する。
【0190】
本実施例では、非晶質珪素膜を形成した後、特開平7−130652号公報に記載された技術を用いて結晶化を行う。同公報に記載された技術は、結晶化を促進(助長)する触媒として、ニッケル等の元素を用い、結晶性の高い結晶質珪素膜を得る技術である。
【0191】
また、結晶化工程が終了した後で、結晶化に用いた触媒を除去する工程を行っても良い。その場合、特開平10−270363号若しくは特開平8−330602号に記載された技術により触媒をゲッタリングすれば良い。
【0192】
また、本出願人による特願平11−076967の出願明細書に記載された技術を用いてTFTを形成しても良い。
【0193】
以上のように、実施例1に示した作製工程は一実施例であって、図2又は実施例1の図6(C)の構造が実現できるのであれば、他の作製工程を用いても問題はない。
【0194】
なお、本実施例の構成は、実施例1〜7のいずれの構成とも自由に組み合わせることが可能である。
【0195】
〔実施例9〕
本発明のEL表示装置を駆動するにあたって、画像信号としてアナログ信号を用いたアナログ駆動を行うこともできるし、デジタル信号を用いたデジタル駆動を行うこともできる。
【0196】
アナログ駆動を行う場合、スイッチング用TFTのソース配線にはアナログ信号が送られ、その階調情報を含んだアナログ信号が電流制御用TFTのゲート電圧となる。そして、電流制御用TFTでEL素子に流れる電流を制御し、EL素子の発光強度を制御して階調表示を行う。なお、アナログ駆動を行う場合は電流制御用TFTを飽和領域で動作させると良い。
【0197】
一方、デジタル駆動を行う場合、アナログ的な階調表示とは異なり、時分割駆動と呼ばれる階調表示を行う。即ち、発光時間の長さを調節することで、視覚的に色階調が変化しているように見せる。なお、デジタル駆動を行う場合は電流制御用TFTを線形領域で動作させると良い。
【0198】
EL素子は液晶素子に比べて非常に応答速度が速いため、高速で駆動することが可能である。そのため、1フレームを複数のサブフレームに分割して階調表示を行う時分割駆動に適した素子であると言える。
【0199】
このように、本発明は素子構造に関する技術であるので、駆動方法は如何なるものであっても構わない。
【0200】
〔実施例10〕
実施例1ではEL層として有機EL材料を用いることが好ましいとしたが、本発明は無機EL材料を用いても実施できる。但し、現在の無機EL材料は非常に駆動電圧が高いため、アナログ駆動を行う場合には、そのような駆動電圧に耐えうる耐圧特性を有するTFTを用いなければならない。
【0201】
または、将来的にさらに駆動電圧の低い無機EL材料が開発されれば、本発明に適用することは可能である。
【0202】
また、本実施例の構成は、実施例1〜9のいずれの構成とも自由に組み合わせることが可能である。
【0203】
〔実施例11〕
本発明を実施して形成されたアクティブマトリクス型EL表示装置(ELモジュール)は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れている。そのため直視型のELディスプレイ(ELモジュールを組み込んだ表示ディスプレイを指す)として用途は広い。
【0204】
なお、ELディスプレイが液晶ディスプレイよりも有利な点の一つとして視野角の広さが挙げられる。従って、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的には40インチ以上)の表示ディスプレイ(表示モニタ)として本発明のELディスプレイを用いるとよい。
【0205】
また、ELディスプレイ(パソコンモニタ、TV放送受信用モニタ、広告表示モニタ等)として用いるだけでなく、様々な電子装置の表示ディスプレイとして用いることができる。
【0206】
その様な電子装置としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはコンパクトディスク(CD)、レーザーディスク(LD)又はデジタルバーサタイルディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら電子装置の例を図16に示す。
【0207】
図16(A)はパーソナルコンピュータであり、本体2001、筐体2002、表示部2003、キーボード2004を含む。本発明は表示部2003に用いることができる。
【0208】
図16(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106を含む。本発明を表示部2102に用いることができる。
【0209】
図16(C)は頭部取り付け型のELディスプレイの一部(右片側)であり、本体2201、信号ケーブル2202、頭部固定バンド2203、表示モニタ2204、光学系2205、表示装置2206を含む。本発明は表示装置2206に用いることができる。
【0210】
図16(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2301、記録媒体(CD、LDまたはDVD等)2302、操作スイッチ2303、表示部(a)2304、表示部(b)2305を含む。表示部(a)は主として画像情報を表示し、表示部(b)は主として文字情報を表示するが、本発明はこれら表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装置としては、CD再生装置、ゲーム機器などに本発明を用いることができる。
【0211】
図16(E)は携帯型(モバイル)コンピュータであり、本体2401、カメラ部2402、受像部2403、操作スイッチ2404、表示部2405を含む。本発明は表示部2405に用いることができる。
【0212】
図16(F)はELディスプレイであり、筐体2501、支持台2502、表示部2503を含む。本発明は表示部2503に用いることができる。ELディスプレイは視野角が広いため液晶ディスプレイに比べて大画面化した場合において有利であり、対角10インチ以上(特に対角30インチ以上)のディスプレイにおいて有利である。
【0213】
また、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0214】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子装置に適用することが可能である。また、本実施例の電子装置は実施例1〜10を自由に組み合わせて実現することができる。
【0215】
【発明の効果】
本発明を用いることで、EL層の形成を非常に安価に行うことができる。そのため、EL表示装置を作製する製造コストが低減される。
【0216】
また、EL層とTFTとの間にアルカリ金属の透過を妨げうる絶縁膜を設けることによりEL層からアルカリ金属が拡散してTFT特性に悪影響を与えることを防ぐことができる。その結果、EL表示装置の動作性能や信頼性を大幅に向上させることができる。
【0217】
また、安価に製造しうるEL表示装置を表示ディスプレイとして用いることで電子装置の製造コストが低減される。また、上記動作性能や信頼性を向上させたEL表示装置を用いることで、画像品質が良く、耐久性のある(信頼性の高い)応用製品(電子装置)を生産することが可能となる。
【図面の簡単な説明】
【図1】 凸版印刷法の原理を説明するための図。
【図2】 EL表示装置の画素部の断面構造を示す図。
【図3】 EL表示装置の画素部の上面構造及び構成を示す図。
【図4】 アクティブマトリクス型EL表示装置の作製工程を示す図。
【図5】 アクティブマトリクス型EL表示装置の作製工程を示す図。
【図6】 アクティブマトリクス型EL表示装置の作製工程を示す図。
【図7】 ELモジュールの外観を示す図。
【図8】 EL表示装置の回路ブロック構成を示す図。
【図9】 EL表示装置の画素部を拡大した図。
【図10】 EL表示装置のサンプリング回路の素子構造を示す図。
【図11】 ELモジュールの外観と断面構造を示す図。
【図12】 コンタクト構造の作製工程を示す図。
【図13】 EL表示装置の画素部の構成を示す図。
【図14】 EL表示装置の画素部の断面構造を示す図。
【図15】 EL表示装置の画素部の構成を示す図。
【図16】 電子装置の具体例を示す図。

Claims (4)

  1. 基板面に複数の半導体素子を形成し、
    前記複数の半導体素子上に透光機能を有する有機樹脂製の平坦化膜を形成し、
    前記平坦化膜上に透光及び放熱機能を有する酸化アルミニウムの放熱層を形成し、
    前記放熱層上に、前記複数の半導体素子の各々に接続された複数の透明導電膜の画素電極を接して形成し、
    第1のロールの表面に保持されたEL形成物を第2のロールに塗布し、
    前記第2のロールに塗布された前記EL形成物を前記複数の透明導電膜の画素電極上に印刷し、
    前記第2のロールは、1枚の基板上に作製できる複数の画素部用パターンと、前記複数の画素部用パターン内にそれぞれ設けられた複数の凸部と、を有し、
    前記複数の凸部は、前記複数の透明導電膜の画素電極に対応する位置に設けられていることを特徴とする電気光学装置の作製方法。
  2. 基板面に複数の半導体素子を形成し、
    前記複数の半導体素子上に透光機能を有する有機樹脂製の平坦化膜を形成し、
    前記平坦化膜上に透光及び放熱機能を有する酸化アルミニウムの放熱層を形成し、
    前記放熱層上に、前記複数の半導体素子の各々に接続された複数の透明導電膜の画素電極を接して形成し、
    第1のロールの表面に保持されたEL形成物を第2のロールに塗布し、
    前記第2のロールに塗布された前記EL形成物を前記複数の透明導電膜の画素電極上に印刷して第1のEL材料を形成し、
    前記第1のEL材料上に気相法により第2のEL材料を形成し、
    前記第2のロールは、1枚の基板上に作製できる複数の画素部用パターンと、前記複数の画素部用パターン内にそれぞれ設けられた複数の凸部と、を有し、
    前記複数の凸部は、前記複数の透明導電膜の画素電極に対応する位置に設けられていることを特徴とする電気光学装置の作製方法。
  3. 請求項1又は請求項2において、
    前記第1のロール表面にはメッシュ状の溝が設けられていることを特徴とする電気光学装置の作製方法。
  4. 請求項1又は請求項2において、
    前記第1のロール表面にはメッシュが設けられており、
    前記EL形成物の塗布の際、前記複数の凸部のみが前記メッシュと接触することを特徴とする電気光学装置の作製方法。
JP2000194845A 1999-06-28 2000-06-28 電気光学装置の作製方法 Expired - Fee Related JP4877675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000194845A JP4877675B2 (ja) 1999-06-28 2000-06-28 電気光学装置の作製方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1999182598 1999-06-28
JP11-182598 1999-06-28
JP18259899 1999-06-28
JP2000194845A JP4877675B2 (ja) 1999-06-28 2000-06-28 電気光学装置の作製方法

Publications (3)

Publication Number Publication Date
JP2001076873A JP2001076873A (ja) 2001-03-23
JP2001076873A5 JP2001076873A5 (ja) 2007-07-19
JP4877675B2 true JP4877675B2 (ja) 2012-02-15

Family

ID=26501342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194845A Expired - Fee Related JP4877675B2 (ja) 1999-06-28 2000-06-28 電気光学装置の作製方法

Country Status (1)

Country Link
JP (1) JP4877675B2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111053A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
JP3608614B2 (ja) 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
JP2002343555A (ja) * 2001-05-18 2002-11-29 Rohm Co Ltd 有機el表示装置
JP4826027B2 (ja) * 2001-05-23 2011-11-30 凸版印刷株式会社 有機エレクトロルミネッセンス表示素子の製造方法
JP2003017248A (ja) 2001-06-27 2003-01-17 Sony Corp 電界発光素子
JP4612973B2 (ja) * 2001-08-09 2011-01-12 大日本印刷株式会社 エレクトロルミネッセント素子の製造方法
US6852997B2 (en) 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
CN101009322B (zh) * 2001-11-09 2012-06-27 株式会社半导体能源研究所 发光器件
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4123411B2 (ja) * 2002-03-26 2008-07-23 株式会社半導体エネルギー研究所 発光装置
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
JP4493931B2 (ja) * 2002-05-13 2010-06-30 株式会社半導体エネルギー研究所 表示装置
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
KR20030094654A (ko) * 2002-06-07 2003-12-18 엘지.필립스 엘시디 주식회사 고분자 유기발광소자의 유기발광층 코팅용 인쇄장비
JP2004095671A (ja) * 2002-07-10 2004-03-25 Seiko Epson Corp 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置
JP2004237545A (ja) 2003-02-05 2004-08-26 Komuratekku:Kk 層形成用凸版
KR100611147B1 (ko) 2003-11-25 2006-08-09 삼성에스디아이 주식회사 유기전계발광표시장치
US20060196375A1 (en) * 2004-10-22 2006-09-07 Seth Coe-Sullivan Method and system for transferring a patterned material
US20080100206A1 (en) * 2004-12-28 2008-05-01 Hirofumi Kondo Organic Electroluminescent Device
US7485023B2 (en) 2005-03-31 2009-02-03 Toppan Printing Co., Ltd. Organic electroluminescent device having partition wall and a manufacturing method of the same by relief printing method
KR20060121514A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법
JP2007012504A (ja) 2005-07-01 2007-01-18 Toppan Printing Co Ltd 有機el素子の製造方法及び有機el素子
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4872288B2 (ja) 2005-09-22 2012-02-08 凸版印刷株式会社 有機el素子及びその製造方法
US7696683B2 (en) 2006-01-19 2010-04-13 Toppan Printing Co., Ltd. Organic electroluminescent element and the manufacturing method
JP4626817B2 (ja) * 2006-01-30 2011-02-09 凸版印刷株式会社 凸版印刷用凸版及び印刷物
US7546803B2 (en) 2006-01-30 2009-06-16 Toppan Printing Co., Ltd. Letterpress printing machine
JP4706845B2 (ja) 2006-02-15 2011-06-22 凸版印刷株式会社 有機el素子の製造方法
US7880382B2 (en) 2006-03-08 2011-02-01 Toppan Printing Co., Ltd. Organic electroluminescence panel and manufacturing method of the same
US7687390B2 (en) 2006-03-28 2010-03-30 Toppan Printing Co., Ltd. Manufacturing method of a transparent conductive film, a manufacturing method of a transparent electrode of an organic electroluminescence device, an organic electroluminescence device and the manufacturing method
JP2007273094A (ja) 2006-03-30 2007-10-18 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
KR20170021903A (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5209109B2 (ja) * 2011-12-21 2013-06-12 株式会社ジャパンディスプレイイースト 表示装置
WO2014065171A1 (ja) * 2012-10-23 2014-05-01 シャープ株式会社 貼合基板の製造方法
CN113571587B (zh) * 2021-07-14 2023-12-01 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN113721432A (zh) * 2021-09-16 2021-11-30 北京京东方技术开发有限公司 电控鼓及其制作方法、打印机

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3202219B2 (ja) * 1990-09-18 2001-08-27 株式会社東芝 El表示装置
JPH0627316A (ja) * 1992-07-10 1994-02-04 Fujitsu Ltd カラーフィルタの製造方法
JPH08234018A (ja) * 1994-11-18 1996-09-13 Semiconductor Energy Lab Co Ltd 表示装置用光学機能手段及びその作製方法及びその作 製装置
JPH08220327A (ja) * 1995-02-09 1996-08-30 Toray Ind Inc カラーフィルタ
JPH1041067A (ja) * 1996-07-24 1998-02-13 Matsushita Electric Ind Co Ltd 有機エレクトロルミネセンス素子
JPH1077467A (ja) * 1996-09-04 1998-03-24 Sumitomo Chem Co Ltd 有機エレクトロルミネッセンス素子の製造方法
JP3911775B2 (ja) * 1997-07-30 2007-05-09 セイコーエプソン株式会社 有機el素子の製造方法
JPH11121172A (ja) * 1997-10-14 1999-04-30 Tdk Corp 有機el素子

Also Published As

Publication number Publication date
JP2001076873A (ja) 2001-03-23

Similar Documents

Publication Publication Date Title
JP4877675B2 (ja) 電気光学装置の作製方法
KR100713019B1 (ko) 전기광학장치의 제작방법
US7342251B2 (en) Method of manufacturing an electro-optical device
US9735218B2 (en) EL display device and method for manufacturing the same
JP4472073B2 (ja) 表示装置及びその作製方法
JP2001076872A (ja) 電気光学装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101015

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees