KR101322044B1 - 전계 발광 소자 및 그 제조방법 - Google Patents
전계 발광 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101322044B1 KR101322044B1 KR1020060117609A KR20060117609A KR101322044B1 KR 101322044 B1 KR101322044 B1 KR 101322044B1 KR 1020060117609 A KR1020060117609 A KR 1020060117609A KR 20060117609 A KR20060117609 A KR 20060117609A KR 101322044 B1 KR101322044 B1 KR 101322044B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- bank
- light emitting
- protective layer
- thin film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims abstract description 84
- 239000011241 protective layer Substances 0.000 claims abstract description 32
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 230000007423 decrease Effects 0.000 claims 1
- 239000011159 matrix material Substances 0.000 description 42
- 238000004140 cleaning Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 16
- 239000000356 contaminant Substances 0.000 description 14
- 239000010408 film Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 239000007921 spray Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 기판과 기판상에 형성된 박막 트랜지스터부와 박막 트랜지스터부상에 위치하며 박막 트랜지스터부의 드레인 전극의 일부를 노출시키는 콘택홀을 갖는 제 1 보호층과 박막 트랜지스터부의 드레인 전극과 전기적으로 연결되도록 형성된 제 1 전극과 제 1 전극상에 위치하고, 제 1 전극의 일부를 노출시키는 뱅크를 갖으며, 뱅크의 일측에 함몰부가 형성된 제 2 보호층 및 제 1 전극상에 형성된 발광층 및 발광층상에 위치하는 제 2 전극을 포함하는 발광부를 포함하는 전계 발광 소자 및 그 제조방법을 제공한다.
전계 발광 소자, 제 2 보호층, 뱅크, 함몰부
Description
도 1은 종래 액티브 매트릭스형 전계 발광 소자를 나타낸 단면도.
도 2는 도 1에 도시한 액티브 매트릭스형 전계 발광 소자의 뱅크 영역에 세정장치를 이용하여 세정공정을 실시하는 것을 보여주기 위한 단면도.
도 3a 내지 도 3i는 본 발명의 제 1 실시예에 따른 액티브 매트릭스형 전계 발광 소자의 제조공정도를 순차적으로 나타낸 공정단면도.
도 4는 도 3h에 도시한 액티브 매트릭스형 전계 발광 소자의 뱅크 영역에 세정장치를 이용하여 세정공정을 실시하는 것을 보여주기 위한 단면도.
도 5는 도 3h에 도시한 액티브 매트릭스형 전계 발광 소자의 뱅크와 대응되게 패턴 마스크를 장착하여 패턴을 형성하는 과정을 보여주기 위한 단면도.
도 6은 본 발명의 제 2 실시예에 따른 액티브 매트릭스형 전계 발광 소자를 나타낸 단면도이다.
*도면의 주요부분에 대한 설명*
201 : 챔버 203 : 워트 제트 스프레이
300, 600 : 액티브 매트릭스형 전계 발광 소자
302 : 기판 304 : 버퍼층
306 : 제 1 다결정 실리콘층 306a1 : 액티브층
306b1 : 드레인 영역 306c1 : 소스 영역
307 : 제 2 다결정 실리콘층 307a : 캐패시터
308 : 게이트 절연막 310 : 게이트 전극
312 : 제 1 층간 절연막 314 : 전원 라인
316 : 제 2 층간 절연막 318b1 : 드레인 전극
318c1 : 소스 전극 320 : 제 1 보호층
322 : 제 1 전극 324, 624 : 제 2 보호층
326 : 유기 발광층 328 : 제 2 전극
405 : 세정액 407 : 오염물질
505 : 패턴 마스크
A1, A2, A3, A4 : 제 1, 2, 3, 4 콘택홀 B1 : 뱅크
C1, C2, C3 : 함몰부 h1, h2, h3 : 높이차이
S2, S3 : 경사면
본 발명은 전계 발광 소자 및 그 제조방법에 관한 것이다.
전계 발광 소자는 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 전계 발광 소자중 유기물을 발광층으로 이용하는 유기 전계 발광 소자(Organic Emitting Light Device)는 다양한 색의 발광이 가능하고 박막화 및 패턴 형성이 용이하며, 낮은 직류구동전압 및 높은 발광효율을 가지고 있어, 평판표시소자중 매우 활발히 연구되고 있는 기술분야의 하나이다.
특히, 유기 전계 발광 소자는 애노드와 캐소드 사이에 유기발광층을 포함하고 있어 애노드로부터 공급받는 정공과 캐소드로부터 받은 전자가 유기발광층내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고 다시 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.
유기 전계 발광 소자는 구동방식에 따라 패시브 매트릭스형 유기 전계 발광 소자와 액티브 매트릭스형 유기 전계 발광소자로 구분된다. 여기서, 액티브 매트릭스형 유기 전계 발광소자를 살펴보면 다음 도 1 및 도 2와 같다.
도 1은 종래 액티브 매트릭스형 전계 발광 소자를 나타낸 단면도이고, 도 2는 도 1에 도시한 액티브 매트릭스형 전계 발광 소자의 뱅크 영역에 세정장치를 이용하여 세정공정을 실시하는 것을 보여주기 위한 단면도이다.
도 1 및 도 2를 참조하면, 종래 액티브 매트릭스형 전계 발광 소자(100)는 기판(102)상에 버퍼층(buffer layer, 104)이 형성되었다.
제 1 및 제 2 다결정 실리콘층(106, 107a) 또는 제 1 및 제 2 비정질 실리콘층(미도시)은 버퍼층(104)의 상부에 섬모양으로 패터닝되었다. 이때, 제 1 다결정 실리콘층(106)은 박막 트랜지스터의 액티브층(106a1) 및 불순물이 도핑된 드레인 영역(106b1)과 소스 영역(106c1)으로 나누어졌고, 제 2 다결정 실리콘층(107a)은 캐패시터(Cst)가 되었다.
게이트 절연막(108)은 박막 트랜지스터의 액티브층(106a1) 상부에 형성되었고, 게이트 전극(110)은 게이트 절연막(108)의 상부에 형성되었다.
제 1 층간 절연막(112)은 게이트 전극(110)의 상부에 형성되었다. 이때, 제 1 층간 절연막(112)은 게이트 전극(110)과 소스 및 드레인 영역(106c1, 106b1), 캐패시터(107a)를 덮도록 형성되었다.
전원 라인(114)은 제 1 층간 절연막(112) 상의 일부분에 형성되었다. 이때, 전원 라인(114)은 배선의 형태를 가지고 일방향으로 연장되게 형성되었고, 제 2 층간 절연막(116)은 전원 라인(114)의 상부에 형성되었다.
이때, 제 1 층간 절연막(112)과 제 2 층간 절연막(116)은 드레인 영역(106b1)과 소스 영역(106c1)의 일부를 각각 노출시키는 제 1 및 제 2 콘택홀(A1, A2)과, 전원 라인(114)의 일부를 노출시키는 제 3 콘택홀(A3)을 갖었다.
드레인 전극(118b1)과 소스 전극(118c1)은 제 2 층간 절연막(116)의 상부에 형성되었다. 이때, 드레인 전극(118b1)은 제 1 콘택홀(A1)을 통해 드레인 영 역(106b1)과 전기적으로 연결되었고, 소스 전극(118c1)은 제 2 및 제 3 콘택홀(A2, A3)을 통해 소스 영역(106bc1) 및 전원 라인(114)과 전기적으로 각각 연결되었다.
제 1 보호층(120)은 드레인 전극(118b1)과 소스 전극(118c1)의 상부에 형성되었다. 이때, 제 1 보호층(120)은 드레인 전극(118b1)의 일부를 노출시키는 제 4 콘택홀(A4)을 갖었다.
제 1 전극(122)은 투명한 도전성 화합물질로 이루어지고, 제 1 보호층(120)의 상부에 형성되었다. 이때, 제 1 전극(122)은 애노드이거나 캐소드이다.
제 2 보호층(124)은 제 1 전극(122)의 상부에 형성되었다. 이때, 제 2 보호층(124)은 제 1 전극(122)의 일부를 노출시키는 뱅크(B1)를 갖었다.
유기 발광층(126)은 제 2 보호층(124)의 뱅크(B1) 상부에 형성되었다.
제 2 전극(128)은 금속과 같은 불투명한 도전성 물질로 이루어지고 유기 발광층(126)의 상부에 형성되었다. 이때, 제 2 전극(128)은 캐소드이거나 애노드이고, 기판(102) 전면에 형성되었다.
이때, 도 2의 (a)에 도시된 바와 같이 종래 액티브 매트릭스형 유기 전계 발광 소자(100)는 유기 발광층(126)을 증착하기 전에 뱅크(B1) 영역에 존재하는 오염물질들을 세정하는 세정공정을 실시하였다.
이러한, 세정공정은 하나의 챔버(201)에 뱅크(B1) 영역을 갖는 액티브 매트 릭스형 유기 전계 발광 소자(100)를 투입하여, 워터 제트 스프레이(Water Jet Spray, 203)로 뱅크(B1) 영역에 세정액(205)을 분사시켰다.
그러나, 도 2의 (b)에 도시된 바와 같이 종래 액티브 매트릭스형 유기 전계 발광 소자(100)는 뱅크(B1) 영역을 갖도록 형성된 제 2 보호층(124)의 일면과 제 1 전극(122)의 일면이 이루는 경사면(S1)이 급하여, 세정공정 실시후에도 뱅크(B1) 영역에 오염물질(207)이 존재했었다.
따라서, 종래 액티브 매트릭스형 유기 전계 발광 소자(100)는 오염물질(207)이 존재하는 뱅크(B1) 영역의 제 1 전극(122) 상에 유기 발광층(126)이 증착되므로, 제 1 전극(122)과 유기 발광층(126) 간의 접촉력이 떨어졌었다. 이에 따라, 종래 액티브 매트릭스형 유기 전계 발광 소자(100)는 배선저항이 증가하여 소비전력이 상승되는 문제점이 있었다.
또한, 종래 액티브 매트릭스형 유기 전계 발광 소자(100)는 유기 발광층(126)에 오염물질(207)이 침투할 수가 있어, 수명이 저하되는 문제점이 있었다.
상술한 문제점을 해결하기 위하여 본 발명은 배선저항을 낮춰 소비전력을 줄일 수 있는 것을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은, 유기 발광층에 오염물질이 침투하는 것을 방지하여 수명을 향상시킬 수 있는 것을 제공하는데 있다.
이러한 목적을 달성하기 위하여 본 발명은 기판과상기 기판상에 형성된 박막 트랜지스터부와 박막 트랜지스터부상에 위치하며, 박막 트랜지스터부의 드레인 전극의 일부를 노출시키는 콘택홀을 갖는 제 1 보호층과 박막 트랜지스터부의 드레인 전극과 전기적으로 연결되도록 형성된 제 1 전극과 제 1 전극상에 위치하고, 제 1 전극의 일부를 노출시키는 뱅크를 갖으며, 뱅크의 일측에 함몰부가 형성된 제 2 보호층 및 제 1 전극상에 형성된 발광층 및 발광층상에 위치하는 제 2 전극을 포함하는 발광부를 포함한다.
본 발명의 다른 특징에 따르면, 뱅크의 일측중 중앙부분에 하나 이상의 함몰부가 형성된 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 뱅크의 일측은 뱅크의 최상단에서부터 최하단으로 갈수록 제 1 전극과의 높이차이가 급격하게 작아지는 형상인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 뱅크의 최상단과 가깝게 위치한 함몰부와 제 1 전극간의 높이차이는 1.3㎛ 내지 1.7㎛인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 뱅크의 최하단과 가깝게 위치한 함몰부와제 1 전극간의 높이차이는 0.3㎛ 내지 0.7㎛인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 제 1 전극은 애노드이고 제 2 전극은 캐소드인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 발광부는 유기 발광층을 포함한다.
본 발명의 또 다른 특징에 따르면, 기판상에 박막 트랜지스터부를 형성하는 단계와 박막 트랜지스터부상에 위치하여, 박막 트랜지스터부의 드레인 전극의 일부를 노출시키는 콘택홀을 갖도록 제 1 보호층을 형성하는 제 1 보호층 형성단계와 박막 트랜지스터부의 드레인 전극과 전기적으로 연결되도록 제 1 전극을 형성하는 제 1 전극 형성단계와 제 1 전극상에 위치하여, 제 1 전극의 일부를 노출시키는 뱅크를 갖게 하고, 뱅크의 일측과 대응되게 패턴 마스크를 장착하여 함몰부가 패터닝되도록 제 2 보호층을 형성하는 제 2 보호층 형성단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 제 2 보호층 형성단계는 뱅크의 일측중 중앙부분에 하나 이상의 함몰부를 형성하는 단계인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 제 2 보호층 형성단계는 뱅크의 일측을 뱅크의 최상단에서부터 최하단으로 갈수록 제 1 전극과의 높이차이가 급격하게 작아지는 형상이 되도록 형성하는 단계인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 제 2 보호층 형성단계는 뱅크의 최상단과 가깝게 위치한 함몰부의 높이가 1.3㎛ 내지 1.7㎛가 되도록 형성하는 단계인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 제 2 보호층 형성단계는 뱅크의 최하단과 가깝게 위치한 함몰부의 높이가 0.3㎛ 내지 0.7㎛가 되도록 형성하는 단계인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 제 2 보호층 형성단계 이후에 제 1 전극상에 발광층 및 발광층상에 제 2 전극을 형성하는 발광부 형성단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 제 1 전극은 애노드이고 제 2 전극은 캐 소드인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따르면, 발광부는 유기 발광층을 포함한다.
이하에서는 첨부된 도면을 참고로 하여 본 발명의 실시예들을 보다 상세히 설명하기로 한다.
<제 1 실시예>
도 3a 내지 도 3i는 본 발명의 제 1 실시예에 따른 액티브 매트릭스형 전계 발광 소자의 제조공정도를 순차적으로 나타낸 공정단면도이고, 도 4는 도 3h에 도시한 액티브 매트릭스형 전계 발광 소자의 뱅크 영역에 세정장치를 이용하여 세정공정을 실시하는 것을 보여주기 위한 단면도이다.
도 5는 도 3h에 도시한 액티브 매트릭스형 전계 발광 소자의 뱅크와 대응되게 패턴 마스크를 장착하여 패턴을 형성하는 과정을 보여주기 위한 단면도이다.
도 3a를 참조하면, 먼저 본 발명의 제 1 실시예에 따른 액티브 매트릭스형 전계 발광 소자(300)는 기판(302)상에 버퍼층(buffer layer, 304)을 형성하고, 버퍼층(304) 상에 제 1 및 제 2 다결정 실리콘층(306, 307) 또는 제 1 및 제 2 비정질 실리콘층(미도시)을 형성한다.
이때, 제 1 및 제 2 다결정 실리콘층(306, 307) 또는 제 1 및 제 2 비정질 실리콘층(미도시)을 제 1 마스크(미도시)로 패터닝하여 섬모양을 갖는 반도체층을 형성한다.
이 후, 도 3b를 참조하면 제 1 및 제 2 다결정 실리콘층(306, 307)의 상부에 실리콘 산화막과 같은 절연막을 증착하고, 절연막상에 금속과 같은 도전 물질을 증 착한 후, 제 2 마스크(미도시)로 패터닝하여 게이트 절연막(308)과 게이트 전극(310)을 형성한다.
이 후, 제 1 및 제 2 다결정 실리콘층(306, 307)에 불순물을 주입한다.
이때, 불순물이 도핑되지 않은 박막트랜지스터의 액티브층(306a1)과, 불순물이 도핑된 드레인 영역(306b1) 및 소스 영역(306c1) 그리고 캐패시터(Cst, 307a)를 형성한다. 여기서, 드레인 영역(306b1)과 소스 영역(306c1)은 액티브층(306a1)의 양측에 위치한다.
이 후, 도 3c를 참조하면 게이트 전극(310) 상에 제 1 층간 절연막(312)을 형성하고, 제 1 층간 절연막(312) 상에 금속과 같은 도전 물질을 증착한 후 제 3 마스크(미도시)로 패터닝한다. 이때, 제 1 층간 절연막(312)은 게이트 전극(310)과 소스 및 드레인 영역(306c1, 306b1), 캐패시터(107a)를 덮도록 형성한다.
또한, 커패시터(Cst, 307a)와 대응되는 제 1 층간 절연막(312) 상의 일부분에 전원 라인(314)을 형성한다. 이러한, 전원 라인(314)은 배선의 형태로 일방향으로 연장되게 형성하고, 커패시터(307a)와 전기적으로 연결한다.
이 후, 도 3d를 참조하면 전원 라인(314) 상에 제 2 층간 절연막(316)을 형성하고, 제 4 마스크(미도시)로 패터닝하여 제 1 내지 제 3 콘택홀(A1, A2, A3)을 형성한다. 이때, 제 1 콘택홀(A1)은 드레인 영역(306b1)의 일부를 노출시키고, 제 2 콘택홀(A2)은 소스 영역(306c1)의 일부를 노출시키며, 제 3 콘택홀(A3)은 전원 라 인(314)의 일부를 노출시킨다.
이 후, 도 3e를 참조하면 제 2 층간 절연막(316) 상에 금속과 같은 도전 물질을 증착하고 제 5 마스크(미도시)로 패터닝하여 드레인 전극(318b1)과 소스 전극(318c1)을 형성한다. 이때, 드레인 전극(318b1)을 제 1 콘택홀(A1)에 의해 노출된 드레인 영역(306b1)과 전기적으로 연결하고, 소스 전극(318c1)을 제 2 및 제 3 콘택홀(A2, A3)에 의해 노출된 소스 영역(306c1) 및 전원 라인(314)과 각각 전기적으로 연결한다.
이 후, 도 3f를 참조하면 드레인 전극(318b1)과 소스 전극(318c1) 상에 제 1 보호층(320)을 형성하고, 제 6 마스크(미도시)로 패터닝하여 드레인 전극(318b1)의 일부를 노출시키는 제 4 콘택홀(A4)을 형성한다.
이와 같은 순차적인 제조공정을 통하여 본 발명에 따른 액티브 매트릭스형 전계 발광 소자의 박막트랜지스터부가 제작된다.
다음은, 박막트랜지스터부 상에 발광부가 순차적으로 형성되는 제조공정을 살펴보기로 한다.
도 3g를 참조하면, 제 1 보호층(320) 상에 전극물질을 증착하고 제 7 마스크(미도시)로 패터닝하여 제 4 콘택홀(A4)에 의해 노출된 드레인 전극(318b1)과 전기적으로 연결하는 제 1 전극(322)을 형성한다. 이때, 제 1 전극(322)은 투명한 도전성 화합물질로 이루어진 애노드이거나, 금속과 같은 불투명한 도전성 물질로 이 루어진 캐소드일 수가 있다.
이 후, 도 3h를 참조하면 제 1 전극(322) 상에 제 2 보호층(324)을 형성하고 제 8 마스크(미도시)로 패터닝하여 제 1 전극(322)의 일부를 노출시키는 뱅크(B1)를 형성한다.
이때, 도 5의 (a)에 도시된 바와 같이 뱅크(B1)의 일측과 대응되게 패턴 마스크(505)를 장착하여 소정의 형상인 함몰부(C1)를 갖도록 패터닝한다. 이러한, 함몰부(C1)는 포토리소그래피 공법 또는 식각 공법에 의해서 형성된다.
여기서, 함몰부(C1)는 뱅크(B1)의 일측중 중앙부분에 형성된다. 더욱 자세하게 말하면, 뱅크(B1)의 일측은 뱅크(B1)의 최상단에서부터 최하단으로 갈수록 제 1 전극(322)과의 높이차이가 급격하게 작아지는 형상으로 형성된다.
이때, 함몰부(C1)와 제 1 전극(322)간의 높이차이(h1)는 1.3㎛ 내지 1.7㎛를 이룬다. 함몰부(C1)가 1.3㎛ 이상이면 뱅크(B1)의 강도를 높힐 수 있고, 함몰부(C1)가 1.7㎛ 이하이면 세정 공정시에 뱅크(B1) 영역에 존재하는 오염물질을 외부로 원활하게 배출시킬 수가 있다.
이 후, 도 4의 (a)에 도시된 바와 같이 하나의 챔버(201)에 뱅크(B1) 영역을 갖는 액티브 매트릭스형 전계 발광 소자(300)를 투입하여, 워터 제트 스프레이(Water Jet Spray, 203)로 뱅크(B1) 영역에 세정액(405)을 분사시킨다.
이와 같이, 일측에 함몰부(C1)가 구비된 뱅크(B1)는 제 2 보호층(324)의 일면과 제 1 전극(322)의 일면이 이루는 경사면(S2)을 완만하게 하므로, 도 4의 (b)에 도시된 바와 같이 뱅크(B1) 영역에 존재하는 오염물질(407)을 외부로 원활하게 배출시킬 수가 있게 된다.
마지막으로, 도 3i를 참조하면 제 2 보호층(324)의 뱅크(B1) 상에 유기 발광층(326)을 형성하고, 유기 발광층(326) 상에 제 2 전극(328)을 형성한다.
여기서, 제 2 전극(328)은 금속과 같은 불투명한 도전성 물질로 이루어진 캐소드이거나 투명한 도전성 화합물질로 이루어진 애노드일 수가 있다. 이때, 제 2 전극(328)은 공통전극으로 기판(302) 전면에 형성된다.
이와 같이, 본 발명에 따른 액티브 매트릭스형 전계 발광 소자(300)는 함몰부(C1)를 갖는 뱅크(B1)가 구비되므로, 세정공정시에 뱅크(B1) 영역에 존재하는 오염물질(407)을 외부로 원활하게 배출시킬 수가 있게 된다.
따라서, 본 발명에 따른 액티브 매트릭스형 전계 발광 소자(300)는 오염물질(407)없이 뱅크(B1) 영역의 제 1 전극(322) 상에 유기 발광층(326)이 증착된다.
이에 따라, 본 발명에 따른 액티브 매트릭스형 전계 발광 소자(300)는 종래 액티브 매트릭스형 전계 발광 소자(100)보다 배선저항을 낮출 수가 있어 소비전력을 줄일 수가 있게 된다.
또한, 본 발명에 따른 액티브 매트릭스형 전계 발광 소자(300)는 유기 발광 층(326)에 오염물질(407)이 침투하지가 않아, 수명을 향상시킬 수가 있게 된다.
한편, 본 발명에 따른 액티브 매트릭스형 전계 발광 소자의 뱅크구조를 개선하여 배선저항과 소비전력을 더욱 낮출 수가 있고, 유기 발광층의 수명을 더욱 향상시킬 수가 있다. 이러한, 본 발명의 다른 실시예에 따른 액티브 매트릭스형 전계 발광 소자를 살펴보면 다음 도 6과 같다.
<제 2 실시예>
도 6은 본 발명의 제 2 실시예에 따른 액티브 매트릭스형 전계 발광 소자를 나타낸 단면도이다.
도 6을 참조하면, 본 발명의 제 2 실시예에 따른 액티브 매트릭스형 전계 발광 소자(600)는 제 1 실시예에 따른 액티브 매트릭스형 전계 발광 소자(300)와 동일하게 구비된다.
이러한, 본 발명의 제 2 실시예에 따른 액티브 매트릭스형 전계 발광 소자(600)는 제 1 실시예에 따른 액티브 매트릭스형 전계 발광 소자(300)와 동일하게 기판(302), 버퍼층(304), 제 1 및 제 2 다결정 실리콘층(306, 307a), 액티브층(306a1), 드레인 영역(306b1), 소스 영역(306c1), 게이트 절연막(308), 게이트 전극(310)등이 포함된다.
또한, 본 발명의 제 2 실시예에 따른 액티브 매트릭스형 전계 발광 소자(600)는 제 1 실시예에 따른 액티브 매트릭스형 전계 발광 소자(300)와 동일하게 제 1 층간 절연막(312), 전원 라인(314), 제 2 층간 절연막(316), 제 1 및 제 2 콘 택홀(A1, A2), 제 3 및 제 4 콘택홀(A3, A4), 드레인 전극(318b1), 소스 전극(318c1), 제 1 보호층(320), 제 1 전극(322), 제 2 보호층(324), 유기 발광층(326), 제 2 전극(328)등이 포함된다.
다만, 본 발명의 제 2 실시예에 따른 액티브 매트릭스형 전계 발광 소자(600)는 함몰부(C2, C3)가 뱅크(B1)의 일측중 중앙부분에 하나 이상으로 형성된다.
이때, 뱅크(B1)의 최상단과 가깝게 위치한 함몰부(C2)와 제 1 전극(322)간의 높이차이(h2)는 1.3㎛ 내지 1.7㎛를 이룬다. 함몰부(C2)가 1.3㎛ 이상이면 뱅크(B1)의 강도를 높힐 수 있고, 함몰부(C2)가 1.7㎛ 이하이면 세정 공정시에 뱅크(B1) 영역에 존재하는 오염물질을 외부로 원활하게 배출시킬 수가 있다.
또한, 뱅크(B1)의 최하단과 가깝게 위치한 함몰부(C3)와 제 1 전극(322)간의 높이차이(h3)는 0.3㎛ 내지 0.7㎛를 이룬다. 함몰부(C3)가 0.3㎛ 이상이면 뱅크(B1)의 강도를 높힐 수 있고, 함몰부(C3)가 0.7㎛ 이하이면 세정 공정시에 뱅크(B1) 영역에 존재하는 오염물질을 외부로 원활하게 배출시킬 수가 있다.
이와 같이, 일측에 함몰부(C2, C3)가 구비된 뱅크(B1)는 제 1 실시예에 따른 뱅크(도5의 B1)보다 제 2 보호층(324)의 일면과 제 1 전극(322)의 일면이 이루는 경사면(S3)을 완만하게 한다.
따라서, 본 발명의 제 2 실시예에 따른 액티브 매트릭스형 전계 발광 소 자(600)는 제 1 실시예에 따른 액티브 매트릭스형 전계 발광 소자(300)보다 뱅크(B1) 영역에 존재하는 오염물질을 외부로 원활하게 배출시킬 수가 있게 된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상기한 바와 같이 이루어진 본 발명의 전계 발광 소자 및 그 제조방법에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 배선저항을 낮춰 소비전력을 줄일 수 있는 효과가 있다.
둘째, 유기 발광층에 오염물질이 침투하는 것을 방지하여 수명을 향상시킬 수 있는 다른 효과가 있다.
Claims (15)
- 기판과;상기 기판상에 형성된 박막 트랜지스터부와;상기 박막 트랜지스터부상에 위치하며, 상기 박막 트랜지스터부의 드레인 전극의 일부를 노출시키는 콘택홀을 갖는 제 1 보호층과;상기 박막 트랜지스터부의 드레인 전극과 전기적으로 연결되도록 형성된 제 1 전극과;상기 제 1 전극상에 위치하고, 상기 제 1 전극의 일부를 노출시키는 뱅크를 갖으며, 상기 뱅크의 일측에 함몰부가 형성된 제 2 보호층 및;상기 제 1 전극상에 형성된 발광층 및 상기 발광층상에 위치하는 제 2 전극을 포함하는 발광부를 포함하고;상기 뱅크의 일측은 상기 뱅크의 최상단에서부터 최하단으로 갈수록 상기 제 1 전극과의 높이차이가 급격하게 작아지는 형상인 것을 특징으로 하는 전계 발광 소자.
- 제 1항에 있어서,상기 뱅크의 일측중 중앙부분에 하나 이상의 함몰부가 형성된 것을 특징으로 하는 전계 발광 소자.
- 삭제
- 제 1항에 있어서,상기 뱅크의 최상단과 가깝게 위치한 함몰부와 상기 제 1 전극간의 높이차이는 1.3㎛ 내지 1.7㎛인 것을 특징으로 하는 전계 발광 소자.
- 제 1항에 있어서,상기 뱅크의 최하단과 가깝게 위치한 함몰부와 상기 제 1 전극간의 높이차이는 0.3㎛ 내지 0.7㎛인 것을 특징으로 하는 전계 발광 소자.
- 제 1항에 있어서,상기 제 1 전극은 애노드이고, 상기 제 2 전극은 캐소드인 것을 특징으로 하는 전계 발광 소자.
- 제 1항에 있어서,상기 발광부는 유기 발광층을 포함하는 전계 발광 소자.
- 기판상에 박막 트랜지스터부를 형성하는 단계와;상기 박막 트랜지스터부상에 위치하여, 상기 박막 트랜지스터부의 드레인 전극의 일부를 노출시키는 콘택홀을 갖도록 제 1 보호층을 형성하는 제 1 보호층 형성단계와;상기 박막 트랜지스터부의 드레인 전극과 전기적으로 연결되도록 제 1 전극을 형성하는 제 1 전극 형성단계와;상기 제 1 전극상에 위치하여, 상기 제 1 전극의 일부를 노출시키는 뱅크를 갖게 하고, 상기 뱅크의 일측과 대응되게 패턴 마스크를 장착하여 함몰부가 패터닝되도록 제 2 보호층을 형성하는 제 2 보호층 형성단계를 포함하고;상기 제 2 보호층 형성단계는,상기 뱅크의 일측을 상기 뱅크의 최상단에서부터 최하단으로 갈수록 상기 제 1 전극과의 높이차이가 급격하게 작아지는 형상이 되도록 형성하는 단계인 것을 특징으로 하는 전계 발광 소자의 제조방법.
- 제 8항에 있어서,상기 제 2 보호층 형성단계는,상기 뱅크의 일측중 중앙부분에 하나 이상의 함몰부를 형성하는 단계인 것을 특징으로 하는 전계 발광 소자의 제조방법.
- 삭제
- 제 8항에 있어서,상기 제 2 보호층 형성단계는,상기 뱅크의 최상단과 가깝게 위치한 함몰부와 상기 제 1 전극간의 높이차이가 1.3㎛ 내지 1.7㎛가 되도록 형성하는 단계인 것을 특징으로 하는 전계 발광 소자의 제조방법.
- 제 8항에 있어서,상기 제 2 보호층 형성단계는,상기 뱅크의 최하단과 가깝게 위치한 함몰부와 상기 제 1 전극간의 높이차이가 0.3㎛ 내지 0.7㎛가 되도록 형성하는 단계인 것을 특징으로 하는 전계 발광 소자의 제조방법.
- 제 8항에 있어서,상기 제 2 보호층 형성단계 이후에,상기 제 1 전극상에 발광층 및 상기 발광층상에 제 2 전극을 형성하는 발광부 형성단계를 포함하는 전계 발광 소자의 제조방법.
- 제 8항에 있어서,상기 제 1 전극은 애노드이고, 상기 제 2 전극은 캐소드인 것을 특징으로 하는 전계 발광 소자의 제조방법.
- 제 13항에 있어서,상기 발광부는 유기 발광층을 포함하는 전계 발광 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060117609A KR101322044B1 (ko) | 2006-11-27 | 2006-11-27 | 전계 발광 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060117609A KR101322044B1 (ko) | 2006-11-27 | 2006-11-27 | 전계 발광 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080047753A KR20080047753A (ko) | 2008-05-30 |
| KR101322044B1 true KR101322044B1 (ko) | 2013-10-25 |
Family
ID=39664081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060117609A KR101322044B1 (ko) | 2006-11-27 | 2006-11-27 | 전계 발광 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101322044B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020083717A (ko) * | 2001-04-30 | 2002-11-04 | 삼성전자 주식회사 | 유기 전계발광 디바이스 및 이의 제조 방법 |
| KR20040010304A (ko) * | 2002-07-25 | 2004-01-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치의 제조방법 |
| KR20050050494A (ko) * | 2003-11-25 | 2005-05-31 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
-
2006
- 2006-11-27 KR KR1020060117609A patent/KR101322044B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020083717A (ko) * | 2001-04-30 | 2002-11-04 | 삼성전자 주식회사 | 유기 전계발광 디바이스 및 이의 제조 방법 |
| KR20040010304A (ko) * | 2002-07-25 | 2004-01-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치의 제조방법 |
| KR20050050494A (ko) * | 2003-11-25 | 2005-05-31 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080047753A (ko) | 2008-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5007456B2 (ja) | エレクトロルミネセント装置及びその製造 | |
| US7786481B2 (en) | Organic light emitting diode display and fabricating method thereof | |
| TWI591816B (zh) | 有機發光二極體顯示器及其製造方法 | |
| US7247878B2 (en) | Dual panel-type organic electroluminescent device | |
| KR100782461B1 (ko) | Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치 | |
| JP2006505908A5 (ko) | ||
| KR20150041509A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| TW201526223A (zh) | 有機發光二極體顯示裝置及其製造方法 | |
| US20060043886A1 (en) | Electro-luminescent display device and method for fabricating the same | |
| JP2005340202A (ja) | 有機ｅｌディスプレイおよびその製造方法 | |
| KR100685841B1 (ko) | 유기 전계 발광 표시 장치 및 그의 제조 방법 | |
| KR20040037889A (ko) | 유기 전계 발광 표시 장치의 제조 방법 | |
| JP2005056846A (ja) | 有機電界発光素子及びその製造方法 | |
| KR100774961B1 (ko) | 전계발광소자 및 그 제조방법 | |
| CN101661948A (zh) | 有机发光二极管显示器及其制造方法 | |
| TW202133469A (zh) | 帶有鏡部的有機發光二極體(oled)顯示裝置及其製造方法 | |
| KR100646974B1 (ko) | 유기 발광소자 및 그 제조방법 | |
| KR100761111B1 (ko) | 탑―이미션 방식의 유기전계발광소자 및 그 제조방법 | |
| JP4614051B2 (ja) | 有機電界発光素子及びその製造方法 | |
| KR100590259B1 (ko) | 보조 전극을 사용하여 상부 전극 전압 강하를 방지하는전면 발광 유기 전계 발광 표시 장치 및 그의 제조 방법 | |
| KR20060057945A (ko) | 유기전계 발광소자 및 그 제조 방법 | |
| KR100570998B1 (ko) | 유기 전계 발광 소자 및 그 형성 방법 | |
| KR101322044B1 (ko) | 전계 발광 소자 및 그 제조방법 | |
| KR100669774B1 (ko) | 평판표시장치 및 그의 제조방법 | |
| KR100712114B1 (ko) | 유기전계 발광소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 7 |