JP2016146422A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2016146422A
JP2016146422A JP2015023018A JP2015023018A JP2016146422A JP 2016146422 A JP2016146422 A JP 2016146422A JP 2015023018 A JP2015023018 A JP 2015023018A JP 2015023018 A JP2015023018 A JP 2015023018A JP 2016146422 A JP2016146422 A JP 2016146422A
Authority
JP
Japan
Prior art keywords
display device
electrode
transparent conductive
conductive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015023018A
Other languages
English (en)
Inventor
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2015023018A priority Critical patent/JP2016146422A/ja
Priority to US15/012,306 priority patent/US9647000B2/en
Priority to CN201610079368.0A priority patent/CN105870125B/zh
Publication of JP2016146422A publication Critical patent/JP2016146422A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】オン電流を向上させることができるトランジスタを有する表示装置を提供することを目的とする。
【解決手段】表示装置は、第１電極と、第１上面及び第１電極に達する第１開口部における環状の第１側壁を有する第１絶縁層と、第１側壁に配置され、一方が第１電極に接続された酸化物半導体層と、酸化物半導体層に対向して配置されたゲート電極と、酸化物半導体層とゲート電極との間に配置されたゲート絶縁層と、第１上面の上方に配置され、酸化物半導体層の他方に接続された第１透明導電層と、第１透明導電層に接続され、第１透明導電層と同一層の第２透明導電層と、を有する。
【選択図】図３

Description

本発明は、表示装置に関し、開示される一実施形態は表示装置に配置されたトランジスタ及び画素の構造及びレイアウト形状に関する。
近年、表示装置やパーソナルコンピュータなどの駆動回路には微細なスイッチング素子としてトランジスタ、ダイオードなどの半導体装置が用いられている。特に、表示装置に用いられるトランジスタは、表示する映像に基づく各画素の階調に応じた電圧又は電流（データ信号）を供給するための選択トランジスタだけでなく、データ信号を供給する画素を選択するための駆動回路にも使用されている。ここで、表示装置に用いられるトランジスタはその用途に応じて要求される特性が異なる。例えば、選択トランジスタとして使用されるトランジスタは、オフ電流が低いことや複数のトランジスタ間の特性ばらつきが小さいことが要求される。また、駆動回路として使用されるトランジスタは、高いオン電流が要求される。
上記のような表示装置において、従来からアモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いたトランジスタによって構成された表示装置が開発されている。アモルファスシリコンや低温ポリシリコンを用いた表示装置は、６００℃以下の低温プロセスで形成することができるため、ガラス基板を用いて形成することができる。特に、アモルファスシリコンを用いる場合は、より単純な構造かつ４００℃以下の低温プロセスでトランジスタを形成することができるため、例えば第８世代（２１６０×２４６０ｍｍ）と呼ばれる大型のガラス基板を用いて表示装置を形成することができる。しかし、アモルファスシリコンをチャネルに用いたトランジスタは移動度が低く、駆動回路のトランジスタに使用することはできない。
また、低温ポリシリコンや単結晶シリコンをチャネルに用いたトランジスタは、アモルファスシリコンをチャネルに用いたトランジスタに比べて移動度が高いため、選択トランジスタだけでなく駆動回路のトランジスタにも使用することができる。しかし、低温ポリシリコンや単結晶シリコンをチャネルに用いたトランジスタは構造及びプロセスが複雑になる。また、５００℃以上の高温プロセスでトランジスタを形成する必要があるため、上記のような大型のガラス基板を用いて低温ポリシリコンや単結晶シリコンを用いた表示装置を形成することができない。また、アモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いたトランジスタはいずれもオフ電流が高く、供給された信号を長時間保持することが難しかった。
また、近年、表示装置の高解像度化が進んでおり、行方向の画素数が４０９６個、列方向の画素数が２１６０個である、いわゆる「４Ｋ」と呼ばれる解像度を有する表示装置が開発されてきている。さらに、動画をより滑らかに表示するために、１秒間に表示するフレーム数が従来の６０フレームから１２０フレーム又は２４０フレームに増加した駆動方式が開発されてきている。これらの開発に伴い、１つの画素に対して画素の階調に対応するデータ信号を供給する時間は従来に比べて短くなってきている。その結果、より短時間で画素にデータ信号を安定して供給するために、画素に配置された選択トランジスタの移動度を高くすることが要求されている。
そこで、最近では、アモルファスシリコンや低温ポリシリコン、単結晶シリコンに替わり、酸化物半導体をチャネルに用いたトランジスタによって構成された表示装置の開発が進められている（例えば、特許文献１）。酸化物半導体をチャネルに用いたトランジスタは、アモルファスシリコンをチャネルに用いたトランジスタと同様に単純な構造で実現することができ、アモルファスシリコンをチャネルに用いたトランジスタの製造方法と同程度の低温プロセスで作製することができる。さらに、酸化物半導体をチャネルに用いたトランジスタは、アモルファスシリコンをチャネルに用いたトランジスタよりも高い移動度を有し、オフ電流が非常に低いことが知られている。
特開２０１４−１９４５７９号公報
しかしながら、酸化物半導体をチャネルに用いたトランジスタは低温ポリシリコンや単結晶シリコンをチャネルに用いたトランジスタに比べると移動度が低い。したがって、より高いオン電流を得るためには、トランジスタのＬ長（チャネル長）を短くする、又はトランジスタのＷ長（チャネル幅）を大きくする必要がある。
特許文献１に示すトランジスタでは、トランジスタのＬ長を短くするためにはソース・ドレイン間の距離を短くする必要がある。ここで、ソース・ドレイン間の距離はフォトリソグラフィ及びエッチングの工程によって決定される。フォトリソグラフィによってパターニングする場合、露光機のマスクパターンサイズによって微細化が制限される。特に、ガラス基板上にフォトリソグラフィによってパターニングする場合、マスクパターンの最小サイズは２μｍ程度であり、トランジスタの短チャネル化はこのマスクパターンサイズに制限される。また、トランジスタのチャネル長がフォトリソグラフィによって決定されるため、トランジスタのチャネル長はフォトリソグラフィの工程における基板面内ばらつきの影響を受けてしまう。
また、特許文献１に示すトランジスタにおいて、各々の画素の選択トランジスタはゲート線、データ線と重畳しないように配置する必要がある。したがって、トランジスタのＷ長を大きくすると画素領域においてトランジスタが占有する比率が高くなるため、画素の開口率が低下してしまう。
本発明は、上記実情に鑑み、オン電流を向上させることができるトランジスタを有する表示装置を提供することを目的とする。または、画素の開口率が高い表示装置を提供することを目的とする。
本発明の一実施形態による表示装置は、第１電極と、第１上面及び第１電極に達する第１開口部における環状の第１側壁を有する第１絶縁層と、第１側壁に配置され、一方が第１電極に接続された酸化物半導体層と、酸化物半導体層に対向して配置されたゲート電極と、酸化物半導体層とゲート電極との間に配置されたゲート絶縁層と、第１上面の上方に配置され、酸化物半導体層の他方に接続された第１透明導電層と、第１透明導電層に接続され、第１透明導電層と同一層の第２透明導電層と、を有する。
また、本発明の一実施形態による表示装置は、第１電極と、第１上面及び第１電極に達する第１開口部における環状の第１側壁を有する第１絶縁層と、第１側壁に配置され、一方が第１電極に接続された酸化物半導体層と、酸化物半導体層に対向して配置されたゲート電極と、酸化物半導体層とゲート電極との間に配置されたゲート絶縁層と、第１上面の上方に配置され、酸化物半導体層の他方に接続された第１透明導電層と、第１電極に接続され、第１透明導電層と同一層の第２透明導電層と、を有する。
本発明の一実施形態に係る表示装置の概要を示す平面図である。 本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域を示す平面図である。 本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域の拡大図を示す平面図である。 本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域のＡ−Ｂ断面図である。 本発明の一実施形態に係る表示装置の製造方法において、基板上に下地層及び下部電極を形成する工程を示す平面図である。 本発明の一実施形態に係る表示装置の製造方法において、基板上に下地層及び下部電極を形成する工程を示す断面図である。 本発明の一実施形態に係る表示装置の製造方法において、第１絶縁層及び第１透明導電層を形成する工程を示す平面図である。 本発明の一実施形態に係る表示装置の製造方法において、第１絶縁層及び第１透明導電層を形成する工程を示す断面図である。 本発明の一実施形態に係る表示装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。 本発明の一実施形態に係る表示装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態の変形例に係る表示装置の選択トランジスタ領域及び画素領域のＡ−Ｂ断面図である。 本発明の一実施形態の変形例に係る表示装置の選択トランジスタ領域及び画素領域のＡ−Ｂ断面図である。 本発明の一実施形態の変形例に係る表示装置の選択トランジスタ領域及び画素領域のＡ−Ｂ断面図である。 本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域を示す平面図である。 本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域のＣ−Ｄ断面図である。 本発明の一実施形態の変形例に係る表示装置の選択トランジスタ領域及び画素領域のＣ−Ｄ断面図である。 本発明の一実施形態の変形例に係る表示装置の製造方法において、基板上に下地層及び下部電極を形成する工程を示す断面図である。 本発明の一実施形態の変形例に係る表示装置の製造方法において、第１絶縁層及び第１透明導電層を形成する工程を示す断面図である。 本発明の一実施形態の変形例に係る表示装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。 本発明の一実施形態の変形例に係る表示装置の製造方法において、ゲート絶縁層及びゲート電極を形成する工程を示す断面図である。 本発明の一実施形態の変形例に係る表示装置の製造方法において、層間絶縁層を形成し、層間絶縁層及びゲート絶縁層に開口部を形成する工程を示す断面図である。 本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域を示す平面図である。 本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域のＥ−Ｆ断面図である。 本発明の一実施形態の変形例に係る表示装置の選択トランジスタ領域及び画素領域のＥ−Ｆ断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
ここで、以下の説明において、「第１の部材と第２の部材とを接続する」とは、少なくとも第１の部材と第２の部材とを電気的に接続することを意味する。つまり、第１の部材と第２の部材とが物理的に接続されていてもよく、第１の部材と第２の部材との間に他の部材が設けられていてもよい。例えば、酸化物半導体層１４０が下部電極１２０に接続するとは、酸化物半導体層１４０及び下部電極１２０が直接接触していてもよく、また、酸化物半導体層１４０と下部電極１２０との間に他の層が配置されていてもよい。
また、以下の説明において、連続した層を異なる用語で表現する場合がある。例えば、以下の説明において、連続した層をその機能又は位置に対応して「ゲート線５３１」及び「ゲート電極１６０」と異なる用語で表現している。ただし、これは説明の便宜上異なる用語で表現しているに過ぎず、「ゲート線５３１」と「ゲート電極１６０」とを異なる部材として明確に区別するものではない。つまり、「ゲート線５３１」と「ゲート電極１６０」とを入れ替えて表現してもよい。また、「第１透明導電層１４５」及び「画素電極５２０」についても上記と同様の関係である。
〈実施形態１〉
図１乃至図３を用いて、本発明の一実施形態に係る表示装置の概要、画素レイアウト、及びその断面構造について説明する。実施形態１の表示装置１０として、液晶表示装置のトランジスタアレイ基板について説明する。だたし、本発明は液晶表示装置に限定されず、例えば、有機ＥＬ表示装置等の発光素子（ＯＬＥＤ：Organic Light-Emitting Diode）や無機ＥＬ表示装置等の発光素子を利用した発光型表示装置や、電子ペーパーなどに適用することができる。
［表示装置１０の概要］
図１は、本発明の一実施形態に係る表示装置の概要を示す平面図である。図１では、トランジスタや配線が配置されたトランジスタアレイ基板の簡易的な回路図が示されている。トランジスタアレイ基板は、Ｍ行Ｎ列（Ｍ及びＮは自然数）のマトリクス状に配置された複数の画素５００を有している。各画素５００はゲートドライバ回路５３０、データドライバ回路５４０によって制御される。また、各画素５００はコモン配線５５０に接続されている。
ここで、ゲートドライバ回路５３０は、各画素５００の階調に対応するデータ信号を供給する行を選択するドライバ回路であり、各画素５００に対応して設けられ、第１方向Ｄ１に延在するゲート線５３１が接続されている。また、データドライバ回路５４０は、各画素５００にデータ信号を供給するドライバ回路であり、各画素５００に対応して設けられ、第２方向Ｄ２に延在するデータ線５４１が接続されている。また、コモン配線５５０はコモン電圧が印加された配線であり、第１方向Ｄ１に延在するコモン線５５１を介して各画素５００に共通して接続されている。データドライバ回路５４０は、ゲートドライバ回路５３０によって選択された行の画素に対して順次データ信号を供給する。
ゲートドライバ回路５３０及びデータドライバ回路５４０は、それぞれ配線を介してドライバＩＣ５７０に接続される。また、コモン配線５５０もドライバＩＣ５７０に接続される。さらに、ドライバＩＣ５７０は配線を介してＦＰＣ５８０に接続される。ＦＰＣ５８０には外部機器と接続するための外部端子５９０が設けられている。図１では、ゲートドライバ回路５３０、データドライバ回路５４０、及びコモン配線５５０は全てドライバＩＣ５７０に接続された構成を例示したが、この構成に限定されない。例えば、ゲートドライバ回路５３０、データドライバ回路５４０、及びコモン配線５５０の一部または全部がドライバＩＣ５７０を介さずにＦＰＣ５８０に直接接続されてもよい。
［表示装置１０の画素レイアウト］
図２Ａは、本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域を示す平面図である。図２Ａに示すように、画素５００は、第１方向Ｄ１に延在するゲート線５３１と、第１方向Ｄ１に交差する第２方向Ｄ２に延在するデータ線５４１と、ゲート線５３１及びデータ線５４１のクロスポイント５３９に配置された選択トランジスタ５１０と、選択トランジスタ５１０を介してデータ線５４１に接続された画素電極５２０とを有する。また、図示していないが、選択トランジスタ５１０と画素電極５２０との間に保持容量が配置されていてもよい。
図２Ａでは、ゲート線５３１及びデータ線５４１は平面視においてそれぞれ直線形状であり、互いに直交するレイアウトが例示されているが、このレイアウトに限定されない。例えば、ゲート線５３１及びデータ線５４１の両方又は一方は屈曲しながら第１方向Ｄ１又は第２方向Ｄ２に延在してもよい。また、クロスポイント５３９において、ゲート線５３１とデータ線５４１とは９０度以外の角度で交差してもよい。
また、図２Ａでは、画素電極５２０は一部の領域を除いてゲート線５３１とデータ線５４１との間にオフセットが設けられたレイアウト、つまり、平面視において、画素電極５２０は一部の領域を除いてゲート線５３１及びデータ線５４１と重畳しないレイアウトが例示されているが、このレイアウトに限定されない。例えば、平面視において画素電極５２０の外周端部がゲート線５３１及びデータ線５４１と重畳していてもよい。
図２Ａに示す表示装置１０では、選択トランジスタ５１０のオン／オフはゲート線５３１に供給されるゲート電圧によって制御される。つまり、ゲート線５３１に所定のゲート電圧が印加されることで、選択トランジスタ５１０がオン状態となり、データ線５４１と画素電極５２０とを接続する。選択トランジスタ５１０がオン状態になることで、データ線５４１に供給された画素の階調に対応するデータ信号は選択トランジスタ５１０を介して画素電極５２０に供給される。
また、図示しないが、画素電極５２０が配置された基板に対向して設けられ、当該基板と共に液晶材料を挟持する対向基板にはコモン電圧が印加されるコモン電極が形成されている。つまり、表示装置１０において、液晶材料は画素電極５２０とコモン電極との間に生成された縦方向（基板１００のトランジスタ等が形成された面に対して垂直な方向）電界によって配向される。
［表示装置１０の構造］
次に、選択トランジスタ５１０及び画素電極５２０の構造について、平面図及び断面図を用いて詳細に説明する。ここで、実施形態１の選択トランジスタ５１０として、チャネルとして酸化物半導体を用いた構造を例示するが、この構造に限定されず、チャネルとしてシリコンなどの半導体やＧａ−Ａｓ等の化合物半導体、ペンタセン又はテトラシアノキノジメタン（ＴＣＮＱ）等の有機半導体を用いることもできる。
図２Ｂは、本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域の拡大図を示す平面図である。また、図３は、本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域のＡ−Ｂ断面図である。まず、断面図を用いて表示装置１０の構造を説明する。図３に示すように、表示装置１０は、基板１００と、基板１００上に配置された下地層１１０と、下地層１１０上に配置された下部電極１２０（第１電極）と、下部電極１２０に達する第１開口部１３７において環状に設けられた第１側壁１３１及び第１上面１３９を有する第１絶縁層１３０と、第１上面１３９の上方に配置された第１透明導電層１４５と、を有する。
また、表示装置１０は、第１側壁１３１及び第１透明導電層１４５上に配置された酸化物半導体層１４０と、第１側壁１３１に配置された酸化物半導体層１４０に対向して設けられたゲート電極１６０と、酸化物半導体層１４０とゲート電極１６０との間に配置されたゲート絶縁層１５０と、を有する。ここで、第１透明導電層１４５は、酸化物半導体層１４０と第１絶縁層１３０との間に配置され、第１領域１３２において酸化物半導体層１４０の一方に接続されている。また、下部電極１２０は、第２領域１８６において酸化物半導体層１４０の他方に接続されている。さらに、表示装置１０は、第１透明導電層１４５に接続され、第１透明導電層１４５と同一層の画素電極５２０（第２透明導電層）を有する。ここで、画素電極５２０は、上記のように画素の階調に対応するデータ信号が供給される画素電極である。
図３に示すように、第１絶縁層１３０の第１側壁１３１は傾斜面が上方を向くテーパ形状である。また、第１絶縁層１３０の第１開口部１３７は、図２Ｂの斜線部（チャネル領域１４１）の内周をパターン端部とするパターン形状で配置されている。また、第１絶縁層１３０の第１開口部１３７のパターン端部に設けられた第１側壁１３１は、図２Ｂの斜線部（チャネル領域１４１）のように、当該パターンの内周に沿って環状に設けられている。
図２Ｂに示すように、ゲート電極１６０はゲート線５３１の一部であり、下部電極１２０はデータ線５４１の一部である。換言すると、ゲート電極１６０はゲート線５３１に含まれ、下部電極１２０はデータ線５４１に含まれる。また、換言すると、ゲート線５３１はゲート電極１６０に接続され、データ線５４１は下部電極１２０に接続される。
次に、上記で説明したトランジスタに含まれる各層の形状及び材料について、より詳細に説明する。
基板１００は、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの透光性を有する絶縁基板を使用することができる。また、折り曲げ可能な表示装置（フレキシブルディスプレイ）の場合は、基板１００として可撓性を有する基板を使用することができる。可撓性を有する基板としては、樹脂基板を使用することができる。樹脂基板としては、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂などの材料を使用することができる。また、これらの材料に基板の耐熱性を向上させる不純物が混入された樹脂基板を使用することができる。
下地層１１０としては、基板１００からの不純物が酸化物半導体層１４０に拡散することを抑制することができる材料を使用することができる。例えば、下地層１１０として、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化アルミニウム（ＡｌＮｘ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）などを使用することができる（ｘ、ｙは任意）。また、これらの膜を積層した構造を使用してもよい。
ここで、ＳｉＯｘＮｙとは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物であり、ＡｌＯｘＮｙとは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するアルミニウム化合物である。また、ＳｉＮｘＯｙとは、窒素よりも少ない量の酸素を含有するシリコン化合物であり、ＡｌＮｘＯｙとは、窒素よりも少ない量の酸素を含有するアルミニウム化合物である。
上記に例示した下地層１１０は、ナノメートルオーダーで膜厚を制御可能な薄膜によって形成されている。膜厚をナノメートルオーダーで制御可能な薄膜としては、物理蒸着法（Physical Vapor Deposition：ＰＶＤ法）又は化学蒸着法（Chemical Vapor Deposition：ＣＶＤ法）によって成膜された薄膜を用いることができる。ここで、ＰＶＤ法とは、スパッタリング法、真空蒸着法、電子ビーム蒸着法、めっき法、及び分子線エピタキシー法などを用いた成膜方法である。また、ＣＶＤ法とは、熱ＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法（Ｃａｔ（Catalytic）−ＣＶＤ法又はホットワイヤＣＶＤ法）などを用いた成膜方法である。また、ナノメートルオーダー（１μｍ未満の範囲）で膜厚を制御することができれば、上記に例示した蒸着法以外の方法を用いて成膜した薄膜であってもよい。
下部電極１２０は、一般的な金属材料又は導電性材料を使用することができる。例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）などを使用することができる。また、これらの材料の合金を使用してもよい。また、これらの材料の窒化物を使用してもよい。また、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物を使用してもよい。また、これらの膜を積層した構造を使用してもよい。下部電極１２０も、下地層１１０と同様にナノメートルオーダーで膜厚を制御可能な薄膜によって形成することができる。
ここで、下部電極１２０として使用する材料は、酸化物半導体をチャネルに用いたトランジスタを有する表示装置の製造工程における熱処理工程に対して耐熱性を有し、その上層に配置される酸化物半導体層１４０との接触抵抗が低い材料を使用することが好ましい。ここで、酸化物半導体層１４０と良好な電気的接触を得るために、仕事関数が酸化物半導体層１４０より小さい金属材料を用いることができる。また、下部電極１２０上に酸化物半導体層１４０を成膜する場合、下部電極１２０表面は酸素雰囲気に曝される。したがって、酸化物半導体層１４０と良好な電気的接触を得るためには、少なくとも下部電極１２０の最表面が酸化しにくい材料を用いるとよい。又は、少なくとも下部電極１２０の最表面が酸化しても高抵抗化しにくい材料を用いるとよい。
第１絶縁層１３０は、下地層１１０と同様に、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＳｉＮｘＯｙ、ＡｌＯｘ、ＡｌＮｘ、ＡｌＯｘＮｙ、ＡｌＮｘＯｙなどの無機絶縁材料や、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などの有機絶縁材料を用いることができる。また、第１絶縁層１３０は、ナノメートルオーダーで膜厚を制御可能な薄膜によって形成されており、下地層１１０と同様の方法で形成された薄膜を用いることができる。第１絶縁層１３０と下地層１１０とは同じ材料を用いてもよく、異なる材料を用いてもよい。
また、図３では、第１絶縁層１３０の第１側壁１３１の断面形状が直線状の順テーパ形状である構造を例示したが、この構造に限定されず、第１側壁１３１の形状が上方に向かって凸形状の順テーパ形状であってもよく、逆に上方に向かって凹形状の順テーパ形状であってもよい。一方、第１側壁１３１の傾斜面は上方を向いた順テーパ形状に限定されず、垂直形状であってもよく、又は傾斜面が下方を向いた逆テーパ形状であってもよい。
また、図３では、第１絶縁層１３０が単層である構造を例示したが、この構造に限定されず、複数の異なる層が積層された構造であってもよい。この場合、異なる層によって第１側壁１３１のテーパ角及び形状が異なっていてもよい。また、第１絶縁層１３０として、異なる物性の層（例えば、ＳｉＮｘ及びＳｉＯｘ）を積層させることで、第１側壁１３１の場所によって特性が異なる酸化物半導体層１４０が形成されるようにしてもよい。つまり、表示装置１０のトランジスタは、特性が異なる酸化物半導体層１４０が直列に接続されたチャネルを有していてもよい。
第１透明導電層１４５及び画素電極５２０は、一般的な透光性を有する導電性材料を使用することができる。例えば、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＺｎＯ（酸化亜鉛）、ＳｎＯ２（酸化スズ）、Ｉｎ２Ｏ３（酸化インジウム）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）、ニオブ（Ｎｂ）などの不純物がドーパントとして添加された酸化チタン等の導電性酸化物を使用してもよい。また、これらの膜を積層した構造を使用してもよい。
酸化物半導体層１４０は、半導体の特性を有する酸化金属を用いることができる。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体を用いることができる。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いることができる。ただし、本発明に使用されＩｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を大きくしてもよい。また、酸化物半導体層１４０は、ナノメートルオーダーで膜厚を制御可能な薄膜によって形成することができる。
また、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体に他の元素が添加されていてもよく、例えばＡｌ、Ｓｎなどの金属元素が添加されていてもよい。また、上記の酸化物半導体以外にも酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化スズ（ＳｎＯ２）、酸化チタン（ＴｉＯ２）、酸化バナジウム（ＶＯ２）、酸化インジウム（Ｉｎ２Ｏ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）などを用いることができる。なお、酸化物半導体層１４０はアモルファスであってもよく、結晶性であってもよい。また、酸化物半導体層１４０はアモルファスと結晶の混相であってもよい。
ゲート絶縁層１５０は、下地層１１０及び第１絶縁層１３０と同様に、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＳｉＮｘＯｙ、ＡｌＯｘ、ＡｌＮｘ、ＡｌＯｘＮｙ、ＡｌＮｘＯｙなどの無機絶縁材料を用いることができる。また、ゲート絶縁層１５０は、ナノメートルオーダーで膜厚を制御可能な薄膜によって形成されており、下地層１１０と同様の方法で形成した薄膜を用いることができる。また、ゲート絶縁層１５０はこれらの絶縁層を積層した構造を使用することができる。ゲート絶縁層１５０は、下地層１１０及び第１絶縁層１３０と同じ材料であってもよく、異なる材料であってもよい。
ゲート電極１６０は、下部電極１２０と同様の材料を用いることができる。ゲート電極１６０は下部電極１２０と同じ材料を用いてもよく、異なる材料を用いてもよい。ゲート電極１６０として使用する材料は、酸化物半導体をチャネルに用いたトランジスタの製造工程における熱処理工程に対して耐熱性を有し、ゲート電極が０Ｖのときにトランジスタがオフするエンハンスメント型となる仕事関数を有する材料を用いることが好ましい。ゲート電極１６０はナノメートルオーダーで膜厚を制御可能な薄膜によって形成することができる。図３では、ゲート電極１６０が単層である構造を例示したが、この構造に限定されず、複数の異なる層が積層された構造であってもよい。
［表示装置１０の動作］
図２Ｂ及び図３に示す表示装置１０を用いて、画素を駆動する動作について説明する。図２Ｂに示すように、表示装置１０はゲート線５３１、データ線５４１、選択トランジスタ５１０、及び画素電極５２０を有する。ここで、選択トランジスタ５１０は酸化物半導体層１４０をチャネルとするトランジスタである。また、ゲート線５３１はゲート電極１６０に接続されている。また、データ線５４１は下部電極１２０に接続されている。また、画素電極５２０は選択トランジスタ５１０のドレイン側に接続されており、選択トランジスタ５１０がオン状態になることで選択トランジスタ５１０を介してデータ線５４１に接続される。
まず、ゲート線５３１に選択トランジスタ５１０をオン状態にするゲート電圧が印加されることで、ゲート電極１６０にもゲート電圧が印加される。そして、ゲート電極１６０に印加されたゲート電圧に基づき、ゲート絶縁層１５０を介して酸化物半導体層１４０に電界が生成されることで、第１側壁１３１に配置された酸化物半導体層１４０にチャネルが形成される。ここで、第１側壁１３１は環状に設けられているため、図２Ｂに示すように、環状のチャネル領域１４１が形成される。ここで、図２Ｂに示す選択トランジスタ５１０は、そのチャネル領域が環状に形成されていることから、当該構成を「サラウンド型」又は「サラウンド型トランジスタ」という。
酸化物半導体層１４０にチャネル領域１４１が形成された状態でデータ線５４１にデータ信号が印加されると、下部電極１２０、チャネル領域１４１、及び第１透明導電層１４５を介してデータ信号が画素電極５２０に供給される。つまり、下部電極１２０はソース電極として機能し、第１透明導電層１４５はドレイン電極として機能する。そして、ゲート線５３１に印加されていたゲート電圧が選択トランジスタ５１０をオフ状態にする電圧に変化することで、選択トランジスタ５１０はオフ状態になり、画素電極５２０はデータ信号が供給された状態に保たれる。画素電極５２０と対向基板に設けられたコモン電極との間には、これらの電極間の電位差に基づいた電界が形成され、液晶材料が配向される。
つまり、表示装置１０において、選択トランジスタ５１０のゲート電極１６０、ソース電極として機能する下部電極１２０、及びドレイン電極として機能する第１透明導電層１４５は、平面視において、ゲート線５３１又はデータ線５４１と重畳する領域に配置することができる。より具体的には、選択トランジスタ５１０は、ゲート線５３１とデータ線５４１とが交差する領域、つまりクロスポイント５３９を含む領域に形成することができる。
ここで、酸化物半導体層１４０をチャネルに用いた選択トランジスタ５１０はオフ電流が非常に小さいため、画素電極５２０に供給されたデータ信号は次のフレームのデータ信号供給まで維持されるが、必要に応じて画素電極５２０に供給されたデータ信号を保持するための保持容量が設けられてもよい。また、図２Ｂ及び図３では、平面視においてゲート電極１６０と重畳しない領域にも酸化物半導体層１４０が配置された構造を例示したが、この構造に限定されず、平面視においてゲート電極１６０と重畳しない領域には酸化物半導体層１４０が配置されない構造であってもよい。
上記のように、表示装置１０において、第１側壁１３１に配置された酸化物半導体層１４０がチャネルとして機能する。したがって、表示装置１０におけるチャネル長は第１絶縁層１３０の膜厚及び第１側壁１３１のテーパ角によって制御される。
以上のように、本発明の実施形態１に係る表示装置１０によると、第１絶縁層１３０の第１側壁１３１に配置された酸化物半導体層１４０がチャネルとなるため、第１絶縁層１３０の膜厚及び第１側壁１３１のテーパ角の両方又は一方を制御することによって、選択トランジスタ５１０のチャネル長を制御することができる。上記のように、第１絶縁層１３０は、ナノメートルオーダーで膜厚を制御可能な薄膜によって形成されているため、ばらつきのオーダーがマイクロメートルオーダーであるフォトリソグラフィのパターニング限界よりも小さいチャネル長を有するトランジスタを実現することが可能となる。その結果、オン電流を向上させることができるトランジスタを有する表示装置を提供することができる。
また、本発明の実施形態１に係る表示装置１０によると、選択トランジスタ５１０をゲート線５３１とデータ線５４１とが交差するクロスポイント５３９に配置することができるため、画素の開口率が高い表示装置を提供することができる。また、第１側壁１３１の付近において、第１透明導電層１４５が第１絶縁層１３０と酸化物半導体層１４０との間に配置されることで、選択トランジスタ５１０のオン抵抗をより低減することができる。
また、本発明の実施形態１に係る表示装置１０によると、環状の第１側壁１３１に対して酸化物半導体層１４０が配置され、チャネル領域１４１が環状に形成されているため、酸化物半導体層１４０のパターン端部がチャネル領域１４１に含まれない。酸化物半導体層１４０のパターン端部は、酸化物半導体層１４０のエッチングの際に物性が変化してしまうことがあるが、表示装置１０では、酸化物半導体層１４０のパターン端部がチャネル領域１４１に含まれないため、酸化物半導体層１４０のパターン端部に起因したリークパスは発生しない。つまり、オフ電流がさらに少ないトランジスタを有する表示装置を実現することができる。
また、本発明の実施形態１に係る表示装置１０によると、第１絶縁層１３０の膜厚は上記のようにＰＶＤ法又はＣＶＤ法が用いられ、ナノメートルオーダーで制御することが可能であるため、膜厚の基板面内ばらつきもナノメートルオーダーに制御することができる。また、第１側壁１３１のテーパ角は、第１絶縁層１３０のエッチングレート及びレジストの後退量によって制御され、これらのばらつき制御も第１絶縁層１３０の膜厚ばらつきと同等のオーダーで制御することが可能である。したがって、第１絶縁層１３０の膜厚及びテーパ角の基板面内のばらつきは、フォトリソグラフィによるパターニングの基板面内のばらつきに比べて小さくすることができる。その結果、チャネル長の基板面内ばらつきを抑制することができるトランジスタを有する表示装置を実現することができる。
また、本発明の実施形態１に係る表示装置１０によると、第１側壁１３１の傾斜面がテーパ形状であることで、第１側壁１３１に対する酸化物半導体層１４０及びゲート絶縁層１５０の被覆性（カバレッジ）が向上する。したがって、第１側壁１３１に形成される酸化物半導体層１４０及びゲート絶縁層１５０の膜厚の制御性が良くなる。その結果、特性ばらつきが少ないトランジスタを有する表示装置を得ることができる。
［表示装置１０の製造方法］
図４乃至図９を用いて、本発明の一実施形態に係る表示装置の製造方法について、平面図及び断面図を参照しながら説明する。
図４は、本発明の一実施形態に係る表示装置の製造方法において、基板上に下地層及び下部電極を形成する工程を示す平面図である。図５は、本発明の一実施形態に係る表示装置の製造方法において、基板上に下地層及び下部電極を形成する工程を示す断面図である。図５に示すように、基板１００上に下地層１１０及び下部電極１２０を成膜し、フォトリソグラフィ及びエッチングによって図４に示す下部電極１２０（及びデータ線５４１）のパターンを形成する。ここで、下部電極１２０のエッチングは、下部電極１２０のエッチングレートと下地層１１０のエッチングレートとの選択比が大きい条件で処理することが好ましい。
図６は、本発明の一実施形態に係る表示装置の製造方法において、第１絶縁層及び第１透明導電層を形成する工程を示す平面図である。また、図７は、本発明の一実施形態に係る表示装置の製造方法において、第１絶縁層及び第１透明導電層を形成する工程を示す断面図である。図７に示すように、下部電極１２０上及び下地層１１０上に第１絶縁層１３０及び第１透明導電層１４５を成膜し、フォトリソグラフィ及びエッチングによって図６に示す第１開口部１３７のパターンを形成する。
ここで、第１絶縁層１３０及び第１透明導電層１４５を一括でエッチングしてもよく、それぞれを別の工程でエッチングしてもよい。例えば、まず、フォトリソグラフィ及びエッチングによって第１透明導電層１４５に第１開口部１３７に対応する開口部を形成し、開口部が形成された第１透明導電層１４５をマスクとして第１絶縁層１３０をエッチングすることで第１開口部１３７を形成してもよい。または、第１絶縁層１３０のパターンを形成した後に第１透明導電層１４５を第１絶縁層１３０の上面及び側壁に成膜し、フォトリソグラフィ及びエッチングによって第１透明導電層１４５のパターンを形成してもよい。
第１絶縁層１３０のエッチングは、少なくとも第１絶縁層１３０のエッチングレートと下部電極１２０のエッチングレートとの選択比が大きい条件で処理することが好ましい。第１開口部１３７が下部電極１２０及び下地層１１０に達する場合は、第１絶縁層１３０のエッチングは、第１絶縁層１３０のエッチングレートと下部電極１２０及び下地層１１０の両方のエッチングレートとの選択比が大きい条件で処理するとよい。ここで、第１絶縁層１３０及び下地層１１０が同じ材料で形成されるなど、第１絶縁層１３０と下地層１１０との高い選択比を確保することが困難な場合、下地層１１０上にエッチングストッパとなる層を配置してもよい。また、図６では、第１開口部１３７は方形のパターンであるが、このパターン形状に限定されず、例えば、円形、楕円形、多角形、湾曲形など多様な形状であってもよい。
ここで、第１絶縁層１３０の第１側壁１３１をテーパ形状にするためのエッチング方法について説明する。第１側壁１３１のテーパ角は、第１絶縁層１３０のエッチングレートと第１絶縁層１３０をエッチングする際にマスクとして用いるレジストの水平方向のエッチングレート（以下、レジストの後退量という）とによって制御することができる。例えば、第１絶縁層１３０のエッチングレートに比べてレジストの後退量が小さい場合、第１側壁１３１のテーパ角は大きく（垂直に近い角度）なり、レジストの後退量がゼロの場合は、第１側壁１３１は垂直となる。一方、第１絶縁層１３０のエッチングレートに比べてレジストの後退量が大きい場合、第１側壁１３１のテーパ角は小さく（緩やかな傾斜）なる。ここで、レジストの後退量はレジストパターン端部のテーパ角やレジストのエッチングレートによって調整することができる。
図８は、本発明の一実施形態に係る表示装置の製造方法において、酸化物半導体層を形成する工程を示す平面図である。図９は、本発明の一実施形態に係る表示装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。図９に示すように、図７に示す基板の全面に酸化物半導体層１４０を成膜し、フォトリソグラフィ及びエッチングによって図８に示す酸化物半導体層１４０のパターンを形成する。酸化物半導体層１４０はスパッタリング法を用いて成膜することができる。酸化物半導体層１４０は、少なくとも第１絶縁層１３０に設けられた第１開口部１３７のパターン内周に沿って環状に設けられた第１側壁１３１を覆うように形成されていればよい。
また、酸化物半導体層１４０をエッチングする際に、酸化物半導体層１４０の下方に設けられた第１透明導電層１４５をエッチングする。当該エッチングによって、酸化物半導体層１４０のパターンを形成する工程で図８に示す画素電極５２０のパターンを形成することができる。酸化物半導体層１４０、第１透明導電層１４５、及び画素電極５２０のエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層１４０、第１透明導電層１４５、及び画素電極５２０をエッチングする場合、シュウ酸を含むエッチャントを用いることができる。
ここで、図９では、酸化物半導体層１４０が第１側壁１３１の全域に形成された構成を例示したが、この構成に限定されず、例えば第１側壁１３１の一部分のみを覆うような形状であってもよい。または、第１側壁１３１に酸化物半導体層１４０が形成されていない箇所が存在してもよい。また、図９では、画素電極５２０上の酸化物半導体層１４０を除去しない製造方法を例示したが、この製造方法に限定されず、画素電極５２０上の酸化物半導体層１４０を除去してもよい。
そして、図９に示す基板の全面にゲート絶縁層１５０及びゲート電極１６０を形成し、フォトリソグラフィ及びエッチングによって図２Ｂ及び図３に示すゲート電極１６０のパターンを形成する。ここで、図２Ｂに示すように、平面視において、ゲート電極１６０は環状の第１側壁１３１を覆うように配置されている。上記に示す製造工程によって、図２Ｂ及び図３に示すような本発明の実施形態１に係る表示装置１０を形成することができる。ここで、図３における第１側壁１３１に形成された酸化物半導体層１４０がチャネル領域１４１となる。つまり、図２Ｂにおいてチャネル領域１４１は酸化物半導体層１４０とゲート電極１６０とが重畳する領域に形成される。換言すると、選択トランジスタ５１０のチャネル領域１４１は第１側壁１３１に沿って環状に形成され、チャネル領域１４１は酸化物半導体層１４０のパターン端部を含まないサラウンド型の構成となっている。
以上のように、本発明の実施形態１に係る表示装置１０の製造方法によると、第１絶縁層１３０及び第１透明導電層１４５を一括でエッチングし、第１透明導電層１４５及び酸化物半導体層１４０を一括でエッチングすることで、第１透明導電層１４５のパターンを形成するエッチング工程を別途設ける必要がなく、より少ない工程数で表示装置１０を実現することができる。その結果、生産性を高めることができ、製造コストを低減することができる。
〈実施形態１の変形例１〉
図１０を用いて、本発明の一実施形態の変形例について説明する。実施形態１の変形例１に係る表示装置１１は、実施形態１で説明した表示装置１０と類似している。以下の説明において、表示装置１０と同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。
［表示装置１１の構造］
図１０は、本発明の一実施形態の変形例に係る表示装置の選択トランジスタ領域及び画素領域の断面図である。図１０に示す表示装置１１は図３に示す表示装置１０と類似しているが、表示装置１１は、酸化物半導体層１４０と第１透明導電層１４５とが重畳する領域において、酸化物半導体層１４０が第１透明導電層１４５の下方に配置されている点、画素電極５２０が配置された領域において酸化物半導体層１４０が配置されていない点において、表示装置１０と相違する。
図１０に示す表示装置１１は、酸化物半導体層１４０のエッチングと第１透明導電層１４５のエッチングとをそれぞれ異なる工程で行うことで実現することができる。図１０では、画素電極５２０が配置された領域において、酸化物半導体層１４０が配置されない構造を例示したが、この構造に限定されない。例えば、図３に示す表示装置１０に示すように、画素電極５２０が配置された領域に酸化物半導体層１４０が配置されていてもよい。
以上のように、本発明の実施形態１の変形例１に係る表示装置１１によると、酸化物半導体層１４０が配置されていないため、画素電極５２０が配置された領域における透光率を向上させることができる。
〈実施形態１の変形例２〉
図１１を用いて、本発明の一実施形態の変形例について説明する。実施形態１の変形例２に係る表示装置１２は、実施形態１で説明した表示装置１０と類似している。以下の説明において、表示装置１０と同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。
［表示装置１２の構造］
図１１は、本発明の一実施形態の変形例に係る表示装置の選択トランジスタ領域及び画素領域の断面図である。図１１に示す表示装置１２は図３に示す表示装置１０と類似しているが、表示装置１２は、画素電極５２０（第２透明導電層）が第１絶縁層１３０に配置された第２開口部１３８を介して選択トランジスタ５１０の下部電極１２０（第１電極）に接続されている点、選択トランジスタ５１０の第１透明導電層１４５と画素電極５２０とが分離されている点において、表示装置１０と相違する。
つまり、表示装置１２においては、下部電極１２０が選択トランジスタ５１０のドレイン電極として機能し、第１透明導電層１４５がソース電極として機能する。したがって、データ線５４１は第１透明導電層１４５と同一層によって形成され、第１透明導電層１４５がデータ線５４１の一部となる。図１１では、画素電極５２０上に酸化物半導体層１４０が配置された構造を例示したが、この構造に限定されず、画素電極５２０上に酸化物半導体層１４０が配置されていない構造であってもよい。また、図１１では、データ線５４１及び第１透明導電層１４５が同一層である構造を例示したが、この構造に限定されず、データ線５４１が第１透明導電層１４５とは異なる層の導電層で形成されてもよい。
以上のように、本発明の実施形態１の変形例２に係る表示装置１２によると、画素電極５２０が選択トランジスタ５１０の下部電極１２０に接続されていることで、選択トランジスタ５１０のドレイン電極である下部電極１２０が画素電極５２０付近まで延在することができるため、選択トランジスタ５１０と画素電極５２０との間の抵抗値を小さくすることができる。
〈実施形態１の変形例３〉
図１２を用いて、本発明の一実施形態の変形例について説明する。実施形態１の変形例３に係る表示装置１３は、実施形態１の変形例２で説明した表示装置１２と類似している。以下の説明において、表示装置１２と同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。
［表示装置１３の構造］
図１２は、本発明の一実施形態の変形例に係る表示装置の選択トランジスタ領域及び画素領域の断面図である。図１２に示す表示装置１３は図１１に示す表示装置１２と類似しているが、表示装置１３は、酸化物半導体層１４０と第１透明導電層１４５とが重畳する領域において、酸化物半導体層１４０が第１透明導電層１４５の下方に配置されている点、画素電極５２０が配置された領域において酸化物半導体層１４０が配置されていない点において、表示装置１２と相違する。
図１２に示す表示装置１３は、酸化物半導体層１４０のエッチングと第１透明導電層１４５のエッチングとをそれぞれ異なる工程で行うことで実現することができる。図１２では、画素電極５２０が配置された領域において、酸化物半導体層１４０が配置されない構造を例示したが、この構造に限定されない。例えば、図１１に示す表示装置１２に示すように、画素電極５２０が配置された領域に酸化物半導体層１４０が配置されていてもよい。
以上のように、本発明の実施形態１の変形例３に係る表示装置１３によると、酸化物半導体層１４０が配置されていないため、画素電極５２０が配置された領域における透光率を向上させることができる。
〈実施形態２〉
図１３及び図１４を用いて、本発明の一実施形態に係る画素レイアウト、及びその断面構造について説明する。実施形態２の表示装置２０として、横電界方式の液晶表示装置のトランジスタアレイ基板について説明する。なお、表示装置２０の概要については、実施形態１と同様であるので、ここでは説明を省略する。
［表示装置２０の画素レイアウト］
図１３は、本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域を示す平面図である。図１３に示すように、画素５００は、第１方向Ｄ１に延在するゲート線５３１と、第１方向Ｄ１に交差する第２方向Ｄ２に屈曲しながら延在するデータ線５４１と、ゲート線５３１及びデータ線５４１のクロスポイント５３９に配置された選択トランジスタ５１０と、選択トランジスタ５１０を介してデータ線５４１に接続された画素電極５２０と、平面視において画素電極５２０に対向して配置され、第１方向Ｄ１に延在するコモン線５５１に接続されたコモン電極５５５（第３透明導電層）と、平面視において画素電極５２０と上部電極１８０とが重畳し、選択トランジスタ５１０及び画素電極５２０に接続された保持容量５６０と、を有する。
図１３に示すように、画素電極５２０及びコモン電極５５５は、データ線５４１に沿って屈曲しながら第２方向Ｄ２に延在している。また、保持容量５６０は、画素電極５２０の一部と、第３開口部１７５を介してコモン電極５５５に接続された上部電極１８０と、が平面視において重畳する領域に設けられている。また、コモン線５５１はクロスポイント５３９に配置された選択トランジスタ５１０を回避するように第１方向Ｄ１に延在している。
ここで、図１３では、画素電極５２０は隣接するデータ線５４１の両方に沿って２本配置され、２本の画素電極５２０の略中間に１本のコモン電極５５５が配置された構成を例示したが、この構成に限定されない。例えば、コモン電極５５５が隣接するデータ線５４１の両方に沿って２本配置され、２本のコモン電極５５５の略中間に１本の画素電極５２０が配置されてもよい。また、隣接するデータ線５４１に沿って配置された画素電極５２０及びコモン電極５５５の一方又は両方が３本以上であってもよい。
図１３では、データ線５４１、画素電極５２０、及びコモン電極５５５が屈曲しながら第２方向Ｄ２に延在する構成を例示したが、この構成に限定されず、データ線５４１、画素電極５２０、及びコモン電極５５５は直線形状で第２方向Ｄ２に延在する構成であってもよい。また、図１３では、選択トランジスタ５１０及び画素電極５２０に保持容量５６０が接続された構成を例示したが、この構成に限定されない。例えば、選択トランジスタ５１０のオフ電流が、画素電極５２０に供給されたデータ信号を次のフレームのデータ信号供給まで維持することができる程度に十分に小さければ、保持容量５６０を省略することができる。
図１３に示す表示装置２０では、ゲート線５３１にゲート電圧が印加されることで選択トランジスタ５１０がオン状態となる。そして、選択トランジスタ５１０がオン状態でデータ線５４１にデータ信号が印加されると、データ信号は選択トランジスタ５１０を介して画素電極５２０に供給される。一方、コモン電極５５５にはコモン線５５１を介してコモン電圧が印加されている。つまり、表示装置２０において、画素電極５２０（第２透明導電層）及びコモン電極５５５（第３透明導電層）には異なる電圧が印加され、液晶材料は画素電極５２０とコモン電極５５５との間に生成された横方向（基板１００のトランジスタ等が形成された面に対して水平な方向）電界によって配向される。
［表示装置２０の構造］
次に、選択トランジスタ５１０及び画素電極５２０の構造について、平面図及び断面図を用いて詳細に説明する。ここで、実施形態２の選択トランジスタ５１０及び画素電極５２０として、図３に示した実施形態１の選択トランジスタ５１０及び画素電極５２０と同様の構造を用いた場合について説明するが、実施形態１の変形例に示した選択トランジスタ及び画素電極と同様の構造を用いることもできる。また、実施形態２の選択トランジスタ５１０のチャネルとして酸化物半導体を用いた構造を例示するが、この構造に限定されず、チャネルとしてシリコンなどの半導体やＧａ−Ａｓ等の化合物半導体、ペンタセン又はテトラシアノキノジメタン（ＴＣＮＱ）等の有機半導体を用いることもできる。
図１４は、本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域のＣ−Ｄ断面図である。図１４に示すように、表示装置２０は、図３に示す表示装置１０の選択トランジスタ５１０の構造に加え、ゲート電極１６０上に配置され、コモン電極５５５に達する第３開口部１７５が設けられた層間絶縁層１７０（第３絶縁層）と、第３開口部１７５を介してコモン電極５５５に接続された上部電極１８０と、を有する。ここで、図１４に示すように、コモン線５５１及びコモン電極５５５（第３透明導電層）は、第１透明導電層１４５及び画素電極５２０（第２透明導電層）と同一層で形成されている。
また、表示装置２０においては、ゲート電極１６０はゲート線５３１の一部であり、下部電極１２０はデータ線５４１の一部である。換言すると、ゲート電極１６０はゲート線５３１に含まれ、下部電極１２０はデータ線５４１に含まれる。また、換言すると、ゲート線５３１はゲート電極１６０に接続され、データ線５４１は下部電極１２０に接続される。また、選択トランジスタ５１０は、ゲート線５３１とデータ線５４１とが交差する領域、つまりクロスポイント５３９を含む領域に形成することができる。
保持容量５６０は、画素電極５２０と上部電極１８０とを一対の電極とする容量素子である。また、保持容量５６０は、画素電極５２０と上部電極１８０との間に配置されたゲート絶縁層１５０及び層間絶縁層１７０を誘電体とする容量素子である。図１４に示した表示装置２０では、保持容量５６０の画素電極５２０に対向する電極がゲート電極１６０の層よりも上層の上部電極１８０で形成された構造を例示したが、この構造に限定されない。例えば、保持容量５６０の画素電極５２０に対向する電極がゲート電極１６０と同一層で形成された構造であってもよい。つまり、保持容量５６０は、ゲート絶縁層１５０を誘電体とする容量素子であってもよい。
画素５００の選択トランジスタ５１０に接続されたゲート線５３１に隣接するゲート線５３５は、ゲート絶縁層１５０と同一層で形成された絶縁層１５２によってコモン線５５１から離隔されている。
また、図１４では、コモン電極５５５上に酸化物半導体層１４０が配置された構造を例示したが、この構造に限定されず、コモン電極５５５上に酸化物半導体層１４０が配置されておらず、上部電極１８０とコモン電極５５５とが接触する構造であってもよい。
ここで、図１４に示す表示装置２０は、図３に示す表示装置１０を用いて横電界方式の液晶表示装置を実現した構造を例示したが、この構造に限定されない。例えば、図１０乃至図１２に示す表示装置１１乃至１３を用いて横電界方式の液晶表示装置を実現してもよい。
次に、上記で説明したトランジスタに含まれる各層の形状及び材料について、より詳細に説明する。ここで、基板１００、下地層１１０、下部電極１２０、第１絶縁層１３０、酸化物半導体層１４０、第１透明導電層１４５、画素電極５２０、ゲート絶縁層１５０、及びゲート電極１６０は実施形態１で説明したものと同様のものを使用することができる。
層間絶縁層１７０は、下地層１１０、第１絶縁層１３０、及びゲート絶縁層１５０と同様に、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＳｉＮｘＯｙ、ＡｌＯｘ、ＡｌＮｘ、ＡｌＯｘＮｙ、ＡｌＮｘＯｙなどの無機絶縁材料を用いることができる。また、層間絶縁層１７０は、ナノメートルオーダーで膜厚を制御可能な薄膜によって形成されており、下地層１１０と同様の方法でした薄膜を用いることができる。層間絶縁層１７０としては、上記の無機絶縁材料の他にＴＥＯＳ層や有機絶縁材料を用いることができる。ここで、ＴＥＯＳ層とはＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料としたＣＶＤ層を指すもので、下地の段差を緩和して平坦化する効果を有する膜である。また、有機絶縁材料としては、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。層間絶縁層１７０は、上記の材料を単層で用いてもよく、積層させてもよい。例えば、無機絶縁材料及び有機絶縁材料を積層させてもよい。
上部電極１８０は、下部電極１２０及びゲート電極１６０と同様の材料を用いることができる。上部電極１８０は下部電極１２０及びゲート電極１６０と同じ材料を用いてもよく、異なる材料を用いてもよい。また、上部電極１８０は、下部電極１２０及びゲート電極１６０として列挙した材料以外に銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などを用いることもできる。上部電極１８０はナノメートルオーダーで膜厚を制御可能な薄膜によって形成した薄膜を用いることができる。上部電極１８０として使用する材料は、酸化物半導体をチャネルに用いたトランジスタの製造工程における熱処理工程に対して耐熱性を有する材料を使用することが好ましい。
以上のように、本発明の実施形態２に係る表示装置２０によると、実施形態１に係る表示装置第１０と同等の効果を得ることができ、さらに視野角が広い横電界方式の液晶表示装置を実現することができる。また、工程数を増加させることなく、保持容量５６０を形成することができる。
〈実施形態２の変形例１〉
図１５を用いて、本発明の一実施形態の変形例について説明する。実施形態２の変形例１に係る表示装置２１は、実施形態２で説明した表示装置２０と類似している。以下の説明において、表示装置２０と同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。
［表示装置２１の構造］
図１５は、本発明の一実施形態の変形例に係る表示装置の選択トランジスタ領域及び画素領域の断面図である。図１５に示す表示装置２１は図１４に示す表示装置２０と類似しているが、表示装置２１は、酸化物半導体層１４０に接続された上部電極１８４（第２電極）及び下部電極１２０と画素電極５２０とを接続する上部電極１８２と、酸化物半導体層１４０と上部電極１８４との間に配置された層間絶縁層１７０（第２絶縁層）とを有する点において表示装置２０と相違する。
より詳細に説明すると、表示装置２１は、上部電極１８４が層間絶縁層１７０に設けられた第５開口部１７７を介して第１絶縁層１３０上の酸化物半導体層１４０に接続されている点、上部電極１８２が第１絶縁層１３０及び層間絶縁層１７０に設けられた第４開口部１７６を介して、画素電極５２０（第２透明導電層）と選択トランジスタ５１０の下部電極１２０（第１電極）とを接続する点、選択トランジスタ５１０の第１透明導電層１４５と画素電極５２０とが分離されている点において、表示装置２０と相違する。
また、図１５には明示されていないが、表示装置２１では、図１４の表示装置２０とは異なり、上部電極１８４がデータ線５４１の一部となる。つまり、データ線５４１は上部電極１８４を介して第１透明導電層１４５に接続されている。表示装置２１においては、下部電極１２０が選択トランジスタ５１０のドレイン電極として機能し、第１透明導電層１４５がソース電極として機能する。
ここで、図１５では、上部電極１８４と酸化物半導体層１４０とが接触する構造を例示したが、この構造に限定されず、例えば、第５開口部１７７が第１透明導電層１４５まで達しており、上部電極１８４と第１透明導電層１４５とが接触する構造であってもよい。また、上記と同様に、第４開口部１７６が画素電極５２０まで達しており、上部電極１８２が第４開口部１７６において露出された画素電極５２０の上面と接触する構造であってもよい。また、図１５では、画素電極５２０上及びコモン電極５５５上に酸化物半導体層１４０が配置された構造を例示したが、この構造に限定されず、画素電極５２０上及びコモン電極５５５上に酸化物半導体層１４０が配置されていない構造であってもよい。
以上のように、本発明の実施形態２の変形例１に係る表示装置２１によると、画素電極５２０が選択トランジスタ５１０の下部電極１２０に接続されていることで、選択トランジスタ５１０のドレイン電極である下部電極１２０から画素電極５２０までを下部電極１２０と同一層の配線で接続することができる。下部電極１２０として、透明導電層よりも抵抗の低い金属材料を用いることができるため、この構成によって、選択トランジスタ５１０と画素電極５２０との間の抵抗値を小さくすることができる。
［表示装置２１の製造方法］
図１６乃至図２０を用いて、本発明の一実施形態に係る表示装置の製造方法について、断面図を参照しながら説明する。
図１６は、本発明の一実施形態の変形例に係る表示装置の製造方法において、基板上に下地層及び下部電極を形成する工程を示す断面図である。図１６に示すように、基板１００上に下地層１１０及び下部電極１２０を成膜し、フォトリソグラフィ及びエッチングによって下部電極１２０（及びデータ線５４１）のパターンを形成する。ここで、下部電極１２０のエッチングは、下部電極１２０のエッチングレートと下地層１１０のエッチングレートとの選択比が大きい条件で処理することが好ましい。
図１７は、本発明の一実施形態の変形例に係る表示装置の製造方法において、第１絶縁層及び第１透明導電層を形成する工程を示す断面図である。図１７に示すように、下部電極１２０上及び下地層１１０上に第１絶縁層１３０及び第１透明導電層１４５を成膜し、フォトリソグラフィ及びエッチングによって第１開口部１３７及び第２開口部１３８のパターンを形成する。第１絶縁層１３０及び第１透明導電層１４５の加工方法は、実施形態１と同様の方法を採用することができる。
第１絶縁層１３０のエッチングは、少なくとも第１絶縁層１３０のエッチングレートと下部電極１２０のエッチングレートとの選択比が大きい条件で処理することが好ましい。第１開口部１３７又は第２開口部１３８が下部電極１２０及び下地層１１０に達する場合は、第１絶縁層１３０のエッチングは、第１絶縁層１３０のエッチングレートと下部電極１２０及び下地層１１０の両方のエッチングレートとの選択比が大きい条件で処理するとよい。ここで、第１絶縁層１３０及び下地層１１０が同じ材料で形成されるなど、第１絶縁層１３０と下地層１１０との高い選択比を確保することが困難な場合、下地層１１０上にエッチングストッパとなる層を配置してもよい。また、第１開口部１３７及び第２開口部１３８のパターン形状は方形でもよく、円形、楕円形、多角形、湾曲形など多様な形状であってもよい。
図１８は、本発明の一実施形態の変形例に係る表示装置の製造方法において、酸化物半導体層を形成する工程を示す断面図である。図１８に示すように、図１７に示す基板の全面に酸化物半導体層１４０を成膜し、フォトリソグラフィ及びエッチングによって図１８に示す酸化物半導体層１４０のパターンを形成する。酸化物半導体層１４０はスパッタリング法を用いて成膜することができる。酸化物半導体層１４０は、少なくとも第１絶縁層１３０に設けられた第１開口部１３７のパターン内周に沿って環状に設けられた第１側壁１３１を覆うように形成されていればよい。
また、酸化物半導体層１４０をエッチングする際に、酸化物半導体層１４０の下方に設けられた第１透明導電層１４５をエッチングする。当該エッチングによって、酸化物半導体層１４０のパターンを形成する工程で図１８に示す画素電極５２０及びコモン電極５５５のパターンを形成することができる。酸化物半導体層１４０、第１透明導電層１４５、画素電極５２０、及びコモン電極５５５のエッチングはドライエッチングで行ってもよく、ウェットエッチングで行ってもよい。ウェットエッチングで酸化物半導体層１４０、第１透明導電層１４５、画素電極５２０、及びコモン電極５５５をエッチングする場合、シュウ酸を含むエッチャントを用いることができる。
図１９は、本発明の一実施形態の変形例に係る表示装置の製造方法において、ゲート絶縁層及びゲート電極を形成する工程を示す断面図である。図１９に示すように、図１８に示す基板の全面にゲート絶縁層１５０及びゲート電極１６０を形成し、フォトリソグラフィ及びエッチングによってゲート電極１６０のパターンを形成する。図示しないが、ゲート電極１６０は平面視において環状の第１側壁１３１を覆うように配置されている。ここで、図１９に示すように、ゲート絶縁層１５０はゲート電極１６０のエッチングストッパとして機能しており、図１９ではゲート電極１６０だけがエッチングされた状態を示す。ただし、ゲート絶縁層１５０及びゲート電極１６０を一括でエッチングしてもよい。
図２０は、本発明の一実施形態の変形例に係る表示装置の製造方法において、層間絶縁層を形成し、層間絶縁層及びゲート絶縁層に開口部を形成する工程を示す断面図である。図２０に示すように、図１９に示す基板の全面に層間絶縁層１７０を成膜し、フォトリソグラフィ及びエッチングによって図２０に示す第３開口部１７５、第４開口部１７６、及び第５開口部１７７のパターンを形成する。図２０では、第３開口部１７５、第４開口部１７６、及び第５開口部１７７において酸化物半導体層１４０をエッチングストッパとするエッチング方法を説明したが、この方法に限定されない。例えば、酸化物半導体層１４０をエッチングし、第１透明導電層１４５、画素電極５２０、及びコモン電極５５５を露出するエッチング方法で第３開口部１７５、第４開口部１７６、及び第５開口部１７７を形成してもよい。
そして、図２０に示す基板の全面に上部電極層を成膜し、図１５に示すように上部電極１８０、１８２、及び１８４のパターンを形成する。上記に示す製造工程によって、図１５に示すような本発明の実施形態２の変形例１に係る表示装置２１を形成することができる。ここで、図１５における第１側壁１３１に形成された酸化物半導体層１４０がチャネル領域となる。つまり、選択トランジスタ５１０のチャネル領域は第１側壁１３１に沿って環状に形成され、チャネル領域は酸化物半導体層１４０のパターン端部を含まないサラウンド型の構成となっている。
以上のように、本発明の実施形態２の変形例１に係る表示装置２１の製造方法によると、第１絶縁層１３０及び第１透明導電層１４５を一括でエッチングし、第１透明導電層１４５及び酸化物半導体層１４０を一括でエッチングすることで、第１透明導電層１４５のパターンを形成するエッチング工程を別途設ける必要がなく、より少ない工程数で表示装置１０を実現することができる。その結果、生産性を高めることができ、製造コストを低減することができる。また、下部電極１２０及び画素電極５２０を第４開口部１７６において露出させ、上部電極１８２を介して下部電極１２０と画素電極５２０とを接続することで、より少ない工程数で表示装置２１の構造を実現することができる。
〈実施形態３〉
図２１及び図２２を用いて、本発明の一実施形態に係る画素レイアウト、及びその断面構造について説明する。実施形態３の表示装置３０として、横電界方式の液晶表示装置のトランジスタアレイ基板について説明する。なお、表示装置３０の概要については、実施形態１と同様であるので、ここでは説明を省略する。
［表示装置３０の画素レイアウト］
図２１は、本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域を示す平面図である。図２１に示すように、画素５００は、第１方向Ｄ１に延在するゲート線５３１と、第１方向Ｄ１に交差する第２方向Ｄ２に屈曲しながら延在するデータ線５４１と、ゲート線５３１及びデータ線５４１のクロスポイント５３９に配置された選択トランジスタ５１０と、選択トランジスタ５１０を介してデータ線５４１に接続された画素電極５２０と、データ線５４１に沿って屈曲しながら第２方向Ｄ２に延在し、平面視において画素電極５２０と重畳するように画素のほぼ全体に亘って配置されたコモン電極５５７と、平面視において画素電極５２０とコモン電極５５７とが重畳する領域に配置され、選択トランジスタ５１０及び画素電極５２０に接続された保持容量５６０とを有する。
コモン電極５５７はマトリクス状に配置された画素において、第２方向Ｄ２に隣接する画素に共通して配置されている。また、図２１では、平面視において、コモン電極５５７が画素のほぼ全体に亘って配置されることで画素電極５２０と重畳する構成を例示したが、この構成に限定されない。例えば、図１３に示す表示装置２０における画素電極５２０とコモン電極５５５との関係のように、コモン電極５５７は、屈曲しながら第２方向Ｄ２に延在する画素電極５２０を挟むように隣接するデータ線５４１に沿って２本配置されていてもよい。
つまり、コモン電極５５７（第４透明導電層）は、平面視において、少なくとも画素電極５２０と異なる領域に配置され、画素５００に横方向の電界が生成されるように配置されていればよい。また、保持容量を構成するために、平面視において一部の領域でコモン電極５５７と画素電極５２０とが重畳していてもよい。
図２１に示すように、画素電極５２０は隣接するデータ線５４１の略中間に配置されており、隣接するデータ線５４１に沿って屈曲しながら第２方向Ｄ２に延在している。図２１では、隣接するデータ線５４１に沿って配置された画素電極５２０が１本である構成を例示したが、画素電極５２０は隣接するデータ線５４１に沿って２本以上配置されていてもよい。
図２１では、データ線５４１、画素電極５２０、及びコモン電極５５７が屈曲しながら第２方向Ｄ２に延在する構成を例示したが、この構成に限定されず、データ線５４１、画素電極５２０、及びコモン電極５５７は直線形状で第２方向Ｄ２に延在する構成であってもよい。また、図２１では、選択トランジスタ５１０及び画素電極５２０に保持容量５６０が接続された構成を例示したが、この構成に限定されない。例えば、選択トランジスタ５１０のオフ電流が、画素電極５２０に供給されたデータ信号を次のフレームのデータ信号供給まで維持することができる程度に十分に小さければ、保持容量５６０を省略することができる。
図２１に示す表示装置３０では、図１３に示す表示装置２０と同様に、データ信号は選択トランジスタ５１０を介して画素電極５２０（第２透明導電層）に供給される。一方、コモン電極５５７（第４透明導電層）にはコモン電圧が印加されている。つまり、平面視において画素電極５２０とコモン電極５５７とが重畳しない領域において、液晶材料は画素電極５２０とコモン電極５５７との間に生成された横方向（基板１００のトランジスタ等が形成された面に対して水平な方向）電界によって配向される。
［表示装置３０の構造］
次に、選択トランジスタ５１０及び画素電極５２０の構造について、平面図及び断面図を用いて詳細に説明する。ここで、実施形態３の選択トランジスタ５１０及び画素電極５２０として、図３に示した実施形態１の選択トランジスタ５１０及び画素電極５２０と同様の構造を用いた場合について説明するが、実施形態１の変形例に示した選択トランジスタ及び画素電極と同様の構造を用いることもできる。また、実施形態３の選択トランジスタ５１０のチャネルとして酸化物半導体を用いた構造を例示するが、この構造に限定されず、チャネルとしてシリコンなどの半導体やＧａ−Ａｓ等の化合物半導体、ペンタセン又はテトラシアノキノジメタン（ＴＣＮＱ）等の有機半導体を用いることもできる。
図２２は、本発明の一実施形態に係る表示装置の選択トランジスタ領域及び画素領域のＥ−Ｆ断面図である。図２２に示す選択トランジスタ５１０の構造は図３に示す表示装置１０の選択トランジスタ５１０と同じ構造なので、ここでは説明を省略する。図２２に示す表示装置３０は、図１４に示す表示装置２０とは異なり、コモン電極５５７が第１透明導電層１４５及び画素電極５２０と異なる層で形成されている。平面視において重畳する画素電極５２０とコモン電極５５７との間にはゲート絶縁層１５７及び層間絶縁層１７９が配置されている。
ここで、画素電極５２０とコモン電極５５７との間に配置された絶縁層（ゲート絶縁層１５７及び層間絶縁層１７９）を第２絶縁層２００という。つまり、表示装置３０の保持容量５６０は、画素電極５２０とコモン電極５５７とを一対の電極とし、第２絶縁層２００を誘電体とする容量素子である。
図２２では、第２絶縁層２００がゲート絶縁層１５７及び層間絶縁層１７９を含む構造を例示したが、この構造に限定されない。例えば、第２絶縁層２００がゲート絶縁層１５７又は層間絶縁層１７９のいずれかであってもよい。第２絶縁層２００は第１透明導電層１４５及び画素電極５２０の同一層とコモン電極５５７の同一層との間に配置される層を含むことができる。例えば、第２絶縁層２００は、ゲート絶縁層１５７、層間絶縁層１７９の他に第１絶縁層１３０の同一層を含んでもよい。
画素５００の選択トランジスタ５１０に接続されたゲート線５３１に隣接するゲート線５３５は、選択トランジスタ５１０の層間絶縁層１７０と同一層で形成された層間絶縁層１７９によってコモン電極５５７から離隔されている。
また、図２２では、画素電極５２０上に酸化物半導体層１４０が配置された構造を例示したが、この構造に限定されず、画素電極５２０上に酸化物半導体層１４０が配置されていない構造であってもよい。
以上のように、本発明の実施形態３に係る表示装置３０によると、実施形態１に係る表示装置第１０と同等の効果を得ることができ、さらに視野角が広い横電界方式の液晶表示装置を実現することができる。また、工程数を増加させることなく、保持容量５６０を形成することができる。また、コモン電極５５７が平面視において画素５００のほぼ全体に亘って配置され、列方向に隣接する画素に共通して配置されていることで、コモン配線の抵抗を低減することができる。その結果、画素回路駆動における信号遅延を抑制することができる。
〈実施形態３の変形例１〉
図２３を用いて、本発明の一実施形態の変形例について説明する。実施形態３の変形例１に係る表示装置３１は、実施形態３で説明した表示装置３０と類似している。以下の説明において、表示装置３０と同じ構造及び機能を有する要素には同一の符号を付与し、詳細な説明は省略する。
［表示装置３１の構造］
図２３は、本発明の一実施形態の変形例に係る表示装置の選択トランジスタ領域及び画素領域の断面図である。図２３に示す表示装置３１は図２２に示す表示装置３０と類似しているが、表示装置３１は、上部電極１８４が層間絶縁層１７０に設けられた第５開口部１７７を介して第１絶縁層１３０上の酸化物半導体層１４０に接続されている点、上部電極１８２が第１絶縁層１３０及び層間絶縁層１７０に設けられた第４開口部１７６を介して、画素電極５２０（第２透明導電層）と選択トランジスタ５１０の下部電極１２０（第１電極）とを接続する点、選択トランジスタ５１０の第１透明導電層１４５と画素電極５２０とが分離されている点において、表示装置３０と相違する。
また、図２３には明示されていないが、表示装置３１では、図２２の表示装置３０とは異なり、上部電極１８４がデータ線５４１の一部となる。つまり、データ線５４１は上部電極１８４を介して第１透明導電層１４５に接続されている。表示装置３１においては、下部電極１２０が選択トランジスタ５１０のドレイン電極として機能し、第１透明導電層１４５がソース電極として機能する。
ここで、図２３では、上部電極１８４と酸化物半導体層１４０とが接触する構造を例示したが、この構造に限定されず、例えば、第５開口部１７７が第１透明導電層１４５まで達しており、上部電極１８４と第１透明導電層１４５とが接触する構造であってもよい。また、上記と同様に、第４開口部１７６が画素電極５２０まで達しており、上部電極１８２が第４開口部１７６において露出された画素電極５２０の上面と接触する構造であってもよい。また、図２３では、画素電極５２０上に酸化物半導体層１４０が配置された構造を例示したが、この構造に限定されず、画素電極５２０上に酸化物半導体層１４０が配置されていない構造であってもよい。
以上のように、本発明の実施形態３の変形例１に係る表示装置３１によると、画素電極５２０が選択トランジスタ５１０の下部電極１２０に接続されていることで、選択トランジスタ５１０のドレイン電極である下部電極１２０から画素電極５２０までを下部電極１２０と同一層の配線で接続することができる。下部電極１２０として、透明導電層よりも抵抗の低い金属材料を用いることができるため、この構成によって、選択トランジスタ５１０と画素電極５２０との間の抵抗値を小さくすることができる。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１０、１１、１２、１３、２０、２１、３０、３１：表示装置
１００：基板
１１０：下地層
１２０：下部電極
１３０：第１絶縁層
１３１：第１側壁
１３２：第１領域
１３７：第１開口部
１３８：第２開口部
１３９：第１上面
１４０：酸化物半導体層
１４１：チャネル領域
１４５：第１透明導電層
１５０、１５７：ゲート絶縁層
１５２：絶縁層
１６０：ゲート電極
１７０、１７９：層間絶縁層
１７５：第３開口部
１７６：第４開口部
１７７：第５開口部
１８０、１８２、１８４：上部電極
１８６：第２領域
２００：第２絶縁層
５００：画素
５１０：選択トランジスタ
５２０：画素電極
５３０：ゲートドライバ回路
５３１、５３５：ゲート線
５３９：クロスポイント
５４０：データドライバ回路
５４１：データ線
５５０：コモン配線
５５１：コモン線
５５５、５５７：コモン電極
５６０：保持容量
５７０：ドライバＩＣ
５８０：ＦＰＣ
５９０：外部端子

Claims (18)

  1. 第１電極と、
    第１上面及び前記第１電極に達する第１開口部における環状の第１側壁を有する第１絶縁層と、
    前記第１側壁に配置され、一方が前記第１電極に接続された酸化物半導体層と、
    前記酸化物半導体層に対向して配置されたゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に配置されたゲート絶縁層と、
    前記第１上面の上方に配置され、前記酸化物半導体層の他方に接続された第１透明導電層と、
    前記第１透明導電層に接続され、前記第１透明導電層と同一層の第２透明導電層と、を有することを特徴とする表示装置。
  2. 前記第２透明導電層は、画素の階調に対応するデータ信号が供給される画素電極であることを特徴とする請求項１に記載の表示装置。
  3. 平面視において、少なくとも前記第２透明導電層と異なる領域に配置され、前記第２透明導電層とは異なる電圧が印加される第４透明導電層と、
    前記第２透明導電層と前記第４透明導電層との間に配置された第２絶縁層と、をさらに有することを特徴とする請求項２に記載の表示装置。
  4. 前記第１透明導電層及び前記第２透明導電層と同一層で形成され、平面視において前記第２透明導電層と対向し、前記第２透明導電層とは異なる電圧が印加される第３透明導電層をさらに有することを特徴とする請求項２に記載の表示装置。
  5. 前記酸化物半導体層をチャネルとするトランジスタのオン／オフを制御するゲート電圧が供給されるゲート線と、
    前記データ信号が供給されるデータ線と、をさらに有し、
    前記ゲート線は、前記ゲート電極に接続され、
    前記データ線は、前記第１電極に接続され、
    前記トランジスタは、前記ゲート線と前記データ線とが交差する領域を含むように形成されることを特徴とする請求項３又は４に記載の表示装置。
  6. 前記第１側壁は、傾斜面が上方を向くテーパ形状であることを特徴とする請求項５に記載の表示装置。
  7. 前記第１透明導電層は、前記第１上面と前記酸化物半導体層との間に配置されることを特徴とする請求項６に記載の表示装置。
  8. 第１電極と、
    第１上面及び前記第１電極に達する第１開口部における環状の第１側壁を有する第１絶縁層と、
    前記第１側壁に配置され、一方が前記第１電極に接続された酸化物半導体層と、
    前記酸化物半導体層に対向して配置されたゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に配置されたゲート絶縁層と、
    前記第１上面の上方に配置され、前記酸化物半導体層の他方に接続された第１透明導電層と、
    前記第１電極に接続され、前記第１透明導電層と同一層の第２透明導電層と、を有することを特徴とする表示装置。
  9. 前記第２透明導電層は、画素の階調に対応するデータ信号が供給される画素電極であることを特徴とする請求項８に記載の表示装置。
  10. 前記酸化物半導体層又は前記第１透明導電層に接続された第２電極と、
    前記酸化物半導体層又は前記第１透明導電層と前記第２電極との間に配置された第２絶縁層と、をさらに有することを特徴とする請求項９に記載の表示装置。
  11. 平面視において少なくとも前記第２透明導電層と異なる領域において、前記第２絶縁層上に配置され、前記第２透明導電層とは異なる電圧が印加される第４透明導電層をさらに有することを特徴とする請求項１０に記載の表示装置。
  12. 前記酸化物半導体層をチャネルとするトランジスタのオン／オフを制御するゲート電圧が供給されるゲート線と、
    前記データ信号が供給されるデータ線と、をさらに有し、
    前記ゲート線は、前記ゲート電極に接続され、
    前記データ線は、前記第２電極に接続され、
    前記トランジスタは、前記ゲート線と前記データ線とが交差する領域を含むように形成されることを特徴とする請求項１１に記載の表示装置。
  13. 前記第１側壁は、傾斜面が上方を向くテーパ形状であることを特徴とする請求項１２に記載の表示装置。
  14. 前記第１透明導電層は、前記第１上面と前記酸化物半導体層との間に配置されることを特徴とする請求項１３に記載の表示装置。
  15. 前記第１透明導電層及び前記第２透明導電層と同一層で形成され、平面視において前記第２透明導電層と対向し、前記第２透明導電層とは異なる電圧が印加される第３透明導電層をさらに有することを特徴とする請求項９に記載の表示装置。
  16. 前記酸化物半導体層をチャネルとするトランジスタのオン／オフを制御するゲート電圧が供給されるゲート線と、
    前記データ信号が供給されるデータ線と、をさらに有し、
    前記ゲート線は、前記ゲート電極に接続され、
    前記データ線は、前記第１透明導電層に接続され、
    前記トランジスタは、前記ゲート線と前記データ線とが交差する領域を含むように形成されることを特徴とする請求項１５に記載の表示装置。
  17. 前記第１側壁は、傾斜面が上方を向くテーパ形状であることを特徴とする請求項１６に記載の表示装置。
  18. 前記第１透明導電層は、前記第１上面と前記酸化物半導体層との間に配置されることを特徴とする請求項１７に記載の表示装置。
JP2015023018A 2015-02-09 2015-02-09 表示装置 Pending JP2016146422A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015023018A JP2016146422A (ja) 2015-02-09 2015-02-09 表示装置
US15/012,306 US9647000B2 (en) 2015-02-09 2016-02-01 Display device
CN201610079368.0A CN105870125B (zh) 2015-02-09 2016-02-04 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015023018A JP2016146422A (ja) 2015-02-09 2015-02-09 表示装置

Publications (1)

Publication Number Publication Date
JP2016146422A true JP2016146422A (ja) 2016-08-12

Family

ID=56567024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015023018A Pending JP2016146422A (ja) 2015-02-09 2015-02-09 表示装置

Country Status (3)

Country Link
US (1) US9647000B2 (ja)
JP (1) JP2016146422A (ja)
CN (1) CN105870125B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023156876A1 (ja) * 2022-02-17 2023-08-24 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2023166379A1 (ja) * 2022-03-04 2023-09-07 株式会社半導体エネルギー研究所 半導体装置
WO2023175437A1 (ja) * 2022-03-18 2023-09-21 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2023187543A1 (ja) * 2022-03-31 2023-10-05 株式会社半導体エネルギー研究所 表示装置
WO2023199153A1 (ja) * 2022-04-15 2023-10-19 株式会社半導体エネルギー研究所 半導体装置
WO2023203430A1 (ja) * 2022-04-22 2023-10-26 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2024042408A1 (ja) * 2022-08-23 2024-02-29 株式会社半導体エネルギー研究所 半導体装置
WO2024052773A1 (ja) * 2022-09-08 2024-03-14 株式会社半導体エネルギー研究所 半導体装置、およびその作製方法
WO2024074954A1 (ja) * 2022-10-06 2024-04-11 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP7470141B2 (ja) 2017-06-27 2024-04-17 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2024084366A1 (ja) * 2022-10-21 2024-04-25 株式会社半導体エネルギー研究所 半導体装置、及び、記憶装置
WO2024100499A1 (ja) * 2022-11-10 2024-05-16 株式会社半導体エネルギー研究所 半導体装置
WO2024141885A1 (ja) * 2022-12-28 2024-07-04 株式会社半導体エネルギー研究所 積層体の作製方法及び半導体装置の作製方法
WO2024154035A1 (ja) * 2023-01-20 2024-07-25 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び、電子機器
WO2024171005A1 (ja) * 2023-02-17 2024-08-22 株式会社半導体エネルギー研究所 半導体装置
WO2024180432A1 (ja) * 2023-03-01 2024-09-06 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2024209326A1 (ja) * 2023-04-05 2024-10-10 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2025017439A1 (ja) * 2023-07-20 2025-01-23 株式会社半導体エネルギー研究所 半導体装置
WO2025022270A1 (ja) * 2023-07-26 2025-01-30 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6149878B2 (ja) * 2015-02-13 2017-06-21 日亜化学工業株式会社 発光素子
US9837475B2 (en) 2015-12-21 2017-12-05 Japan Display Inc. Display device
JP6412036B2 (ja) 2015-12-21 2018-10-24 株式会社ジャパンディスプレイ 表示装置
JP6870950B2 (ja) * 2016-10-05 2021-05-12 株式会社ジャパンディスプレイ 表示装置
US10297751B2 (en) * 2017-01-26 2019-05-21 Hrl Laboratories, Llc Low-voltage threshold switch devices with current-controlled negative differential resistance based on electroformed vanadium oxide layer
US10541274B2 (en) 2017-01-26 2020-01-21 Hrl Laboratories, Llc Scalable, stackable, and BEOL-process compatible integrated neuron circuit
US11861488B1 (en) 2017-06-09 2024-01-02 Hrl Laboratories, Llc Scalable excitatory and inhibitory neuron circuitry based on vanadium dioxide relaxation oscillators
WO2019186819A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及びその製造方法
WO2020044439A1 (ja) * 2018-08-28 2020-03-05 シャープ株式会社 表示装置
CN109378317A (zh) 2018-10-12 2019-02-22 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
CN109599424B (zh) * 2018-12-06 2021-01-29 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN111092106B (zh) * 2019-11-28 2022-07-08 云谷（固安）科技有限公司 一种显示面板及其制备方法
CN111341794A (zh) 2020-04-08 2020-06-26 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544144B1 (ko) * 2004-05-22 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
KR101189279B1 (ko) * 2006-01-26 2012-10-09 삼성디스플레이 주식회사 표시장치와 이의 제조방법
TWI323946B (en) * 2007-05-10 2010-04-21 Au Optronics Corp Thin film transistor, pixel structure and fabricating method thereof
CN100583458C (zh) * 2007-12-10 2010-01-20 友达光电股份有限公司 像素结构、薄膜晶体管及其制作方法
TWI633605B (zh) * 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2011105210A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN103489921B (zh) * 2013-09-29 2016-02-17 合肥京东方光电科技有限公司 一种薄膜晶体管及其制造方法、阵列基板及显示装置
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
CN103915507A (zh) * 2012-12-31 2014-07-09 瀚宇彩晶股份有限公司 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法
US10985196B2 (en) * 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12125849B2 (en) 2017-06-27 2024-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
JP7470141B2 (ja) 2017-06-27 2024-04-17 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
WO2023156876A1 (ja) * 2022-02-17 2023-08-24 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2023166379A1 (ja) * 2022-03-04 2023-09-07 株式会社半導体エネルギー研究所 半導体装置
WO2023175437A1 (ja) * 2022-03-18 2023-09-21 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2023187543A1 (ja) * 2022-03-31 2023-10-05 株式会社半導体エネルギー研究所 表示装置
WO2023199153A1 (ja) * 2022-04-15 2023-10-19 株式会社半導体エネルギー研究所 半導体装置
WO2023203430A1 (ja) * 2022-04-22 2023-10-26 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2024042408A1 (ja) * 2022-08-23 2024-02-29 株式会社半導体エネルギー研究所 半導体装置
WO2024052773A1 (ja) * 2022-09-08 2024-03-14 株式会社半導体エネルギー研究所 半導体装置、およびその作製方法
WO2024074954A1 (ja) * 2022-10-06 2024-04-11 株式会社半導体エネルギー研究所 半導体装置及び表示装置
WO2024084366A1 (ja) * 2022-10-21 2024-04-25 株式会社半導体エネルギー研究所 半導体装置、及び、記憶装置
WO2024100499A1 (ja) * 2022-11-10 2024-05-16 株式会社半導体エネルギー研究所 半導体装置
WO2024141885A1 (ja) * 2022-12-28 2024-07-04 株式会社半導体エネルギー研究所 積層体の作製方法及び半導体装置の作製方法
WO2024154035A1 (ja) * 2023-01-20 2024-07-25 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び、電子機器
WO2024171005A1 (ja) * 2023-02-17 2024-08-22 株式会社半導体エネルギー研究所 半導体装置
WO2024180432A1 (ja) * 2023-03-01 2024-09-06 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2024209326A1 (ja) * 2023-04-05 2024-10-10 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
WO2025017439A1 (ja) * 2023-07-20 2025-01-23 株式会社半導体エネルギー研究所 半導体装置
WO2025022270A1 (ja) * 2023-07-26 2025-01-30 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20160233251A1 (en) 2016-08-11
CN105870125B (zh) 2018-11-02
CN105870125A (zh) 2016-08-17
US9647000B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
CN105870125B (zh) 显示装置
JP2016127190A (ja) 表示装置
JP6448311B2 (ja) 半導体装置
CN106328658B (zh) 半导体装置
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
JP2010021170A (ja) 半導体装置およびその製造方法
US12191316B2 (en) Semiconductor device
US9559214B2 (en) Semiconductor device
JP2017139276A (ja) 半導体装置
KR101134989B1 (ko) 어레이 기판의 제조방법
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
US10431603B2 (en) Semiconductor device
US9653612B2 (en) Semiconductor device
TW202406157A (zh) 主動元件基板