CN109599424B - 一种显示基板及其制作方法、显示装置 - Google Patents

一种显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN109599424B
CN109599424B CN201811487553.9A CN201811487553A CN109599424B CN 109599424 B CN109599424 B CN 109599424B CN 201811487553 A CN201811487553 A CN 201811487553A CN 109599424 B CN109599424 B CN 109599424B
Authority
CN
China
Prior art keywords
layer
thin film
substrate
base plate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811487553.9A
Other languages
English (en)
Other versions
CN109599424A (zh
Inventor
宋威
闫梁臣
赵策
金憘槻
丁远奎
程磊磊
胡迎宾
李伟
张扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811487553.9A priority Critical patent/CN109599424B/zh
Priority to PCT/CN2019/079284 priority patent/WO2020113858A1/en
Priority to US16/620,653 priority patent/US11329115B2/en
Publication of CN109599424A publication Critical patent/CN109599424A/zh
Application granted granted Critical
Publication of CN109599424B publication Critical patent/CN109599424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种显示基板及其制作方法、显示装置，涉及显示技术领域，为解决OLED显示装置中，像素界定层的制备工艺复杂以及所用材料容易对环境造成污染等问题。所述显示基板包括：衬底基板；设置在所述衬底基板上的薄膜晶体管阵列层，所述薄膜晶体管阵列层在背向所述衬底基板的一侧限定出多个凹槽结构；设置在所述薄膜晶体管阵列层背向所述衬底基板的一侧的绝缘膜层，所述绝缘膜层在所述多个凹槽结构中限定出多个像素区域，所述像素区域与所述凹槽结构一一对应；一一对应设置在所述多个像素区域内的多个发光单元。本发明提供的显示基板用于显示。

Description

一种显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
随着显示技术的不断发展，有机发光二极管(英文：Organic Light-EmittingDiode，以下简称OLED)显示装置以其自发光、广视角、高对比度等优点逐渐受到人们的广泛关注。这种OLED显示装置的结构主要包括：衬底基板，形成在衬底基板上的薄膜晶体管阵列层，以及形成在薄膜晶体管阵列层上的发光单元；由于发光单元与OLED显示装置包括的像素单元一一对应，且发光单元中包括的发光层一般通过喷墨打印技术实现，因此，为了使发光层能够准确的形成在对应的位置，现有技术一般会在薄膜晶体管阵列层上制备一层像素界定层，通过该像素界定层限定出与像素单元一一对应的像素开口区，这样在制作发光单元时，就能够采用喷墨打印技术，将用于形成发光单元中发光层的墨滴稳定并精确的滴入像素开口区中。
但是上述像素界定层在制作时需要经过涂覆、曝光、显影和固化等工艺，制备工艺复杂，而且所采用的有机材料容易对环境造成污染。
发明内容
本发明的目的在于提供一种显示基板及其制作方法、显示装置，用于解决OLED显示装置中，像素界定层的制备工艺复杂以及所用材料容易对环境造成污染等问题。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种显示基板，包括：
衬底基板，
设置在所述衬底基板上的薄膜晶体管阵列层，所述薄膜晶体管阵列层在背向所述衬底基板的一侧限定出多个凹槽结构；
设置在所述薄膜晶体管阵列层背向所述衬底基板的一侧的绝缘膜层，所述绝缘膜层在所述多个凹槽结构中限定出多个像素区域，所述像素区域与所述凹槽结构一一对应；
一一对应设置在所述多个像素区域内的多个发光单元。
进一步地，所述薄膜晶体管阵列层包括多个薄膜晶体管，每个所述凹槽结构对应至少一个薄膜晶体管，所述至少一个薄膜晶体管限定出对应的所述凹槽结构，所述至少一个薄膜晶体管中的输出电极作为所述凹槽结构的槽底；
所述绝缘膜层包括与所述多个凹槽结构一一对应的多个开口，所述开口暴露出对应的所述至少一个薄膜晶体管的输出电极，所述至少一个薄膜晶体管中的输出电极与对应的所述发光单元接触，所述至少一个薄膜晶体管用于将驱动信号经输出电极输出至对应的发光单元，以驱动所述发光单元发光。
进一步地，所述发光单元包括相对设置的两个电极和设置在所述两个电极之间的发光层；
所述至少一个薄膜晶体管中的输出电极与对应的所述发光单元中的发光层接触，所述至少一个薄膜晶体管中的输出电极复用为对应的所述发光单元中的其中一个电极。
进一步地，当每个所述凹槽结构对应一个薄膜晶体管时，所述薄膜晶体管包括：
同层设置在所述衬底基板上的输入电极和第一绝缘层，在垂直于所述衬底基板的方向上，所述第一绝缘层的高度大于所述输入电极的高度，所述输入电极在所述衬底基板上的正投影包围所述第一绝缘层在所述衬底基板上的正投影；
设置在所述第一绝缘层背向所述衬底基板的表面的输出电极；
设置在所述输入电极背向所述衬底基板的一侧的有源层，所述有源层分别与所述输入电极和部分所述输出电极接触，所述有源层在所述衬底基板上的正投影包围所述输出电极在所述衬底基板上的正投影；
沿靠近所述衬底基板至远离所述衬底基板的方向上，依次层叠设置在所述有源层背向所述衬底基板的一侧的第二绝缘层和栅极，所述栅极在所述衬底基板上的正投影位于所述第二绝缘层在所述衬底基板上的正投影的内部，所述栅极在所述衬底基板上的正投影与所述输出电极在所述衬底基板上的正投影至少部分重叠；所述栅极在所述衬底基板上的正投影，和所述第二绝缘层在所述衬底基板上的正投影均包围所述输出电极在所述衬底基板上的正投影。
进一步地，当每个所述凹槽结构对应两个薄膜晶体管时，所述两个薄膜晶体管设置在该凹槽结构相对的两侧，所述薄膜晶体管包括：
同层设置在所述衬底基板上的输入电极和第一绝缘层，在垂直于所述衬底基板的方向上，所述第一绝缘层的高度大于所述输入电极的高度；
设置在所述第一绝缘层背向所述衬底基板的表面的输出电极；
设置在所述输入电极背向所述衬底基板的一侧的有源层，所述有源层分别与所述输入电极和部分所述输出电极接触；
沿靠近所述衬底基板至远离所述衬底基板的方向上，依次层叠设置在所述有源层背向所述衬底基板的一侧的第二绝缘层和栅极，所述栅极在所述衬底基板上的正投影位于所述第二绝缘层在所述衬底基板上的正投影的内部；所述栅极在所述衬底基板上的正投影与所述输出电极在所述衬底基板上的正投影至少部分重叠；
所述两个薄膜晶体管的栅极连接，所述两个薄膜晶体管的输入电极连接，所述两个薄膜晶体管共用同一个所述输出电极和同一个所述第一绝缘层。
进一步地，所述绝缘膜层位于所述凹槽结构外的部分在背向所述衬底基板的表面具有疏水性。
基于上述显示基板的技术方案，本发明的第二方面提供一种显示装置，包括上述显示基板。
基于上述显示基板的技术方案，本发明的第三方面提供一种显示基板的制作方法，包括：
在衬底基板上制作薄膜晶体管阵列层，所述薄膜晶体管阵列层在背向所述衬底基板的一侧限定出多个凹槽结构；
在所述薄膜晶体管阵列层背向所述衬底基板的一侧制作绝缘膜层，所述绝缘膜层在所述多个凹槽结构中限定出多个像素区域，所述像素区域与所述凹槽结构一一对应；
在所述多个像素区域内制作多个发光单元，所述发光单元与所述像素区域一一对应。
进一步地，所述在衬底基板上制作薄膜晶体管阵列层的步骤具体包括：
在所述衬底基板上制作多个薄膜晶体管，每个所述凹槽结构对应至少一个薄膜晶体管，所述至少一个薄膜晶体管限定出对应的所述凹槽结构，所述至少一个薄膜晶体管中的输出电极作为所述凹槽结构的槽底；
所述制作覆盖所述薄膜晶体管阵列层的绝缘膜层的步骤具体包括：
在所述绝缘膜层上制作与所述凹槽结构一一对应的多个开口，所述开口暴露出对应的所述至少一个薄膜晶体管的输出电极，所述至少一个薄膜晶体管中的输出电极与对应的所述发光单元接触，所述至少一个薄膜晶体管用于将驱动信号经输出电极输出至对应的发光单元，以驱动所述发光单元发光。
进一步地，所述发光单元包括相对设置的两个电极和设置在所述两个电极之间的发光层；
在所述像素区域内制作发光单元的步骤具体包括：
在所述像素区域内制作发光层，所述发光层与对应的所述至少一个薄膜晶体管中的输出电极接触，所述至少一个薄膜晶体管中的输出电极复用为对应的所述发光单元中的其中一个电极；
在所述发光层背向所述衬底基板的一侧制作所述发光单元中的另一个电极。
进一步地，当每个所述凹槽结构对应一个薄膜晶体管时，制作所述薄膜晶体管的步骤具体包括：
在所述衬底基板上制作输入电极和第一绝缘层，所述输入电极和所述第一绝缘层同层设置，在垂直于所述衬底基板的方向上，所述第一绝缘层的高度大于所述输入电极的高度，所述输入电极在所述衬底基板上的正投影包围所述第一绝缘层在所述衬底基板上的正投影；
在所述第一绝缘层背向所述衬底基板的表面制作输出电极；
在所述输入电极背向所述衬底基板的一侧制作有源层，所述有源层分别与所述输入电极和部分所述输出电极接触，所述有源层在所述衬底基板上的正投影包围所述输出电极在所述衬底基板上的正投影；
在所述有源层背向所述衬底基板的一侧制作第二绝缘层，所述第二绝缘层在所述衬底基板上的正投影包围所述输出电极在所述衬底基板上的正投影；
在所述第二绝缘层背向所述衬底基板的一侧制作栅极，所述栅极在所述衬底基板上的正投影位于所述第二绝缘层在所述衬底基板上的正投影的内部，所述栅极在所述衬底基板上的正投影包围所述输出电极在所述衬底基板上的正投影；所述栅极在所述衬底基板上的正投影与所述输出电极在所述衬底基板上的正投影至少部分重叠。
进一步地，当每个所述凹槽结构对应两个薄膜晶体管时，所述两个薄膜晶体管设置在该凹槽结构相对的两侧，制作所述薄膜晶体管的步骤具体包括：
在所述衬底基板上制作输入电极和第一绝缘层，所述输入电极和所述第一绝缘层同层设置，在垂直于所述衬底基板的方向上，所述第一绝缘层的高度大于所述输入电极的高度；
在所述第一绝缘层背向所述衬底基板的表面制作输出电极；
在所述输入电极背向所述衬底基板的一侧制作有源层，所述有源层分别与所述输入电极和部分所述输出电极接触；
在所述有源层背向所述衬底基板的一侧制作第二绝缘层；
在所述第二绝缘层背向所述衬底基板的一侧制作栅极，所述栅极在所述衬底基板上的正投影位于所述第二绝缘层在所述衬底基板上的正投影的内部；所述栅极在所述衬底基板上的正投影与所述输出电极在所述衬底基板上的正投影至少部分重叠；
所述两个薄膜晶体管的栅极相连接，所述两个薄膜晶体管的输入电极连接，所述两个薄膜晶体管共用同一个所述输出电极和同一个所述第一绝缘层。
进一步地，所述制作方法还包括：
利用紫外线对所述绝缘膜层位于所述凹槽结构外的部分进行曝光，使所述绝缘膜层位于所述凹槽结构外的部分在背向所述衬底基板的表面具有疏水性。
本发明提供的技术方案中，通过薄膜晶体管阵列层限定出多个凹槽结构，然后通过绝缘膜层在多个凹槽结构中限定出对应的多个像素区域，该像素区域对应的凹槽结构的槽壁相当于现有技术中像素界定层的bank，像素区域对应的凹槽结构的槽内空间相当于现有技术中像素界定层限定的像素开口区，从而使得在制作发光单元中的发光层时，可直接采用喷墨打印技术在由绝缘膜层限定的像素区域内形成发光层，而不需要额外制作像素界定层来限定用于制作发光单元的像素区域，因此，本发明提供的技术方案中，避免了采用涂覆、曝光、显影和固化等工艺制作像素界定层，简化了显示基板的制备工艺；同时，还避免了由于采用有机材料制作像素界定层导致的会对环境造成污染的问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1a-图1i为本发明实施例提供的显示基板的制作流程示意图；
图2为本发明实施例提供的薄膜晶体管的第一俯视示意图；
图3为本发明实施例提供的薄膜晶体管的第二俯视示意图。
附图标记：
10-衬底基板， 11-输入电极，
12-第一绝缘层， 13-输出电极，
14-有源层， 15-第二绝缘层，
16-栅极， 17-绝缘膜层，
100-薄膜晶体管阵列层， 2-凹槽结构，
3-像素区域。
具体实施方式
为了进一步说明本发明实施例提供的显示基板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
请参阅图1a-图1i，本发明实施例提供了一种显示基板，包括：衬底基板10、薄膜晶体管阵列层100、绝缘膜层17和多个发光单元；其中薄膜晶体管阵列层100设置在衬底基板10上，薄膜晶体管阵列层100在背向衬底基板10的一侧限定出多个凹槽结构2；绝缘膜层17设置在薄膜晶体管阵列层100背向衬底基板10的一侧，绝缘膜层17在多个凹槽结构中限定出多个像素区域3，像素区域3与凹槽结构2一一对应；多个发光单元一一对应设置在多个像素区域3内。
具体地，在衬底基板10上制作薄膜晶体管阵列层100时，可通过设置薄膜晶体管阵列层100中包括的各膜层图形的位置、形状和尺寸，使得薄膜晶体管阵列层100能够在背向衬底基板10的一侧限定出多个凹槽结构2，然后在薄膜晶体管层背向衬底基板10的一侧形成绝缘膜层17，该绝缘膜层17能够在多个凹槽结构2中限定出多个像素区域3，最后可在像素区域3内形成对应的发光单元。
值得注意，由薄膜晶体管阵列层100限定出的凹槽结构2具有一定的深度，该深度至少能够容纳发光单元中的发光层，这样当绝缘膜层17在凹槽结构2中限定出像素区域3时，该像素区域3对应的凹槽结构2的槽壁相当于现有技术中像素界定层的挡墙(bank)，像素区域对应的凹槽结构的槽内空间相当于现有技术中像素界定层限定的像素开口区，在像素区域3中制作发光单元中的发光层时，就可以采用喷墨打印技术，将用于形成发光单元中发光层的墨滴稳定并精确的滴入像素区域3中，形成对应的发光层。
需要说明，通过绝缘膜层17限定出像素区域3，还能够避免薄膜晶体管阵列层100中具有导电性能的一些膜层(例如：栅极16等)与像素单元中的电极产生短路。
根据上述显示基板的具体结构和制作过程可知，本发明实施例提供的显示基板中，通过薄膜晶体管阵列层100限定出多个凹槽结构2，然后通过绝缘膜层17在多个凹槽结构2中限定出对应的多个像素区域3，该像素区域3对应的凹槽结构2的槽壁相当于现有技术中像素界定层的bank，像素区域3对应的凹槽结构2的槽内空间相当于现有技术中像素界定层限定的像素开口区，从而使得在制作发光单元中的发光层时，可直接采用喷墨打印技术在由绝缘膜层17限定的像素区域3内形成发光层，而不需要额外制作像素界定层来限定用于制作发光单元的像素区域3，因此，本发明实施例提供的显示基板在制作时，避免了采用涂覆、曝光、显影和固化等工艺制作像素界定层，简化了显示基板的制备工艺；同时，还避免了由于采用有机材料制作像素界定层导致的会对环境造成污染的问题。
在一些实施例中，如图1f所示，上述薄膜晶体管阵列层100可包括多个薄膜晶体管，每个凹槽结构2对应至少一个薄膜晶体管，所述至少一个薄膜晶体管限定出对应的凹槽结构2，所述至少一个薄膜晶体管中的输出电极13作为凹槽结构2的槽底；如图1g所示，上述绝缘膜层17包括与多个凹槽结构2一一对应的多个开口，开口暴露出对应的至少一个薄膜晶体管的输出电极13，至少一个薄膜晶体管中的输出电极13与对应的发光单元接触，至少一个薄膜晶体管用于将驱动信号经输出电极13输出至对应的发光单元，以驱动发光单元发光。
具体地，上述薄膜晶体管阵列层100可包括多个呈阵列分布的薄膜晶体管，每个凹槽结构2可由对应的一个或多个薄膜晶体管限定出来，且每个薄膜晶体管仅能够对应限定一个凹槽结构2。由于薄膜晶体管的结构一般包括栅极16、输入电极11、输出电极13、有源层14和绝缘层等，且其工作方式为在栅极16的控制下，将输入电极11接收到的驱动信号经输出电极13输出至发光单元，以驱动发光单元发光，因此，在制作薄膜晶体管时，可以将薄膜晶体管中的输出电极13设置在其所要限定的凹槽结构2的槽底，并通过在绝缘膜层17上形成开口，将该输出电极13暴露出来，这样在后续制作发光单元时，能够更方便输出电极13与发光单元接触，从而更好的驱动发光单元发光。
值得注意，绝缘膜层17上设置的开口的大小可根据实际需要设置，示例性的，该开口仅暴露位于凹槽结构2的槽底的输出电极13，而不会暴露薄膜晶体管中包括的其它膜层。更详细地说，可设置绝缘膜层17完全覆盖凹槽结构2的内侧壁，这样就使得形成在像素区域3中的发光单元仅能够与位于槽底的输出电极13接触，而不会与薄膜晶体管中的其它膜层接触，避免了发光单元与薄膜晶体管中的其它膜层发生短路，从而很好的保证了显示基板稳定的工作性能。
进一步地，上述实施例提供的发光单元包括相对设置的两个电极和设置在两个电极之间的发光层；所述至少一个薄膜晶体管中的输出电极13与对应的发光单元中的发光层接触，至少一个薄膜晶体管中的输出电极13复用为对应的发光单元中的其中一个电极。
具体地，由于与发光单元对应的所述至少一个薄膜晶体管的输出电极13能够通过绝缘膜层17上的开口暴露出来，且该输出电极13能够与发光单元接触，用于为发光单元提供驱动信号，因此，可直接将该输出电极13复用为发光单元中的其中一个电极，这样在制作发光单元时，可直接将发光层形成在该输出电极13上，然后在发光层背向输出电极13的一侧制作发光单元的另一个电极，即可完成发光单元的制作，更好的简化了发光单元的制作工艺流程，降低了显示基板的制作成本。
上述通过薄膜晶体管限定出凹槽结构2的方式多种多样，下面给出两种具体的限定方式。
第一种方式，如图2所示，每个凹槽结构2对应一个薄膜晶体管，即由一个薄膜晶体管限定出对应的凹槽结构2，这种方式下薄膜晶体管具体包括：
同层设置在衬底基板10上的输入电极11和第一绝缘层12，在垂直于衬底基板10的方向上，第一绝缘层12的高度大于输入电极11的高度，输入电极11在衬底基板10上的正投影包围第一绝缘层12在衬底基板10上的正投影；
设置在第一绝缘层12背向衬底基板10的表面的输出电极13；
设置在输入电极11背向衬底基板10的一侧的有源层14，有源层14分别与输入电极11和部分输出电极13接触，有源层14在衬底基板10上的正投影包围输出电极13在衬底基板10上的正投影；
沿靠近衬底基板10至远离衬底基板10的方向上，依次层叠设置在有源层14背向衬底基板10的一侧的第二绝缘层15和栅极16，栅极16在衬底基板10上的正投影位于第二绝缘层15在衬底基板10上的正投影的内部，栅极16在衬底基板10上的正投影与输出电极13在衬底基板10上的正投影至少部分重叠；栅极16在衬底基板10上的正投影，和第二绝缘层15在衬底基板10上的正投影均包围输出电极13在衬底基板10上的正投影。
具体地，上述结构的薄膜晶体管中，通过在衬底基板10上制作输入电极11和第一绝缘层12，并将输出电极13制作在第一绝缘层12上，使得输入电极11和输出电极13之间形成高度差，然后通过在输入电极11和输出电极13上依次制作层叠设置的有源层14，第二绝缘层15和栅极16使得栅极16和输出电极13之间形成高度差，由于有源层14、第二绝缘层15和栅极16均是环绕输出电极13形成，且均能够暴露部分输出电极13，因此在输出电极13上形成了凹槽结构2，即输出电极13作为凹槽结构2的槽底，有源层14、第二绝缘层15和栅极16的侧壁作为凹槽结构2的槽内壁。在后续形成绝缘膜层17时，绝缘膜层17能够将位于槽底的输出电极13暴露，并同时覆盖凹槽结构2的槽内壁和位于薄膜晶体管最顶层的栅极16。
上述结构的薄膜晶体管能够限定出封闭的凹槽结构2，使得绝缘膜层17能够在凹槽结构2中限定出的像素区域3为封闭的区域，这样当采用喷墨打印技术，将用于形成发光单元中发光层的墨滴滴入像素区域3中时，墨滴能够被限定在像素区域3内，而不会流到其它非像素区域中，从而很好的避免了墨滴在其它区域铺展污染相邻的像素，造成串色现象。
第二种方式，如图3所示，每个凹槽结构2对应两个薄膜晶体管，即由两个薄膜晶体管限定出对应的凹槽结构2，这种方式下两个薄膜晶体管设置在该凹槽结构2相对的两侧，且薄膜晶体管具体包括：
同层设置在衬底基板10上的输入电极11和第一绝缘层12，在垂直于衬底基板10的方向上，第一绝缘层12的高度大于输入电极11的高度；
设置在第一绝缘层12背向衬底基板10的表面的输出电极13；
设置在输入电极11背向衬底基板10的一侧的有源层14，有源层14分别与输入电极11和部分输出电极13接触；
沿靠近衬底基板10至远离衬底基板10的方向上，依次层叠设置在有源层14背向衬底基板10的一侧的第二绝缘层15和栅极16，栅极16在衬底基板10上的正投影位于第二绝缘层15在衬底基板10上的正投影的内部；栅极16在衬底基板10上的正投影与输出电极13在衬底基板10上的正投影至少部分重叠；
两个薄膜晶体管的栅极16连接，两个薄膜晶体管的输入电极11连接，两个薄膜晶体管共用同一个输出电极13和同一个第一绝缘层12。
具体地，上述结构的薄膜晶体管中，通过在衬底基板10上制作输入电极11和第一绝缘层12，并将输出电极13制作在第一绝缘层12上，使得输入电极11和输出电极13之间形成高度差，然后通过在输入电极11和输出电极13上依次制作层叠设置的有源层14，第二绝缘层15和栅极16使得栅极16和输出电极13之间形成高度差，由于有源层14、第二绝缘层15和栅极16层叠设置，且均能够暴露部分输出电极13，因此输出电极13作为凹槽结构2的槽底，有源层14、第二绝缘层15和栅极16的侧壁作为凹槽结构2的槽内壁。
因此将两个薄膜晶体管设置在对应的凹槽结构2相对的两侧，使得两个薄膜晶体管能够形成凹槽结构2的槽底和凹槽结构2中相对的侧壁，使得该两个薄膜晶体管限定出不封闭的凹槽结构2。在后续形成绝缘膜层17时，绝缘膜层17能够将位于槽底的输出电极13暴露，并同时覆盖凹槽结构2的侧壁和位于薄膜晶体管最顶层的栅极16。在采用喷墨打印技术，将用于形成发光单元中发光层的墨滴滴入像素区域中时，墨滴同样能够被限定在像素区域内，而不会流到其它非像素区域中。
需要说明，上述两种方式中，输入电极11可包括漏电极，输出电极13可包括源电极；或者，输入电极11可包括源电极，输出电极13可包括漏电极。
在一些实施例中，可设置上述绝缘膜层17位于凹槽结构2外的部分在背向衬底基板10的表面具有疏水性。
具体地，在制作完绝缘膜层17后，可利用紫外线对绝缘膜层17位于凹槽结构2外的部分进行曝光，使绝缘膜层17位于凹槽结构2外的部分在背向衬底基板10的表面具有疏水性。
由于发光单元中的发光层一般采用喷墨打印技术制作，因此，设置绝缘膜层17位于凹槽结构2外的部分在背向衬底基板10的表面具有疏水性，能够使得在采用喷墨打印技术形成发光层时，用于形成发光层的液滴能够更稳定、更精确的被打印到像素区域内。
本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
由于上述实施例提供的显示基板，不仅避免了采用涂覆、曝光、显影和固化等工艺制作像素界定层，简化了显示基板的制备工艺，而且还避免了由于采用有机材料制作像素界定层导致的会对环境造成污染的问题；因此，本发明实施例提供的显示装置在包括上述实施例提供的显示基板时，同样具有制作工艺简单、节约制作成本，以及不会对环境产生污染等优点。
本发明实施例还提供了一种显示基板的制作方法，用于制作上述实施例提供的显示基板，如图1a-图1i所述，该制作方法包括：
在衬底基板10上制作薄膜晶体管阵列层100，薄膜晶体管阵列层100在背向衬底基板10的一侧限定出多个凹槽结构2；
在薄膜晶体管阵列层100背向衬底基板10的一侧制作绝缘膜层17，绝缘膜层17在多个凹槽结构2中限定出多个像素区域3，像素区域3与凹槽结构2一一对应；
在多个像素区域3内制作多个发光单元，发光单元与像素区域3一一对应。
具体地，先提供一衬底基板10，该衬底基板10可选用玻璃基板，在衬底基板10上制作薄膜晶体管阵列层100，该薄膜晶体管阵列层100中包括多种膜层图形，通过设置这些膜层图形的位置、形状和尺寸，使得薄膜晶体管阵列层100能够在背向衬底基板10的一侧限定出多个凹槽结构2；然后在薄膜晶体管层背向衬底基板10的一侧沉积形成绝缘膜层17，该绝缘膜层17能够在多个凹槽结构2中限定出多个像素区域3，绝缘膜层17的材料可选为氧化硅、氮化硅或氧化铝等，该绝缘膜层17可作为钝化层；最后在像素区域3内形成对应的发光单元。
本发明实施例提供的显示基板的制作方法中，制作的薄膜晶体管阵列层100能够限定出多个凹槽结构2，然后通过绝缘膜层17在多个凹槽结构2中限定出对应的多个像素区域3，该像素区域3对应的凹槽结构2的槽壁相当于现有技术中像素界定层的bank，像素区域3对应的凹槽结构2的槽内空间相当于现有技术中像素界定层限定的像素开口区，从而使得在制作发光单元中的发光层时，可直接采用喷墨打印技术在由绝缘膜层17限定的像素区域3内形成发光层，而不需要额外制作像素界定层来限定用于制作发光单元的像素区域3，因此，本发明实施例提供的显示基板的制作方法，避免了采用涂覆、曝光、显影和固化等工艺制作像素界定层，简化了显示基板的制备工艺；同时，还避免了由于采用有机材料制作像素界定层导致的会对环境造成污染的问题。
在一些实施例中，上述在衬底基板10上制作薄膜晶体管阵列层100的步骤具体包括：在衬底基板10上制作多个薄膜晶体管，每个凹槽结构2对应至少一个薄膜晶体管，至少一个薄膜晶体管限定出对应的凹槽结构2，至少一个薄膜晶体管中的输出电极13作为凹槽结构2的槽底。
上述制作覆盖薄膜晶体管阵列层100的绝缘膜层17的步骤具体包括：
在绝缘膜层17上制作与凹槽结构2一一对应的多个开口，开口暴露出对应的至少一个薄膜晶体管的输出电极13，至少一个薄膜晶体管中的输出电极13与对应的发光单元接触，至少一个薄膜晶体管用于将驱动信号经输出电极13输出至对应的发光单元，以驱动发光单元发光。
具体地，可采用现有技术中制作薄膜晶体管的制作工艺在衬底基板10上制作多个薄膜晶体管，并通过该多个薄膜晶体管限定出多个凹槽结构2，每个凹槽结构2的槽底均为对应的薄膜晶体管的输出电极13。在制作完薄膜晶体管阵列层100后，可在薄膜晶体管阵列层100背向衬底基板10的一侧沉积形成绝缘膜层17，并通过构图工艺在绝缘膜层17上形成与凹槽结构2一一对应的多个开口，各开口均暴露出对应的至少一个薄膜晶体管的输出电极13，这样在后续制作发光单元时，能够更方便输出电极13与发光单元接触，从而更好的驱动发光单元发光。
值得注意，绝缘膜层17上设置的开口的大小可根据实际需要设置，示例性的，该开口仅暴露位于凹槽结构2槽底的输出电极13，而不会暴露薄膜晶体管中包括的其它膜层。更详细地说，可设置绝缘膜层17完全覆盖凹槽结构2的内侧壁，这样就使得形成在像素区域3中的发光单元仅能够与位于槽底的输出电极13接触，而不会与薄膜晶体管中的其它膜层接触，避免了发光单元与薄膜晶体管中的其它膜层发生短路，从而很好的保证了显示基板稳定的工作性能。
在一些实施例中，上述发光单元可以包括相对设置的两个电极和设置在两个电极之间的发光层；上述在像素区域3内制作发光单元的步骤具体包括：
在像素区域内制作发光层，发光层与对应的至少一个薄膜晶体管中的输出电极13接触，至少一个薄膜晶体管中的输出电极13复用为对应的发光单元中的其中一个电极；在发光层背向衬底基板10的一侧制作发光单元中的另一个电极。
具体地，由于与发光单元对应的所述至少一个薄膜晶体管的输出电极13能够通过绝缘膜层17上的开口暴露出来，且该输出电极13能够与发光单元接触，用于为发光单元提供驱动信号，因此，可直接将该输出电极13复用为发光单元中的其中一个电极，这样在制作发光单元时，可以采用喷墨打印技术，将用于形成发光单元中发光层的墨滴滴入像素区域3中暴露的输出电极13上，在输出电极13上形成发光层，然后在发光层背向输出电极13的一侧制作发光单元的另一个电极，即可完成发光单元的制作。
上述将输出电极13复用为发光单元中的一个电极，更好的简化了发光单元的制作工艺流程，降低了显示基板的制作成本。
通过薄膜晶体管限定出凹槽结构2的方式多种多样，下面给出两种具体的限定方式下薄膜晶体管的制作过程。
第一种方式，当每个凹槽结构2对应一个薄膜晶体管时，如图1a-图1i所示，制作薄膜晶体管的步骤具体包括：
在衬底基板10上制作输入电极11和第一绝缘层12，输入电极11和第一绝缘层12同层设置，在垂直于衬底基板10的方向上，第一绝缘层12的高度大于输入电极11的高度，输入电极11在衬底基板10上的正投影包围第一绝缘层12在衬底基板10上的正投影；
在第一绝缘层12背向衬底基板10的表面制作输出电极13；
在输入电极11背向衬底基板10的一侧制作有源层14，有源层14分别与输入电极11和部分输出电极13接触，有源层14在衬底基板10上的正投影包围输出电极13在衬底基板10上的正投影；
在有源层14背向衬底基板10的一侧制作第二绝缘层15，第二绝缘层15在衬底基板10上的正投影包围输出电极13在衬底基板10上的正投影；
在第二绝缘层15背向衬底基板10的一侧制作栅极16，栅极16在衬底基板10上的正投影位于第二绝缘层15在衬底基板10上的正投影的内部，栅极16在衬底基板10上的正投影包围输出电极13在衬底基板10上的正投影；栅极16在衬底基板10上的正投影与输出电极13在衬底基板10上的正投影至少部分重叠。
具体地，先采用磁控溅射设备在衬底基板10上沉积一层导电薄膜，并对该导电薄膜进行图形化，形成输入电极11，该导电薄膜的材料可选用Cu、Al或氧化铟锡(ITO)等；再采用等离子体增强化学气相沉积法形成第一绝缘薄膜，并对该第一绝缘薄膜进行图形化，形成第一绝缘层12，该第一绝缘薄膜的材料可选用氧化硅、氮化硅等，或者也可以采用有机物制作该第一绝缘层12，制作的输入电极11和第一绝缘层12同层设置，且在垂直于衬底基板10的方向上，第一绝缘层12的高度大于输入电极11的高度，输入电极11在衬底基板10上的正投影包围第一绝缘层12在衬底基板10上的正投影。
继续采用磁控溅射设备在第一绝缘层12背向衬底基板10的一侧沉积形成一层导电薄膜，并对该导电薄膜进行图形化，形成输出电极13，该输出电极13位于第一绝缘层12背向衬底基板10的表面，该导电薄膜的材料可选用Cu、Al或氧化铟锡(ITO)等。
继续采用磁控溅射设备或者溶液法，并结合图形化工艺，在输入电极11背向衬底基板10的一侧制作有源层14，有源层14分别与输入电极11和部分输出电极13接触，且有源层14在衬底基板10上的正投影包围输出电极13在衬底基板10上的正投影。
继续采用等离子体增强化学气相沉积法，在有源层14背向衬底基板10的一侧形成形成第二绝缘薄膜，并对该第二绝缘薄膜进行图形化，形成第二绝缘层15，该第二绝缘薄膜的材料可选用氧化硅、氮化硅等，且该第二绝缘层15作为薄膜晶体管中的栅极绝缘层，第二绝缘层15在衬底基板10上的正投影包围输出电极13在衬底基板10上的正投影。
最后采用磁控溅射设备在第二绝缘层15背向衬底基板10的一侧沉积一层导电薄膜，并对该导电薄膜进行图形化，形成栅极16，该栅极16在衬底基板10上的正投影位于第二绝缘层15在衬底基板10上的正投影的内部，栅极16在衬底基板10上的正投影包围输出电极13在衬底基板10上的正投影；栅极16在衬底基板10上的正投影与输出电极13在衬底基板10上的正投影至少部分重叠，上述导电薄膜的材料可选用Cu、Al或氧化铟锡(ITO)等。
采用上述制作方法制作的薄膜晶体管中，通过在衬底基板10上制作输入电极11和第一绝缘层12，并将输出电极13制作在第一绝缘层12上，使得输入电极11和输出电极13之间形成高度差，然后通过在输入电极11和输出电极13上依次制作层叠设置的有源层14，第二绝缘层15和栅极16使得栅极16和输出电极13之间形成高度差，由于有源层14、第二绝缘层15和栅极16均是环绕输出电极13形成，且均能够暴露部分输出电极13，因此在输出电极13上形成了凹槽结构2，即输出电极13作为凹槽结构2的槽底，有源层14、第二绝缘层15和栅极16的侧壁作为凹槽结构2的槽内壁。在后续形成绝缘膜层17时，绝缘膜层17能够将位于槽底的输出电极13暴露，并同时覆盖凹槽结构2的槽内壁和位于薄膜晶体管最顶层的栅极16。
采用上述制作方法制作的薄膜晶体管能够限定出封闭的凹槽结构2，使得绝缘膜层17能够在凹槽结构2中限定出的像素区域3为封闭的区域，这样当采用喷墨打印技术，将用于形成发光单元中发光层的墨滴滴入像素区域3中时，墨滴能够被限定在像素区域3内，而不会流到其它非像素区域中，从而很好的避免了墨滴在其它区域铺展污染相邻的像素，造成串色现象。
第二种方式，当每个凹槽结构对应两个薄膜晶体管时，两个薄膜晶体管设置在该凹槽结构2相对的两侧，如图1a-图1i所示，制作薄膜晶体管的步骤具体包括：
在衬底基板10上制作输入电极11和第一绝缘层12，输入电极11和第一绝缘层12同层设置，在垂直于衬底基板10的方向上，第一绝缘层12的高度大于输入电极11的高度；
在第一绝缘层12背向衬底基板10的表面制作输出电极13；
在输入电极11背向衬底基板10的一侧制作有源层14，有源层14分别与输入电极11和部分输出电极13接触；
在有源层14背向衬底基板10的一侧制作第二绝缘层15；
在第二绝缘层15背向衬底基板10的一侧制作栅极16，栅极16在衬底基板10上的正投影位于第二绝缘层15在衬底基板10上的正投影的内部；栅极16在衬底基板10上的正投影与输出电极13在衬底基板10上的正投影至少部分重叠；
两个薄膜晶体管的栅极16相连接，两个薄膜晶体管的输入电极11连接，两个薄膜晶体管共用同一个输出电极13和同一个第一绝缘层12。
具体地，先采用磁控溅射设备在衬底基板10上沉积一层导电薄膜，并对该导电薄膜进行图形化，形成输入电极11，该导电薄膜的材料可选用Cu、Al或氧化铟锡(ITO)等；再采用等离子体增强化学气相沉积法形成第一绝缘薄膜，并对该第一绝缘薄膜进行图形化，形成第一绝缘层12，该第一绝缘薄膜的材料可选用氧化硅、氮化硅等，或者也可以采用有机物制作该第一绝缘层12，制作的输入电极11和第一绝缘层12同层设置，且在垂直于衬底基板10的方向上，第一绝缘层12的高度大于输入电极11的高度。
继续采用磁控溅射设备在第一绝缘层12背向衬底基板10的一侧沉积形成一层导电薄膜，并对该导电薄膜进行图形化，形成输出电极13，该输出电极13位于第一绝缘层12背向衬底基板10的表面，该导电薄膜的材料可选用Cu、Al或氧化铟锡(ITO)等。
继续采用磁控溅射设备或者溶液法，并结合图形化工艺，在输入电极11背向衬底基板10的一侧制作有源层14，有源层14分别与输入电极11和部分输出电极13接触。
继续采用等离子体增强化学气相沉积法，在有源层14背向衬底基板10的一侧形成形成第二绝缘薄膜，并对该第二绝缘薄膜进行图形化，形成第二绝缘层15，该第二绝缘薄膜的材料可选用氧化硅、氮化硅等，且该第二绝缘层15作为薄膜晶体管中的栅极绝缘层。
最后采用磁控溅射设备在第二绝缘层15背向衬底基板10的一侧沉积一层导电薄膜，并对该导电薄膜进行图形化，形成栅极16，该栅极16在衬底基板10上的正投影位于第二绝缘层15在衬底基板10上的正投影的内部，栅极16在衬底基板10上的正投影与输出电极13在衬底基板10上的正投影至少部分重叠，上述导电薄膜的材料可选用Cu、Al或氧化铟锡(ITO)等。
采用上述制作方法制作的薄膜晶体管中，通过在衬底基板10上制作输入电极11和第一绝缘层12，并将输出电极13制作在第一绝缘层12上，使得输入电极11和输出电极13之间形成高度差，然后通过在输入电极11和输出电极13上依次制作层叠设置的有源层14，第二绝缘层15和栅极16使得栅极16和输出电极13之间形成高度差，由于有源层14、第二绝缘层15和栅极16层叠设置在输出电极13上，且均能够暴露部分输出电极13，因此输出电极13能够作为凹槽结构2的槽底，有源层14、第二绝缘层15和栅极16的侧壁作为凹槽结构2的槽内壁。因此采用上述制作方法将两个薄膜晶体管设置在对应的凹槽结构相对的两侧，使得两个薄膜晶体管形成了凹槽结构2中相对的侧壁，从而使得该两个薄膜晶体管限定出不封闭的凹槽结构2。在后续形成绝缘膜层17时，绝缘膜层17能够将位于槽底的输出电极13暴露，并同时覆盖凹槽结构2的侧壁和位于薄膜晶体管最顶层的栅极16。在采用喷墨打印技术，将用于形成发光单元中发光层的墨滴滴入像素区域中时，墨滴同样能够被限定在像素区域内，而不会流到其它非像素区域中。
进一步地，上述实施例提供的制作方法还包括：
利用紫外线对绝缘膜层17位于凹槽结构2外的部分进行曝光，使绝缘膜层17位于凹槽结构2外的部分在背向衬底基板10的表面具有疏水性。
具体地，在制作完绝缘膜层17后，可利用紫外线对绝缘膜层17位于凹槽结构2外的部分进行曝光，使绝缘膜层17位于凹槽结构2外的部分在背向衬底基板10的表面具有疏水性。更详细地说，可将包括遮光区域和透光区域的掩膜板与绝缘膜层17进行对位，使掩膜板的透光区域与绝缘膜层17位于凹槽结构2外的部分对应，使掩膜板的遮光区域与绝缘膜层17除位于凹槽结构外的部分之外的其它部分对应，然后利用紫外线透过掩膜板对绝缘膜层17进行曝光，从而使得绝缘膜层17位于凹槽结构2外的部分在紫外线的照射下，改变表面性能，使得绝缘膜层17位于凹槽结构2外的部分的表面具有疏水性。
由于发光单元中的发光层一般采用喷墨打印技术制作，因此，设置绝缘膜层17位于凹槽结构2外的部分在背向衬底基板10的表面具有疏水性，能够使得在采用喷墨打印技术形成发光层时，用于形成发光层的液滴能够更稳定、更精确的被打印到像素区域3内。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种显示基板，其特征在于，包括：
衬底基板，
设置在所述衬底基板上的薄膜晶体管阵列层，所述薄膜晶体管阵列层在背向所述衬底基板的一侧限定出多个凹槽结构；
设置在所述薄膜晶体管阵列层背向所述衬底基板的一侧的绝缘膜层，所述绝缘膜层在所述多个凹槽结构中限定出多个像素区域，所述像素区域与所述凹槽结构一一对应；
一一对应设置在所述多个像素区域内的多个发光单元；
所述薄膜晶体管阵列层包括多个薄膜晶体管，每个所述凹槽结构对应至少一个薄膜晶体管，所述至少一个薄膜晶体管限定出对应的所述凹槽结构，所述至少一个薄膜晶体管中的输出电极作为所述凹槽结构的槽底；
所述绝缘膜层包括与所述多个凹槽结构一一对应的多个开口，所述开口暴露出对应的所述至少一个薄膜晶体管的输出电极，所述至少一个薄膜晶体管中的输出电极与对应的所述发光单元接触，所述至少一个薄膜晶体管用于将驱动信号经输出电极输出至对应的发光单元，以驱动所述发光单元发光；
所述薄膜晶体管包括：
同层设置在所述衬底基板上的输入电极和第一绝缘层，在垂直于所述衬底基板的方向上，所述第一绝缘层的高度大于所述输入电极的高度；
设置在所述第一绝缘层背向所述衬底基板的表面的输出电极；
设置在所述输入电极背向所述衬底基板的一侧的有源层，所述有源层分别与所述输入电极和部分所述输出电极接触；
沿靠近所述衬底基板至远离所述衬底基板的方向上，依次层叠设置在所述有源层背向所述衬底基板的一侧的第二绝缘层和栅极，所述栅极在所述衬底基板上的正投影位于所述第二绝缘层在所述衬底基板上的正投影的内部；所述栅极在所述衬底基板上的正投影与所述输出电极在所述衬底基板上的正投影至少部分重叠。
2.根据权利要求1所述的显示基板，其特征在于，所述发光单元包括相对设置的两个电极和设置在所述两个电极之间的发光层；
所述至少一个薄膜晶体管中的输出电极与对应的所述发光单元中的发光层接触，所述至少一个薄膜晶体管中的输出电极复用为对应的所述发光单元中的其中一个电极。
3.根据权利要求1所述的显示基板，其特征在于，当每个所述凹槽结构对应一个薄膜晶体管时，所述输入电极在所述衬底基板上的正投影包围所述第一绝缘层在所述衬底基板上的正投影；所述有源层在所述衬底基板上的正投影包围所述输出电极在所述衬底基板上的正投影；
所述栅极在所述衬底基板上的正投影，和所述第二绝缘层在所述衬底基板上的正投影均包围所述输出电极在所述衬底基板上的正投影。
4.根据权利要求1所述的显示基板，其特征在于，当每个所述凹槽结构对应两个薄膜晶体管时，所述两个薄膜晶体管设置在该凹槽结构相对的两侧，
所述两个薄膜晶体管的栅极连接，所述两个薄膜晶体管的输入电极连接，所述两个薄膜晶体管共用同一个所述输出电极和同一个所述第一绝缘层。
5.根据权利要求1～4中任一项所述的显示基板，其特征在于，所述绝缘膜层位于所述凹槽结构外的部分在背向所述衬底基板的表面具有疏水性。
6.一种显示装置，其特征在于，包括如权利要求1～5中任一项所述的显示基板。
7.一种显示基板的制作方法，其特征在于，包括：
在衬底基板上制作薄膜晶体管阵列层，所述薄膜晶体管阵列层在背向所述衬底基板的一侧限定出多个凹槽结构；
在所述薄膜晶体管阵列层背向所述衬底基板的一侧制作绝缘膜层，所述绝缘膜层在所述多个凹槽结构中限定出多个像素区域，所述像素区域与所述凹槽结构一一对应；
在所述多个像素区域内制作多个发光单元，所述发光单元与所述像素区域一一对应；
所述在衬底基板上制作薄膜晶体管阵列层的步骤具体包括：
在所述衬底基板上制作多个薄膜晶体管，每个所述凹槽结构对应至少一个薄膜晶体管，所述至少一个薄膜晶体管限定出对应的所述凹槽结构，所述至少一个薄膜晶体管中的输出电极作为所述凹槽结构的槽底；
制作覆盖所述薄膜晶体管阵列层的绝缘膜层的步骤具体包括：
在所述绝缘膜层上制作与所述凹槽结构一一对应的多个开口，所述开口暴露出对应的所述至少一个薄膜晶体管的输出电极，所述至少一个薄膜晶体管中的输出电极与对应的所述发光单元接触，所述至少一个薄膜晶体管用于将驱动信号经输出电极输出至对应的发光单元，以驱动所述发光单元发光；
制作所述薄膜晶体管的步骤具体包括：
在所述衬底基板上制作输入电极和第一绝缘层，所述输入电极和所述第一绝缘层同层设置，在垂直于所述衬底基板的方向上，所述第一绝缘层的高度大于所述输入电极的高度；
在所述第一绝缘层背向所述衬底基板的表面制作输出电极；
在所述输入电极背向所述衬底基板的一侧制作有源层，所述有源层分别与所述输入电极和部分所述输出电极接触；
在所述有源层背向所述衬底基板的一侧制作第二绝缘层；
在所述第二绝缘层背向所述衬底基板的一侧制作栅极，所述栅极在所述衬底基板上的正投影位于所述第二绝缘层在所述衬底基板上的正投影的内部；所述栅极在所述衬底基板上的正投影与所述输出电极在所述衬底基板上的正投影至少部分重叠。
8.根据权利要求7所述的显示基板的制作方法，其特征在于，所述发光单元包括相对设置的两个电极和设置在所述两个电极之间的发光层；
在所述像素区域内制作发光单元的步骤具体包括：
在所述像素区域内制作发光层，所述发光层与对应的所述至少一个薄膜晶体管中的输出电极接触，所述至少一个薄膜晶体管中的输出电极复用为对应的所述发光单元中的其中一个电极；
在所述发光层背向所述衬底基板的一侧制作所述发光单元中的另一个电极。
9.根据权利要求7或8所述的显示基板的制作方法，其特征在于，当每个所述凹槽结构对应一个薄膜晶体管时，所述输入电极在所述衬底基板上的正投影包围所述第一绝缘层在所述衬底基板上的正投影；所述有源层在所述衬底基板上的正投影包围所述输出电极在所述衬底基板上的正投影；所述第二绝缘层在所述衬底基板上的正投影包围所述输出电极在所述衬底基板上的正投影；所述栅极在所述衬底基板上的正投影包围所述输出电极在所述衬底基板上的正投影。
10.根据权利要求7或8所述的显示基板的制作方法，其特征在于，当每个所述凹槽结构对应两个薄膜晶体管时，所述两个薄膜晶体管设置在该凹槽结构相对的两侧，所述两个薄膜晶体管的栅极相连接，所述两个薄膜晶体管的输入电极连接，所述两个薄膜晶体管共用同一个所述输出电极和同一个所述第一绝缘层。
11.根据权利要求7或8所述的显示基板的制作方法，其特征在于，所述制作方法还包括：
利用紫外线对所述绝缘膜层位于所述凹槽结构外的部分进行曝光，使所述绝缘膜层位于所述凹槽结构外的部分在背向所述衬底基板的表面具有疏水性。
CN201811487553.9A 2018-12-06 2018-12-06 一种显示基板及其制作方法、显示装置 Active CN109599424B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811487553.9A CN109599424B (zh) 2018-12-06 2018-12-06 一种显示基板及其制作方法、显示装置
PCT/CN2019/079284 WO2020113858A1 (en) 2018-12-06 2019-03-22 Display substrate, manufacturing method thereof, and display apparatus
US16/620,653 US11329115B2 (en) 2018-12-06 2019-03-22 Display substrate, manufacturing method thereof, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811487553.9A CN109599424B (zh) 2018-12-06 2018-12-06 一种显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN109599424A CN109599424A (zh) 2019-04-09
CN109599424B true CN109599424B (zh) 2021-01-29

Family

ID=65962228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811487553.9A Active CN109599424B (zh) 2018-12-06 2018-12-06 一种显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11329115B2 (zh)
CN (1) CN109599424B (zh)
WO (1) WO2020113858A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639600A (zh) * 2020-12-16 2022-06-17 京东方科技集团股份有限公司 薄膜图案化的方法和显示面板的制备方法
CN113571568A (zh) * 2021-07-26 2021-10-29 京东方科技集团股份有限公司 显示装置及显示面板
CN114628405B (zh) * 2021-11-30 2023-04-28 京东方科技集团股份有限公司 显示基板及其制作方法、以及显示装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW215967B (en) * 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
AU2003252359A1 (en) * 2002-08-01 2004-02-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
US7314784B2 (en) * 2003-03-19 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
KR100683766B1 (ko) 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP4791799B2 (ja) 2005-11-07 2011-10-12 株式会社東芝 半導体記憶装置及びその製造方法
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR101379616B1 (ko) * 2007-07-31 2014-03-31 삼성전자주식회사 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
JP4987918B2 (ja) * 2009-08-27 2012-08-01 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN103730508B (zh) * 2012-10-16 2016-08-03 瀚宇彩晶股份有限公司 显示面板的垂直式薄膜晶体管结构及其制作方法
GB201321285D0 (en) * 2013-12-03 2014-01-15 Plastic Logic Ltd Pixel driver circuit
US9202898B2 (en) * 2014-03-06 2015-12-01 Eastman Kodak Company Fabricating VTFT with polymer core
US9153698B2 (en) * 2014-03-06 2015-10-06 Eastman Kodak Company VTFT with gate aligned to vertical structure
US9198283B2 (en) * 2014-03-06 2015-11-24 Eastman Kodak Company Vertically spaced electrode structure
US9117914B1 (en) * 2014-03-06 2015-08-25 Eastman Kodak Company VTFT with polymer core
US9123815B1 (en) * 2014-03-06 2015-09-01 Eastman Kodak Company VTFTs including offset electrodes
US9093470B1 (en) * 2014-03-06 2015-07-28 Eastman Kodak Company VTFT formation using capillary action
US9147770B1 (en) * 2014-03-06 2015-09-29 Eastman Kodak Company VTFT with extended electrode
US9331205B2 (en) * 2014-03-06 2016-05-03 Eastman Kodak Company VTFT with post, cap, and aligned gate
US9214560B2 (en) * 2014-03-06 2015-12-15 Eastman Kodak Company VTFT including overlapping electrodes
US20150257283A1 (en) * 2014-03-06 2015-09-10 Carolyn Rae Ellinger Forming vertically spaced electrodes
US9443887B1 (en) * 2015-06-12 2016-09-13 Eastman Kodak Company Vertical and planar TFTS on common substrate
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
JP2016111040A (ja) * 2014-12-02 2016-06-20 株式会社ジャパンディスプレイ 半導体装置
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
JP2016146422A (ja) * 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
KR102465503B1 (ko) * 2015-04-03 2022-11-10 삼성디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
US9401430B1 (en) * 2015-06-12 2016-07-26 Eastman Kodak Company VTFT with a top-gate structure
US9653493B2 (en) * 2015-06-12 2017-05-16 Eastman Kodak Company Bottom-gate and top-gate VTFTs on common structure
US20160365370A1 (en) * 2015-06-12 2016-12-15 Eastman Kodak Company Dual-gate vtft
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
CN107204362B (zh) * 2016-03-18 2021-01-29 株式会社日本显示器 半导体装置
KR102576428B1 (ko) * 2016-04-29 2023-09-08 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
KR102568778B1 (ko) 2016-05-12 2023-08-22 삼성디스플레이 주식회사 박막트랜지스터 및 이를 포함하는 표시 장치
CN106129264B (zh) * 2016-07-21 2018-06-05 深圳市华星光电技术有限公司 像素界定层的制作方法与oled器件的制作方法
US9859308B1 (en) * 2016-07-29 2018-01-02 Eastman Kodak Company Multiple TFTs on common vertical support element
KR20180013377A (ko) * 2016-07-29 2018-02-07 엘지디스플레이 주식회사 표시장치
CN106935601B (zh) * 2017-03-13 2019-08-23 京东方科技集团股份有限公司 半导体器件、阵列基板和半导体器件的制造方法
US20180315860A1 (en) * 2017-04-28 2018-11-01 The Hong Kong University Of Science And Technology Vertical thin-film transistor with multiple-junction channel
CN107221501B (zh) * 2017-05-26 2020-03-10 京东方科技集团股份有限公司 垂直型薄膜晶体管及其制备方法
CN207517701U (zh) * 2017-11-15 2018-06-19 研茂科技有限公司 一种薄膜晶体管及显示器面板
KR102467465B1 (ko) * 2018-01-04 2022-11-16 삼성디스플레이 주식회사 수직 적층 트랜지스터, 이를 포함하는 표시 장치, 및 그 제조 방법
KR102551998B1 (ko) * 2018-11-20 2023-07-06 엘지디스플레이 주식회사 수직 구조 트랜지스터 및 전자장치

Also Published As

Publication number Publication date
WO2020113858A1 (en) 2020-06-11
US11329115B2 (en) 2022-05-10
CN109599424A (zh) 2019-04-09
US20210335946A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
CN110120463B (zh) 显示基板及其制备方法、显示装置
EP3331047A1 (en) Organic light emitting display device and method for manufacturing the same
US9305489B2 (en) Organic light emitting diode display
US9825109B2 (en) Display device
CN111416048B (zh) 显示装置、显示装置的盖板的制作方法
KR20190035609A (ko) 디스플레이 패널 및 디스플레이 장치
CN109599424B (zh) 一种显示基板及其制作方法、显示装置
US20240164183A1 (en) Display Substrate and Display Apparatus
US11335879B2 (en) Substrate and preparation method thereof, display panel and preparation method thereof, and display device
JP2018026278A (ja) 有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
US20220077276A1 (en) Electronic device, display apparatus, display substrate and manufacturing method therefor
CN109037285B (zh) 显示面板及其制作方法、显示装置、掩膜版组件
EP4047659A1 (en) Display substrate and preparation method therefor, and display device
CN111740028A (zh) 显示面板及其制作方法
JP2009238456A (ja) エレクトロルミネッセンスパネル
CN113594213B (zh) 显示面板及显示装置
CN112534583A (zh) 显示基板、显示装置及高精度金属掩模板
US9972667B2 (en) Display device
US11626458B2 (en) Transparent display panel and method for manufacturing the same, display device
KR20160140074A (ko) 유기발광 표시장치
KR20170050848A (ko) 유기발광 표시장치
CN109904210B (zh) 一种显示基板及其制作方法、显示装置
KR20180077856A (ko) 전계발광 표시장치
US11609368B2 (en) Display device having bank layers
WO2021192242A1 (ja) 表示装置の製造方法、および表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant