JP2005286329A - 有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法 - Google Patents

有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP2005286329A
JP2005286329A JP2005086840A JP2005086840A JP2005286329A JP 2005286329 A JP2005286329 A JP 2005286329A JP 2005086840 A JP2005086840 A JP 2005086840A JP 2005086840 A JP2005086840 A JP 2005086840A JP 2005286329 A JP2005286329 A JP 2005286329A
Authority
JP
Japan
Prior art keywords
organic
field effect
charge carrier
layer
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005086840A
Other languages
English (en)
Other versions
JP4498961B2 (ja
Inventor
Michael Rehdecker
レデッカー ミハエル
Joerg Fischer
フィッシャー ヨルグ
Arthur Mathea
マテア アーサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP04090119A external-priority patent/EP1580822A1/de
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005286329A publication Critical patent/JP2005286329A/ja
Application granted granted Critical
Publication of JP4498961B2 publication Critical patent/JP4498961B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】有機電界効果トランジスタ、それを具備する平板ディスプレイ装置及び有機電界効果トランジスタの製造方法を提供する。
【解決手段】基板110と、基板110の上部に配置されるソース電極120及びドレイン電極160と、ソース電極120とドレイン電極160との間に配置される有機半導体層130と、有機半導体層130の領域に配置されるゲート電極150と、ゲート電極150と有機半導体層130との間に配置される電荷キャリア遮断層140と、を含み、電荷キャリア遮断層140は半導体材料を含むことを特徴とする有機電界効果トランジスタ。
【選択図】図2

Description

本発明は有機電界効果トランジスタ及びその製造方法に関する。
有機電子工学において、実施例としての電界効果トランジスタは、例えば有機発光ダイオードのようなディスプレイ要素分野の適用例と共に議論されている。それらは、複雑な半導体製造工程なしに生産されうる単一電子回路の具現へもつながっている。それらのうちでも、有機及び高分子半導体に基づいた方式で製造された回路は、大面積ディスプレイの具現及びトランスポンダー分野にも使われうる。
有機電子工学でのp半導体材料及びn半導体材料の定義は、シリコンのような無機半導体材料分野での定義とは若干異なる。典型的な半導体についての定義はドーパントの種類に依存するが、有機半導体においては、p伝導性及びn伝導性は高い移動度を持つ電荷キャリアの極性に関するものである。より具体的には、ある程度、電子はn伝導性半導体において高い移動度を持ち、欠陥電子(正孔)はp伝導性半導体において高い移動度を持つ。複数の超過電荷キャリアを持つドーパントは、有機半導体関連分野には適用し難く、有機発光ダイオードの従来技術分野でのみ通常的なものである(非特許文献1参照)。
有機材料に基づいた電界効果トランジスタとして、半導体有機材料はソース電極とドレイン電極との間に配置される。ゲート電極に適切な電圧を印加することによってそれら2つの電極間領域(チャンネル)に電場が生成される。結果的に、電荷キャリア(電子または正孔)が有機材料を構成するチャンネルに導入され、そしてその位置で、ソースとドレイン接触間の伝導性を高める。この場合、チャンネルでの電荷の流れは、p特性を持つトランジスタ構造の場合に正孔を通じて具現され、n特性を持つトランジスタ構造の場合には電子を通じて具現される。したがって、トランジスタはゲート電圧を通じて制御される。
電場、そして結果的にトランジスタ構造の機能性を低下させる、ゲート電極からチャンネルへの反対電荷の移動を避けるために、チャンネルとゲート電極との間に電荷キャリア遮断層(誘電体)を配置させることは公知のものである。
しかし、このような公知の有機トランジスタ構造の短所は、最大獲得可能電流が小さいという点である。しかし、最大獲得可能電流は、アクティブマトリックス有機電界発光ディスプレイのような有機トランジスタの適用分野においてとりわけ重要である。
最大獲得可能電流は、(無機および半導体材料でも構成される)伝導性チャンネルの長さ及び幅と、有機半導体での電荷キャリアの移動性に依存する。典型的な有機半導体材料には、p半導体としてペンタセン、テトラセン、オリゴチオフェン、及びフタロシアニンだけでなく、n半導体としてナフタレンテトラカルボン酸ジイミド、ぺリレンテトラカルボン酸ジイミド、フラーレン、及びフタロシアニン誘導体のような低分子化合物がある。高分子材料には、特にポリアルキルチオフェン、ポリ(ビニレンチエニレン)だけでなくアルキルフルオレン単位とアルキルチオフェンとの共重合体のようなp半導体が選択されうる。典型的な電荷キャリア移動度μは10−3cm/Vsないし1cm/Vs範囲にある。
より大きな最大獲得可能電流を得るために、チャンネル長は短い必要がある一方、チャンネル幅及び電荷キャリアの移動性は大きい必要がある。しかし、この場合、このような構造上の寸法(以下、構造寸法と称する)には限界がある。さらに、誘電体の表面容量Cは、最大獲得可能電流に影響を与えるものとして考えられる。また、半導体においては、低いゲート電圧VGSでの電荷キャリアの適切な密度を誘導するために高い容量が要求されうる。
有機電界効果トランジスタの線形作動範囲での獲得可能電流Iと最大重要パラメータとの相関関係は次の関係式で説明される。
Figure 2005286329
ここで、Vthはトランジスタのしきい電圧であり、VDSはドレイン接触とソース接触との間に印加される電圧であり、VGSはゲート電圧であり、μは電荷キャリア移動度である。
事前に特定された構造寸法において可能な限り大きい最大獲得可能電流を具現可能にするために、表面容量C及び電荷キャリア移動度μは可能なかぎり大きい数値を取らねばならない。
表面容量Cを増加させるためには、誘電体の層厚さは減少されなければならない。しかしながら、電荷キャリア遮断層の層厚さの減少は、特に、欠陥密度及びブレークダウン電圧(独:Durchschlagspannung、英:disruptive discharge voltage)のようなパラメータを通じて制限される。
さらに、有機電界効果トランジスタで切り替え可能な電流を増加させるために比較的大きい誘電定数の誘電体を使用することは非特許文献2で公示された。この場合、例えば、バリウムジルコニウムチタン酸塩(bariumzirconiumtitanate、BZT)のような強誘電無機材料から誘電体材料が選択された。従来技術によるこのような材料はスパッタリングを通じて塗布される。このような材料塗布の短所は、上述された層の製造は比較的大きな入力エネルギー及び高いプロセス温度でなされるという点である。
このような方法を、例えば、ソース電極とドレイン電極との間に配置される有機半導体材料で構成されたチャンネルのような有機半導体層および他の有機機能層に適用するには問題がある。単にこのような構造は有機電界効果トランジスタについてのオプションであり、有機半導体及び他の有機機能層が工程過程の最終段階で堆積される場合にのみ使用される。しかしながら、これはトップゲート構造というオプションが使用できないために短所となる。
図1には、従来技術による有機電界効果トランジスタが図示されている。基板1上にはソース電極2とドレイン電極6とが配置され、それら電極2,6上には有機半導体層3が配置される。有機半導体層3上には電荷キャリア遮断層4が配置され、電荷キャリア遮断層4の上部にはゲート電極5が配置される。
有機半導体層3の材料はp伝導性材料である。ゲート電極5での適切な電圧で、正孔(独:Defektelektronen)からなる電荷キャリア7が有機半導体層3のチャンネルに移動し、その位置でドレイン電極6とソース電極2との間の導電性を増大させる。したがって、トランジスタはゲート電極5に印加される電圧を通じて制御されうる。
しかしながら、電荷キャリア遮断層4の実行可能な最小層厚さは正孔密度(独:Defektdichte)および電気的ブレークダウン電圧などのパラメータによって制限される。
さらに、大きな誘電定数を持つBZTのような強誘電体無機材料は、エネルギー入力及び/またはプロセス温度がそれぞれあまりにも大きいために、電荷キャリア遮断層4として有機半導体層3上に直接堆積され得ない。
以上のとおり、電荷キャリア遮断層4の最小層厚さを任意に減少させることは不可能であり、さらに、有機材料の有機半導体層3を損傷させずには高誘電定数を持つ電荷キャリア遮断層4の材料を有機半導体層3上に堆積させることができないという短所によって、従来技術による有機電界効果トランジスタの最大獲得可能電流および事前に設定された構造寸法の有機電界効果トランジスタへの適用は非常に限定されている。
Zhouら、「Appl.Phys.Lett.」、2002年、第81巻、p.4070−4072 Dimitrakopoulosら、「Science」、1999年、第283巻、p.822−824
本発明の目的は、事前特定された構造寸法において、大きな最大切り替え可能電流(最大獲得可能電流)を持つ有機電界効果トランジスタ及びそれを具備する平板ディスプレイ装置を提供することである。
さらに、本発明による有機電界効果トランジスタの製造方法を提供する。特に、大きな誘電定数を持つ電荷キャリア遮断層の使用にもかかわらず、比較的大きなエネルギーの入力なしに電荷キャリア遮断層をソース電極とドレイン電極との間に配置される有機材料上に堆積することのできる製造方法を提供する。
上述の本発明の目的を達成するために、基板と、前記基板の上部に配置されるソース電極及びドレイン電極と、前記ソース電極とドレイン電極との間に配置される有機半導体層と、前記有機半導体層の領域に配置されるゲート電極と、前記ゲート電極と有機半導体層との間に配置される電荷キャリア遮断層と、を含み、前記電荷キャリア遮断層は半導体材料を含むことを特徴とする有機電界効果トランジスタ及びそれを具備する平板ディスプレイ装置を提供する。望ましくは、前記電荷キャリア遮断層は半導体材料のみより構成される。ゲート電極と、本発明に関連した半導体電荷キャリア遮断層の適切な選択を通じて、電荷キャリアは電荷キャリア遮断層(誘電体)に集積され、これによって電荷キャリア遮断層の有効層厚さを実質的に低減することができる。さらに小さな有効層厚さで、電荷キャリア遮断層(誘電体)の表面容量を実質的に増大させることができ、これによって有機電界効果トランジスタの最大獲得可能電流が増大されうる。
作動形態は、以下にpチャンネル型トランジスタ用半導体材料によるものが例示的に説明される。
望ましい実施の形態において、電荷キャリア遮断層の伝導帯のエネルギー準位から真空準位までのエネルギー差である電子親和力は、電界効果トランジスタゲート電極の仕事関数より小さく、ドレイン電極とソース電極との間に配置された電界効果トランジスタの有機半導体層は、(半導体材料で構成されたような)電荷キャリア遮断層より高い伝導帯のエネルギー準位を持つ。さらに、電荷キャリア遮断層の価電子帯のエネルギー準位は有機半導体料層の価電子帯のエネルギー準位より低い必要がある。特に、望ましい実施の形態において、電荷キャリア遮断層の伝導帯のエネルギー準位と有機半導体層の伝導帯のエネルギー準位との間のエネルギー差と、電荷キャリア遮断層の価電子帯のエネルギー準位と有機半導体層の価電子帯のエネルギー準位との間のエネルギー差は1.0eVより大きい必要があり、電荷キャリア遮断層の電子親和力とゲート電極の仕事関数との間のエネルギー差は0.2eVより小さい必要がある。
上述されたように、ゲート電極材料、ソース電極とドレイン電極との間に配置される有機半導体層、および電荷キャリア遮断層の選択を通じて、電荷キャリア遮断層への電子の注入及び/または移動は、電荷キャリア遮断層と有機半導体層との境界表面までなされうる。この場合、電荷キャリア遮断層はn伝導材料で構成され、ソース電極とドレイン電極との間に配置される有機半導体層はp伝導材料で構成される。
あるいは、p伝導材料を含む電荷キャリア遮断層と、n伝導材料を含む有機半導体層とで等価な構造が生産されることもできる。この場合、nチャンネル型トランジスタであって、ゲート接触の仕事関数は電荷キャリア遮断層の価電子帯のエネルギー準位から真空準位までのエネルギー差と類似または同等である。このような方式で、電荷キャリア遮断層への欠陥電子(正孔)の注入は可能である。電荷キャリア遮断層とnチャンネル領域との間の電荷キャリアの流れを防止するために、電荷キャリア遮断層の価電子帯のエネルギー準位は有機半導体層の価電子帯のエネルギー準位より少なくとも1eVさらに高い必要がある。
このとき、電荷キャリア遮断層の伝導帯のエネルギー準位は少なくとも有機半導体層の伝導帯のエネルギー準位よりも少なくとも1eV大きい必要がある。
ソース電極とドレイン電極との間に配置される有機電界効果トランジスタの半導体材料として、pチャンネル型トランジスタの場合、ペンタセン、テトラセン、低い出力仕事関数を持つフタロシアニン、オリゴチオフェン、オリゴ−及びポリアリールアミン、ポリアルキルチオフェン、アルキルフルオレン単位とアルキルチオフェンとの共重合体、ポリフルオレン、ポリ(チエニレンビニレン)、ポリ(フェニレンビニレン)、ならびに、フェニレン、ナフタレン−、及びアントラニル単位のホモ重合体(ポリマー)からなる群から選択される少なくとも一つを含む。
電荷キャリア遮断層は、無機材料である酸化チタン、非ドープの酸化スズ、非ドープの酸化亜鉛、二酸化ジルコニウム、酸化タンタル、及び硫化亜鉛、ならびに、有機材料であるペリレンテトラカルボン酸ジイミド及びナフタレンテトラカルボン酸ジイミドの誘導体からなる群から選択される少なくとも一つを含む。
p伝導電界効果のゲート電極はマグネシウム、銀マグネシウム合金、カルシウム、バリウム、及びランタノイド系金属からなる群から選択される少なくとも一つを含むだけでなく、スカンジウム及びイットリウムを含むことが望ましい。ランタノイド系金属はセリウムまたはイッテルビウムを含むことが望ましい。また、ソース電極またはドレイン電極は金、パラジウム、白金、及び導電性高分子からなる群から選択される少なくとも一つを含むことが望ましい。導電性高分子は、ポリ(エチレンジオキシチオフェン)および/またはポリスチレンスルホン酸を含むことが望ましい。
特に望ましい実施の形態において、ゲート電極はマグネシウムと銀との1:9質量比で構成される。
nチャンネル電界効果トランジスタの場合、有機半導体層として、ぺリレンテトラカルボン酸ジイミド、ナフタリンテトラカルボン酸ジイミド、及びフラーレンの誘導体からなる群から選択される少なくとも一つを使用することが望ましい。電荷キャリア遮断層はオリゴマーアリールアミンの誘導体のうち一つ以上を含むことが望ましい。ゲート接触のための適切な材料は、金、パラジウム、白金、及びニッケルからなる群から選択される少なくとも一つである。
上述された材料を選択して、例えばp伝導チャンネル(ドレイン電極とソース電極との間の有機材料)及びn型伝導電荷キャリア遮断層を形成し、ネガティブ電荷キャリア(電子)を電荷キャリア遮断層に注入することが可能である。しかしながら、電子はn伝導電荷キャリア遮断層とp伝導チャンネルとの境界表面まで移動して、それを通じて電荷キャリア遮断層の有効層厚さが顕著に減少することによって、本発明による電界効果トランジスタの最大獲得可能電流はかなり増加されることができる。
本発明による有機電界効果トランジスタは、基板上に、ソース電極及びドレイン電極を形成する段階と、前記ソース電極及びドレイン電極上部にソース領域、ドレイン領域、及びチャンネル領域を具備する有機半導体層を形成する段階と、前記有機半導体層の上部に電荷キャリア遮断層を形成する段階と、前記電荷キャリア遮断層の上部で、少なくとも前記有機半導体層のチャンネル領域の上部にゲート電極を形成する段階と、を具備する製造方法によってなされ、前記電荷キャリア遮断層の形成段階は、熱蒸着または電子ビーム蒸着を通じてなされる。そして、ここで本発明によって、電荷キャリア遮断層は半導体材料により形成される。例えばBZTのような強誘電無機材料と対比して、本発明による電荷キャリア遮断層は(下方に配置された層に対して)高い熱入力なしに形成されうる。このような方式で、電荷キャリア遮断層を電界効果トランジスタの有機半導体層(ソースとドレインとの間)に直接形成することが可能である。望ましくは、電子ビーム蒸着は10−2ないし10−1Paの酸素分圧でなされる。
本発明の有機電界効果トランジスタによれば、事前特定された構造寸法において、大きな最大獲切り替え可能電流(最大獲得可能電流)を得ることができる。
また、本発明の有機電界効果トランジスタの製造方法によれば、大きな誘電定数を持つ電荷キャリア遮断層の使用にもかかわらず、比較的大きなエネルギーの入力なしに電荷キャリア遮断層をソース電極とドレイン電極との間に配置される有機材料上に形成することができる。
前記本発明の目的及び長所は、添付された図面を参照して望ましい実施の形態を通じてさらに明らかになる。
図2には、本発明による有機電界効果トランジスタが示されている。電荷キャリア遮断層140が半導体材料で備えられるという点を除けば、構造配置は従来技術による有機電界効果トランジスタと同様であるため詳細な説明は省略する。このような方式で、電荷キャリア(電子)170は電荷キャリア遮断層140に、電荷キャリア遮断層140と有機半導体層130との境界表面まで注入され、これを通じて電荷キャリア遮断層140の有効層厚さが実質的に減少し、その結果、本発明による有機電界効果トランジスタの最大獲得可能電流は増大しうる。(半導体)電荷キャリア遮断層140に電子を注入させるために、電荷キャリア遮断層140への電荷キャリア注入に対する障壁は小さい必要がある。また、他の条件としては、本発明に関連された有機電界効果トランジスタのゲート漏洩電流の比率を低く維持できるように、電荷キャリア遮断層140から有機半導体層130への方向だけでなく、その逆方向への過剰電荷キャリア180に対する障壁も大きくなるように、材料は選択されねばならない。なお、電荷キャリア遮断層140は半導体材料のみより構成されることが望ましい。
有機半導体層の材料はpチャンネル型トランジスタ用半導体材料及びnチャンネル型トランジスタ用半導体材料のうち少なくとも一つであり、前記pチャンネル型トランジスタ用半導体材料は、ペンタセン、テトラセン、フタロシアニン、ポリアルキルチオフェン、アルキルフルオレン単位とアルキルチオフェンの共重合体、ポリフルオレン、ポリ(チエニレンビニレン)、ポリ(フェニレンビニレン)、ならびに、フェニレン、ナフタレン−、及びアントラニル単位のホモ重合体からなる群から選択される少なくとも一つを含み、前記nチャンネル型トランジスタ用半導体材料は、ペリレンテトラカルボン酸ジイミド、ナフタレンテトラカルボン酸ジイミド、及びフラーレンの誘導体からなる群から選択される少なくとも一つを含む。
有機半導体層130がpチャンネル型トランジスタ用半導体材料よりなる場合、電荷キャリア遮断層140は酸化チタン、非ドープの酸化スズ、非ドープの酸化亜鉛、二酸化ジルコニウム、酸化タンタル、及び硫化亜鉛からなる群から選択される少なくとも一つを含む。また、ゲート電極150は、マグネシウム、銀マグネシウム合金、カルシウム、バリウム、及びランタノイド系金属からなる群から選択される少なくとも一つを含む。さらに、ソース電極120及びドレイン電極160のうち少なくとも一つは金、パラジウム、白金、及び導電性高分子からなる群から選択される少なくとも一つを含む。
一方、有機半導体層130がnチャンネル型トランジスタ用半導体材料よりなる場合、電荷キャリア遮断層140としては、望ましくはオリゴマーアリールアミンの誘導体のうち一つ以上を含む。また、ゲート電極150は、金、ニッケル、パラジウム、および白金からなる群から選択される少なくとも一つを含む。さらに、ソース電極120及びドレイン電極160のうち少なくとも一つはアルミニウム、チタン、マグネシウム、及び銀からなる群から選択される少なくとも一つを含む。
なお、前記ランタノイド系金属は、たとえば、セリウムまたはイッテルビウムであって、前記導電性高分子は、たとえば、ポリ(エチレンジオキシチオフェン)および/またはポリスチレンスルホン酸である。
上述の要件は、ゲート電極150、電荷キャリア遮断層140、及び有機層130を適切に選択することによって行われうる。
なお、本発明による有機電界効果トランジスタは、必須ではないが、基板110を具備する。ソース及びドレイン電極120,160が基板110上に形成され、その上に有機半導体層が形成されることもある。また、本発明による有機電界効果トランジスタは、有機電界発光ディスプレイの基板に形成されるように、他の構造要素の基板上に形成されることも可能である。
図3A及び図3Bには、図2に示された有機電界効果トランジスタの概略的なエネルギー配置図が示されている。このようなエネルギー配置図は、エネルギー降下及びオフ回路に適用されるが、この回路では、電荷キャリアの蓄積によるいかなるバンド歪曲も発生しない。エネルギー数値は、p伝導性有機半導体材料の有機半導体層130及び無機n伝導性電荷キャリア遮断層140の場合についてのものである。
また、材料の適切な選択を通じて、n伝導性有機半導体材料の有機半導体層130及びp伝導性電荷キャリア遮断層140を持つ等価構造を具現することも可能である。
図3A及び図3Bの実施の形態として、有機半導体層130はポリアルキルチオフェンで構成され、電荷キャリア遮断層140は酸化チタンで構成される。ゲート電極150は銀とマグネシウムの合金(以下、銀マグネシウム合金と称する)で構成される。なお、前記銀マグネシウム合金のマグネシウムと銀の比率は、たとえば、1:9質量比である。
ゲートレベル13から電荷キャリア遮断層140の伝導帯のエネルギー準位11に電子が注入されることは、0.1eVの小さな第1のエネルギー障壁14を通じて行われる。ここで、ゲートレベル13は、ゲート電極150のフェルミ準位である。図3Aに示されるとおり、電荷キャリア遮断層140の伝導帯のエネルギー準位から真空準位までのエネルギー差である電子親和力は、ゲート電極150の仕事関数より小さい。また、電荷キャリア遮断層140の電子親和力とゲート電極150の仕事関数との間のエネルギー差(第1のエネルギー障壁)14は0.2eVより小さいことが望ましい。
このように注入された電子は、電荷キャリア遮断層140と有機半導体層130との境界層まで貫通することができるが、第2のエネルギー障壁15によって、電子は有機半導体層130の伝導帯には流れない。図3Aに示されるように、第2のエネルギーア障壁15は1.5eVである。有機半導体層130は電荷キャリア遮断層140の伝導帯のエネルギー準位11より高い伝導帯のエネルギー準位9を有する。電荷キャリア遮断層140の伝導帯のエネルギー準位11と有機半導体層130の伝導帯のエネルギー準位9との間のエネルギー差(第2のエネルギー障壁)15は、1.0eVより大きいことが望ましい。
同様に、有機半導体層130の価電子帯10から電荷キャリア遮断層140の価電子帯12への正孔(欠陥電子)の流れは、第3のエネルギー障壁16を通じて防止されうる。図示された場合、このような第3のエネルギー障壁16は1.8eVである。
酸化チタンが電荷キャリア遮断層140として使われる場合、ゲート電極150の材料としては、3.8eVないし4.0eV範囲の仕事関数を持つベース金属が適切である。
ゲート電極150についての主要基準は、電荷キャリア遮断層140への電荷キャリア注入のためにいかなる障壁もないか、または単に0.1eVより小さな障壁のみ存在するという点にある。電荷キャリア遮断層140はその名称通り、電荷キャリアが電荷キャリア遮断層140と有機半導体層130との境界表面を通過できないという点に意味がある。
基板上にソース電極を堆積させ、ドレイン電極を堆積させ、かつ有機半導体材料を堆積させるだけでなく電荷キャリア遮断層及びゲート電極を堆積させることにより、有機電界効果トランジスタを製造するための本発明による方法は、電荷キャリア遮断層140が熱蒸着または電子ビーム蒸着を通じて堆積される。
高誘電定数を持つ材料を使用して大きい最大獲得可能電流を得るための従来技術による無機強誘電体を使用することと異なって、電荷キャリア遮断層140についての本発明による(酸化チタンのような)半導体材料は、熱蒸着または電子ビーム蒸着を通じて真空状態で有利に堆積されうる。
このような方式で、有機材料130の高いエネルギー入力及び/または熱応力が回避できる。結果的に、そして有機電界効果トランジスタの製造に当って、有機機能層を製造過程の最終段階で堆積させることを回避でき、これを通じてトップゲート構造を具現するのに有利であり得る。
そのために、そしてpチャンネル型トランジスタについての本発明に関連した方法のために、半導体材料、望ましくは酸化チタンが電荷キャリア遮断層140の材料として採択されうる。電子ビーム蒸着は10−2ないし10−1Pa(10−4ないし10−3mbar)の酸素分圧で実施されることが望ましい。
一方、本発明のさらに他の実施の形態は、前記有機電界効果トランジスタを具備する有機薄膜トランジスタ層を含む平板ディスプレイ装置を提供できる。
図4には、平板ディスプレイ装置であって本発明の他の実施の形態による有機電界発光ディスプレイ装置の一画素についての概略的な部分断面図が示されている。
例えば、ガラス材基板210の一面上に前記有機電界効果トランジスタを含む有機電界効果トランジスタ層Rが備えられる。有機電界効果トランジスタ層Rを構成するそれぞれの層の材料及び製造方法は、上記の実施の形態に開示された通りである。まず、基板210の一面上にソース電極220a及びドレイン電極220bが形成される。ソース電極220a及びドレイン電極220bの上部には有機半導体層230が備えられるが、有機半導体層230はソース領域A、ドレイン領域B、及びチャンネル領域Cで構成される。有機半導体層230の上部にはゲート電極250が備えられるが、ゲート電極250は、少なくともチャンネル領域Cを超えて横断するように配置され、有機半導体層230とゲート電極250との間には電荷キャリア遮断層240が備えられる。
ゲート電極250が形成された後、下部層を平坦化及び/または絶縁させるための絶縁層260が備えられる。絶縁層260はSiNxのような無機物を使用することもあり、その上部にBCB(benzocyclobutene)またはアクリルなどのような有機物層を具備することもあり、単層または二重ないし多重層で形成されうるなど多様な構成が可能である。
このような有機電界効果トランジスタ層Rの上部には画素層Rが備えられる。画素層Rは一つ以上の画素を具備するが、それぞれの画素は第1電極層270、第2電極層300、及びそれら間に介在される有機電界発光部290を含む。
絶縁層260の一面上には第1電極層270が備えられるが、第1電極層270は、絶縁層260に形成されたビアホール261を通じてドレイン電極220bと電気的に連結される。第1電極層270が形成された後、画素を定義するための画素定義層280が形成される。このような画素定義層280は、スピンコーティングを通じて形成された後に適切なパターン化過程を経て画素開口部281を形成する。次いで、少なくとも第1電極層270の一面上には有機電界発光部290が形成され、その上部には第2電極層300が形成される。
ここで、第1電極層270及び第2電極層300はITO(酸化インジウムスズ)、Al、Mg−Agのうち一つ以上を含むことができるが、ディスプレイ装置の発光類型、すなわち前面発光型であるか背面発光型であるかによって多様な構成が可能である。有機電界発光部290は低分子または高分子有機膜で構成できるが、低分子有機膜を使用する場合にホール注入層(HIL:Hole Injection Layer)、ホール輸送層(HTL:Hole Transport Layer)、有機発光層(EML:Emission Layer)、電子輸送層(ETL:Electron Transport Layer)、電子注入層(EIL:Electron Injection Layer)などが単一または複合の構造で積層されて形成でき、使用可能な有機材料も、銅フタロシアニン(CuPc:copperphthalocyanine)、N,N−ジ(ナフタレン−1−イル)−N,N’−ジフェニル−ベンジジン(NPB)、トリス−8−ヒドロキシキノリンアルミニウム(Alq3)などをはじめとして多様な材料を適用できる。それら低分子有機膜は真空蒸着法で形成される。
有機電界発光部290が高分子有機膜の場合にはHTL及びEMLで備えられた構造を持つことができ、この時、前記HTLとしてPEDOT(polyethylenethioxythiophene)を使用し、発光層としてPPV(Poly−Phenylenevinylene)系及びポリフルオレン系など高分子有機物質を使用し、これをスクリーン印刷やインクジェット印刷方法などで形成することもあるなど多様な構成が可能である。
上記の実施の形態で有機電界発光ディスプレイ装置について記述されたが、本発明はこれに限定されない。すなわち、本発明による電荷キャリア遮断層が半導体材料を含む範囲で、無機電界発光ディスプレイ装置及び/または液晶ディスプレイ装置にも適用できるなど多様な構成が可能である。
本発明による有機電界効果トランジスタは、平板ディスプレイ装置以外にも電子ペーパー、スマートカード、RFタグ、ロールアップディスプレイ、PDAのような多様な電子装置に適用できる。
従来技術による有機電界効果トランジスタの概略的な断面図である。 本発明によるpチャンネル有機電界効果トランジスタの概略的な断面図である。 本発明の電界効果トランジスタの実施の形態におけるゲート電極、電荷キャリア遮断層、及び有機半導体伝導層(チャンネル)を具備するpチャンネル型トランジスタの概略的なエネルギー配置図である。 本発明の電界効果トランジスタに実施の形態における電荷キャリア遮断層、及び有機半導体伝導層(チャンネル)を具備するpチャンネル型トランジスタの概略的なエネルギー配置図である。 本発明の他の実施の形態における有機電界発光ディスプレイ装置の一画素についての概略的な部分断面図である。
符号の説明
9 有機材料の伝導帯のエネルギー準位、
10 有機材料の価電子帯のエネルギー準位、
11 電荷キャリア遮断層の伝導帯のエネルギー準位、
12 電荷キャリア遮断層の価電子帯のエネルギー準位、
13 ゲートレベル、
14 ゲート電極と電荷キャリア遮断層との間の電子注入用エネルギー障壁、
15 電荷キャリア遮断層と有機半導体材料との間の電子注入用エネルギー障壁、
16 有機半導体材料から電荷キャリア遮断層への正孔用エネルギー障壁、
110 基板、
120 ソース電極、
130 有機半導体層(チャンネル)、
140 電荷キャリア遮断層、
150 ゲート電極、
160 ドレイン電極、
170,180 電荷キャリア。

Claims (20)

  1. 基板と、
    前記基板の上部に配置されるソース電極及びドレイン電極と、
    前記ソース電極とドレイン電極との間に配置される有機半導体層と、
    前記有機半導体層の領域に配置されるゲート電極と、
    前記ゲート電極と前記有機半導体層との間に配置される電荷キャリア遮断層と、を含み、
    前記電荷キャリア遮断層は半導体材料を含むことを特徴とする有機電界効果トランジスタ。
  2. 前記電荷キャリア遮断層は半導体材料のみより構成されることを特徴とする請求項1に記載の有機電界効果トランジスタ。
  3. 前記電荷キャリア遮断層の伝導帯のエネルギー準位から真空準位までのエネルギー差である電子親和力は、前記ゲート電極の仕事関数より小さく、前記有機半導体層は前記電荷キャリア遮断層の伝導帯のエネルギー準位より高い伝導帯のエネルギー準位を有することを特徴とする請求項1または2に記載の有機電界効果トランジスタ。
  4. 前記電荷キャリア遮断層の伝導帯のエネルギー準位と前記有機半導体層の伝導帯のエネルギー準位との間のエネルギー差は1.0eVより大きいことを特徴とする請求項3に記載の有機電界効果トランジスタ。
  5. 前記電荷キャリア遮断層の伝導帯のエネルギー準位と前記有機半導体層の伝導帯のエネルギー準位との間のエネルギー差は1.5eVであることを特徴とする請求項4に記載の有機電界効果トランジスタ。
  6. 前記電荷キャリア遮断層の電子親和力と前記ゲート電極の仕事関数との間のエネルギー差は0.2eVより小さいことを特徴とする請求項3に記載の有機電界効果トランジスタ。
  7. 前記電荷キャリア遮断層の電子親和力と前記ゲート電極の仕事関数との間のエネルギー差は0.1eVであることを特徴とする請求項6に記載の有機電界効果トランジスタ。
  8. 前記有機半導体層の材料はpチャンネル型トランジスタ用半導体材料及びnチャンネル型トランジスタ用半導体材料のうち少なくとも一つであり、
    前記pチャンネル型トランジスタ用半導体材料は、ペンタセン、テトラセン、フタロシアニン、ポリアルキルチオフェン、アルキルフルオレン単位とアルキルチオフェンの共重合体、ポリフルオレン、ポリ(チエニレンビニレン)、ポリ(フェニレンビニレン)、ならびに、フェニレン、ナフタレン−、及びアントラニル単位のホモ重合体からなる群から選択される少なくとも一つを含み、
    前記nチャンネル型トランジスタ用半導体材料は、ペリレンテトラカルボン酸ジイミド、ナフタレンテトラカルボン酸ジイミド、及びフラーレンの誘導体からなる群から選択される少なくとも一つを含むことを特徴とする請求項1ないし7のうちいずれか1項に記載の有機電界効果トランジスタ。
  9. 前記有機半導体層が前記pチャンネル型トランジスタ用半導体材料よりなる場合、
    前記電荷キャリア遮断層は酸化チタン、非ドープの酸化スズ、非ドープの酸化亜鉛、二酸化ジルコニウム、酸化タンタル、及び硫化亜鉛からなる群から選択される少なくとも一つを含み、
    前記有機半導体層が前記nチャンネル型トランジスタ用半導体材料よりなる場合、
    前記電荷キャリア遮断層としては、望ましくはオリゴマーアリールアミンの誘導体のうち一つ以上を含むことを特徴とする請求項8に記載の有機電界効果トランジスタ。
  10. 前記有機半導体層が前記pチャンネル型トランジスタ用半導体材料よりなる場合、
    前記ゲート電極は、マグネシウム、銀マグネシウム合金、カルシウム、バリウム、及びランタノイド系金属からなる群から選択される少なくとも一つを含み、
    前記有機半導体層が前記nチャンネル型トランジスタ用半導体材料よりなる場合、
    前記ゲート電極は、金、ニッケル、パラジウム、及び白金からなる群から選択される少なくとも一つを含むことを特徴とする請求項8に記載の有機電界効果トランジスタ。
  11. 前記ランタノイド系金属はセリウムまたはイッテルビウムであることを特徴とする請求項10に記載の有機電界効果トランジスタ。
  12. 前記銀マグネシウム合金のマグネシウムと銀の比率は1:9質量比であることを特徴とする請求項10に記載の有機電界効果トランジスタ。
  13. 前記有機半導体層は前記pチャンネル型トランジスタ用半導体材料よりなり、
    前記ソース電極及びドレイン電極のうち少なくとも一つは金、パラジウム、白金、及び導電性高分子からなる群から選択される少なくとも一つを含むことを特徴とする請求項8に記載の有機電界効果トランジスタ。
  14. 前記導電性高分子はポリ(エチレンジオキシチオフェン)および/またはポリスチレンスルホン酸であることを特徴とする請求項13に記載の有機電界効果トランジスタ。
  15. 前記有機半導体層は前記nチャンネル型トランジスタ用半導体材料よりなり、
    前記ソース電極及びドレイン電極のうち少なくとも一つはアルミニウム、チタン、マグネシウム、及び銀からなる群から選択される少なくとも一つを含むことを特徴とする請求項8に記載の有機電界効果トランジスタ。
  16. 基板上に、ソース電極及びドレイン電極を形成する段階と、
    前記ソース電極及びドレイン電極上部にソース領域、ドレイン領域、及びチャンネル領域を具備する有機半導体層を形成する段階と、
    前記有機半導体層の上部に電荷キャリア遮断層を形成する段階と、
    前記電荷キャリア遮断層の上部で、少なくとも前記有機半導体層のチャンネル領域上部にゲート電極を形成する段階と、を具備し、
    前記電荷キャリア遮断層の形成段階は、熱蒸着または電子ビーム蒸着を通じてなされることを特徴とする有機電界効果トランジスタの製造方法。
  17. 前記電荷キャリア遮断層の形成段階で、前記電荷キャリア遮断層の材料として半導体材料が使われることを特徴とする請求項16に記載の有機電界効果トランジスタの製造方法。
  18. 前記電子ビーム蒸着は、10−2Paないし10−1Paの酸素分圧でなされることを特徴とする請求項16または17に記載の有機電界効果トランジスタの製造方法。
  19. 基板と、
    前記基板の一面上に形成される有機電界効果トランジスタ層と、
    前記有機電界効果トランジスタ層の上部に形成され、当該有機電界効果トランジスタ層と電気的に連結されて、一つ以上の画素を具備する画素層と、を含み、
    前記有機電界効果トランジスタ層は、
    前記基板の上部に配置されるソース電極及びドレイン電極と、
    前記ソース電極とドレイン電極との間に配置される有機半導体層と、
    前記有機半導体層の領域に配置されるゲート電極と、
    前記ゲート電極と前記有機半導体層との間に配置される電荷キャリア遮断層と、を含み、
    前記電荷キャリア遮断層は半導体材料を含むことを特徴とする平板ディスプレイ装置。
  20. 前記画素は、第1電極層及び第2電極層と、それら電極層の間に介在される有機電界発光部と、を具備することを特徴とする請求項19に記載の平板ディスプレイ装置。
JP2005086840A 2004-03-24 2005-03-24 有機電界効果トランジスタ及びそれを具備する平板ディスプレイ装置 Active JP4498961B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04090119A EP1580822A1 (de) 2004-03-24 2004-03-24 Organischer Feldeffekttransistor und Verfahren zu dessen Herstellung
KR1020040065000A KR100633810B1 (ko) 2004-03-24 2004-08-18 유기 전계-효과 트랜지스터, 이를 구비하는 평판디스플레이 장치 및 유기 전계-효과 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
JP2005286329A true JP2005286329A (ja) 2005-10-13
JP4498961B2 JP4498961B2 (ja) 2010-07-07

Family

ID=34988714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005086840A Active JP4498961B2 (ja) 2004-03-24 2005-03-24 有機電界効果トランジスタ及びそれを具備する平板ディスプレイ装置

Country Status (3)

Country Link
US (1) US7838871B2 (ja)
JP (1) JP4498961B2 (ja)
CN (1) CN1674320B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516930A (ja) * 2005-11-22 2009-04-23 イーストマン コダック カンパニー 半導体材料としてのナフタレン系テトラカルボン酸ジイミド
JP2017167477A (ja) * 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637204B1 (ko) * 2005-01-15 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
US8247801B2 (en) * 2006-03-31 2012-08-21 Imec Organic semi-conductor photo-detecting device
US20070254402A1 (en) * 2006-04-27 2007-11-01 Robert Rotzoll Structure and fabrication of self-aligned high-performance organic fets
KR101363714B1 (ko) * 2006-12-11 2014-02-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
CN101136599B (zh) * 2007-09-18 2010-06-09 蒋富成 温度发电装置及发电方法
KR101691560B1 (ko) * 2009-11-24 2017-01-10 삼성디스플레이 주식회사 표시기판 및 이의 제조방법
TW201327817A (zh) * 2011-12-16 2013-07-01 Ind Tech Res Inst 雙載子電晶體元件結構及其製造方法
EP3347915A4 (en) * 2015-09-11 2019-05-08 University of Florida Research Foundation, Inc. VERTICAL FIELD EFFECT TRANSISTOR
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
CN111192959B (zh) * 2020-01-08 2023-04-18 苏州大学 避免场效应晶体管少数载流子注入的方法及场效应晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003028125A2 (en) * 2001-09-27 2003-04-03 3M Innovative Properties Company Substituted pentacene semiconductors
JP2003324202A (ja) * 2002-02-27 2003-11-14 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2004031801A (ja) * 2002-06-27 2004-01-29 Nippon Hoso Kyokai <Nhk> 有機トランジスタ並びに有機電子デバイス及びその製造方法
JP2004063978A (ja) * 2002-07-31 2004-02-26 Mitsubishi Chemicals Corp 電界効果トランジスタ
EP1398840A2 (en) * 2002-09-11 2004-03-17 Pioneer Corporation Organic semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH655H (en) * 1983-02-24 1989-07-04 Radiation hardening of MISFET devices
US6278127B1 (en) * 1994-12-09 2001-08-21 Agere Systems Guardian Corp. Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor
US6215130B1 (en) 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
US6312304B1 (en) * 1998-12-15 2001-11-06 E Ink Corporation Assembly of microencapsulated electronic displays
US6207472B1 (en) 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
KR100320796B1 (ko) * 1999-12-29 2002-01-17 박종섭 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
TW564550B (en) * 2001-06-05 2003-12-01 Hitachi Ltd Semiconductor device
US6870180B2 (en) 2001-06-08 2005-03-22 Lucent Technologies Inc. Organic polarizable gate transistor apparatus and method
US6433359B1 (en) 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
JP2004055649A (ja) 2002-07-17 2004-02-19 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
US6969688B2 (en) * 2002-10-08 2005-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etchant composition and method for etching HfO2 and ZrO2

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003028125A2 (en) * 2001-09-27 2003-04-03 3M Innovative Properties Company Substituted pentacene semiconductors
JP2003324202A (ja) * 2002-02-27 2003-11-14 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2004031801A (ja) * 2002-06-27 2004-01-29 Nippon Hoso Kyokai <Nhk> 有機トランジスタ並びに有機電子デバイス及びその製造方法
JP2004063978A (ja) * 2002-07-31 2004-02-26 Mitsubishi Chemicals Corp 電界効果トランジスタ
EP1398840A2 (en) * 2002-09-11 2004-03-17 Pioneer Corporation Organic semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516930A (ja) * 2005-11-22 2009-04-23 イーストマン コダック カンパニー 半導体材料としてのナフタレン系テトラカルボン酸ジイミド
JP2017167477A (ja) * 2016-03-18 2017-09-21 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP4498961B2 (ja) 2010-07-07
US20050211976A1 (en) 2005-09-29
US7838871B2 (en) 2010-11-23
CN1674320B (zh) 2012-02-08
CN1674320A (zh) 2005-09-28

Similar Documents

Publication Publication Date Title
JP4498961B2 (ja) 有機電界効果トランジスタ及びそれを具備する平板ディスプレイ装置
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
JP4486000B2 (ja) 薄膜トランジスタ、その製造方法及びそれを備えた平板表示装置
JP4358152B2 (ja) 薄膜トランジスタ及びそれを備えた平板表示装置
KR100805700B1 (ko) 유기 전자 소자 및 그 제조방법
CA2537198A1 (en) Vertical organic field effect transistor
US7875877B2 (en) Organic thin film transistor and flat panel display device having the same
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR20050116746A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
JP2004047977A (ja) 有機電界効果トランジスタ
KR100794570B1 (ko) 세로형 유기 박막 트랜지스터 및 이의 제조방법
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100633810B1 (ko) 유기 전계-효과 트랜지스터, 이를 구비하는 평판디스플레이 장치 및 유기 전계-효과 트랜지스터의 제조 방법
US8642379B2 (en) Thin film transistor
KR20150140504A (ko) 유기 발광 트랜지스터
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR20070019634A (ko) 수직 유기 전계효과 트랜지스터
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100730180B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR100670353B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100719567B1 (ko) 평판 표시장치 및 그 제조방법
KR20180039588A (ko) 유기 전계 효과 트랜지스터 및 이를 제작하는 방법
KR20160083749A (ko) 혼합 전하주입층 및 그 이용 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4498961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250