KR101325452B1 - Dlc층이 형성된 유기 박막 트랜지스터 및 그 제조방법 - Google Patents

Dlc층이 형성된 유기 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101325452B1
KR101325452B1 KR1020110115464A KR20110115464A KR101325452B1 KR 101325452 B1 KR101325452 B1 KR 101325452B1 KR 1020110115464 A KR1020110115464 A KR 1020110115464A KR 20110115464 A KR20110115464 A KR 20110115464A KR 101325452 B1 KR101325452 B1 KR 101325452B1
Authority
KR
South Korea
Prior art keywords
thin film
fluorine
film transistor
layer
forming
Prior art date
Application number
KR1020110115464A
Other languages
English (en)
Other versions
KR20130050418A (ko
Inventor
황현석
Original Assignee
주식회사 포스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스코 filed Critical 주식회사 포스코
Priority to KR1020110115464A priority Critical patent/KR101325452B1/ko
Publication of KR20130050418A publication Critical patent/KR20130050418A/ko
Application granted granted Critical
Publication of KR101325452B1 publication Critical patent/KR101325452B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명의 일측면인 유기 박막 트랜지스터은 기판; 상기 기판 상에 형성된 게이트 전극; 상기 기판 및 게이트 전극 상에 형성된 절연층; 상기 절연층 상에 형성된, 불소(F)기를 포함한 DLC(Diamond Like Carbon)층; 상기 불소(F)기를 포함한 DLC층 상에 형성되며, 채널 영역, 소스 영역 및 드레인 영역을 포함하는 유기반도체층; 상기 소스 영역과 접촉되어 형성된 소스 전극; 및 상기 드레인 영역과 접촉되어 형성된 드레인 전극을 포함할 수 있다. 본 발명의 다른 일측면인 유기 박막 트랜지스터의 제조방법은 기판을 준비하는 단계; 상기 기판 상에 게이트 전극을 형성하는 단계; 상기 기판 및 게이트 전극 상에 절연층을 형성하는 단계; 상기 절연층 상에 불소(F)기를 포함한 DLC(Diamond Like Carbon)층을 형성하는 단계; 상기 DLC층 상에 채널 영역, 소스 영역 및 드레인 영역을 구비한 유기반도체층을 형성하는 단계; 및 상기 유기반도체 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.

Description

DLC층이 형성된 유기 박막 트랜지스터 및 그 제조방법{Organic Thin Film Transistor Having DLC Layer And Method For Manufacturing The Same}
본 발명은 스마트 카드, 플라스틱 회로, 플렉서블 표시장치, 바이오센서의 영역 등에 사용되는 유기 트랜지스터 및 그 제조방법에 관한 것이다.
공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 합성 방법이 다양한 점, 섬유나 필름 형태로 용이하게 성형할 수 있는 점, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에, 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.
종래의 실리콘 박막 트랜지스터는 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 상기 두 영역 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스 영역 및 드레인 영역에 각각 접하는 소스 전극 및 드레인 전극을 갖는다. 그러나 상기와 같은 기존의 실리콘 박막 트랜지스터는 제조 비용이 많이 들고, 외부의 충격에 의해 쉽게 깨지며, 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 문제점이 있었다.
특히 액정 디스플레이 장치나 유기 발광 디스플레이 장치 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용된다. 이러한 평판 디스플레이 장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
반면, 박막 트랜지스터의 반도체층으로 유기막을 사용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 유기막을 반도체층으로 사용하는 유기 박막 트랜지스터(organic thin film transistor)에 대한 연구가 활발히 이루어지고 있다. 유기 반도체는 스마트 카드, 플라스틱 회로, 휘어지는 표시장치, 바이오센서의 영역에서 저비용으로 대량 생산될 수 있는 잠재력을 지니고 있다.
현재 사용되는 유기 반도체의 채널층 성능은 LCD(liquid crystal display)에 사용되는 비정질 실리콘 트랜지스터와 비슷한 수준까지 올라왔다. 이러한 관점에서 유기반도체는 LCD뿐만 아니라 OLED(organic light emitting diodes)표시장치의 스위치소자로의 가능성이 충분하다.
하지만 보고된 이러한 높은 성능은, 복잡하고 어려운 습식표면처리(wet process)의 표면처리를 통해서 일부분만이 달성되었다. 자기조립단분자막(self assembled monolayers, SAMs) 처리라고 알려진 방법으로 옥타데실트리클로로실란(OTS), 헥사메틸다이실라제인(Hexamethyldisilazane, HMDS)같은 습식 표면 처리가 사용되어 왔다. 이러한 습식처리는 트랜지스터의 전하들이 잘 이동할 수 있도록 유기 반도체의 유기 분자들의 파이 본딩이 중첩되도록 정렬시켜 전하이동도를 향상시킨다. 그러나 이러한 SAMs 처리를 위해 사용되는 용매는 절연막 표면에 남아 점진적으로 반도체층에 침투하여 이력(hysteresis) 현상을 초래하여 소자의 작동전압의 불규칙한 변화를 초래하고, 추가적으로 장기간 사용시 표면처리를 위해 사용된 SAM layer는 외부에서 침투해오는 수분과 산소등에 취약해 반도체 소자의 안정성을 떨어트리는 문제점을 지나고 있다.
당 기술분야에서는 건식표면처리(dry process)공정을 통하여 유기반도체의 안정성을 유지하면서 유기 박막 트랜지스터의 성능을 향상시킬 수 있는 기술이 요구되고 있다.
본 발명의 일측면인 유기 박막 트랜지스터는 기판, 상기 기판 상에 형성된 게이트 전극, 상기 기판 및 게이트 전극 상에 형성된 절연층, 상기 절연층 상에 형성된, 불소(F)기를 포함한 DLC(Diamond Like Carbon)층; 상기 불소(F)기를 포함한 DLC층 상에 형성되며, 채널 영역, 소스 영역 및 드레인 영역을 포함하는 유기반도체층; 상기 소스 영역과 접촉되어 형성된 소스 전극; 및 상기 드레인 영역과 접촉되어 형성된 드레인 전극을 포함할 수 있다.
본 발명의 다른 일측면인 유기 박막 트랜지스터의 제조방법은 기판을 준비하는 단계, 상기 기판 상에 게이트 전극을 형성하는 단계, 상기 기판 및 게이트 전극 상에 절연층을 형성하는 단계, 상기 절연층 상에 불소(F)기를 포함한 DLC(Diamond Like Carbon)층을 형성하는 단계, 상기 DLC층 상에 채널 영역, 소스 영역 및 드레인 영역을 구비한 유기반도체층을 형성하는 단계 및 상기 유기반도체 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
유기 박막 트랜지스터는 성능 향상을 위한 표면처리 공정 과정에 용매침입, 잔존물 흡착등 어려움이 많이 따른다. 본 발명의 일측면에 따르면, 소수성 작용기를 가진 DLC 박막을 절연층위에 코팅하는 건식 표면 처리를 통해 유기물의 손상을 최소화하여 안정성을 확보하면서도 유기물 분자의 정렬을 통한 유기반도체의 성능 및 수율을 향상시킬 수 있다. 따라서 공정 시간 및 제조원가를 절감할 수 있다.
또한, 본 발명의 일측면인 DLC 박막은 다양한 절연층에 적합하며, 유기 반도체의 종류에 제약을 받지 않아 공정 안정성을 극대화시킬 수 있다.
도 1은 본 발명의 일실시예로서, 유기 박막 트랜지스터의 모식도이다.
도 2는 본 발명의 일실시예로서, 불소기가 포함된 DLC층을 형성하는 분자구조의 모식도이다.
도 3(a) 및 (b)는 불소기가 포함된 DLC층이 미형성된 절연층에 관한 모식도이고, 도 3(c) 및 (d)는 불소기가 포함된 DLC층이 형성된 절연층에 관한 모식도이다.
도 4는 DLC층위에 증착된 유기반도체의 향상된 분자정렬도를 나타내는 GIXD(Grazing Incidence X-ray Diffraction)
그래프이다
도 5는 드레인 전압과 드레인 전류의 관계를 나타내는 그래프이다.
도 6은 게이트 전압과 드레인 전류의 관계를 나타내는 그래프이다.
유기 박막 트랜지스터는 채널층으로 무기질(실리콘)층 대신 유기 반도체층을 사용한 박막 트랜지스터로서, 게이트에 전압을 가하게 되면 절연막 때문에 전류가 흐르지 않고, 반도체에 전기장(전계)이 걸리므로 전계효과 트랜지스터 역할을 하게 된다. 소자의 동작 원리는 게이트에 가해진 전압에 따라 절연체 부분이 전하가 없는 공핍층(depletion layer), 또는 전하가 모인 축적층(accumulation layer)이 되어 소스와 드레인 사이에 흐르는 전류의 양이 제어된다.
본 발명자는 이러한 유기 박막 트랜지스터의 성능을 향상시키기 위한 방안을 연구하였으며, 유기반도체층의 전하이동도를 향상시킬 경우 상기 트랜지스터의 성능을 향상시킬 수 있음을 확인하고 구체적으로, 절연층 상에 소수성 DLC층을 성막하여 절연층과 유기반도체층의 전하이동도를 증가시킬 수 있음에 착안하여, 본 발명에 이르게 되었다.
본 발명의 일측면은 상기 절연층과 유기반도체층 사이에 새로운 층을 형성하여, 상기 절연층과 유기반도체층 상이의 전하 이동도를 향상시킬 수 있다. 이하, 본 발명의 일측면인 유기 박막 트랜지스터 및 그 제조방법에 대하여 상세히 설명한다.
도 1에 도시한 바와 같이, 본 발명의 일측면인 유기 박막 트랜지스터는 기판(1), 상기 기판 상에 형성된 게이트 전극(3), 상기 기판 및 게이트 전극 상에 형성된 절연층(2), 상기 절연층 상에 형성된, 불소(F)기를 포함한 DLC(Diamond Like Carbon)층(4), 상기 불소(F)기를 포함한 DLC층 상에 형성되며, 채널 영역, 소스 영역 및 드레인 영역을 포함하는 유기반도체층(7), 상기 소스 영역과 접촉되어 형성된 소스 전극(6) 및 상기 드레인 영역과 접촉되어 형성된 드레인 전극(3)을 포함할 수 있다
먼저 기판을 준비한다. 상기 기판은 기판으로서 역할을 할 수 있으면 그 종류에 한정되는 것은 아니나, 실리콘 웨이퍼, 소다라임 글라스, 스틸 포일(Steel Foil), 폴리에틸렌 나프탈레이트(Polyethylen Naphthalate), 폴리이미드(PolyImide), 폴리에틸렌 페레프탈레이트(Polyethylene Terephthalate) 중 1종 또는 2종 이상을 포함하는 것이 바람직하다. 또한, 상기 기판을 유연성(flexible) 기판일 수 있다.
상기 기판 상에 게이트 전극을 형성한다. 상기 게이트 전극은 게이트 전극으로서 역할을 할 수 있으면 그 종류에 한정되는 것은 아니나, 금속재, 카본 나노 튜브, 산화물 전도체 중 1종 또는 2종 이상을 포함하는 것이 바람직하다. 상기 게이트 전극은 실버 페이스나 전도성 용액을 잉크젯법을 이용하여 형성할 수 있다.
상기 기판 및 게이트 전극 상에 절연층을 형성한다. 상기 절연층은 절연층으로서 역할을 할 수 있으면 그 종류에 한정되는 것은 아니나, 실리콘 다이옥사이드(SiOx), 알루미나(Al2O3), HfO, TiOx, 사파이어, 폴리비닐 알콜(PolyVinyl Alcohol), 폴리비닐 아세테이트(PolyVinyl Acetate), 폴리이미드(PolyImide), 파릴린(Parylene), 폴리비닐 페놀(PolyVinyl Phenol: PVP), 아크릴(Acryl), 플루오르폴리머(Fluoropolymer) 폴리메틸 메타크릴레이트 (Polymethyl methacrylate) 중 1종 또는 2종 이상을 포함하는 것이 바람직하다. 상기 절연층은 스터퍼링법, 졸겔법 및 스핀 코팅법 중 1종의 방법에 의하여 실시되는 것이 바람직하다. 특히, 무기물은 스퍼터링, 졸겔법을 통해 성막하거나 유기물은 스핀 코팅 방법으로 도포하여 형성할 수 있다.
상기 절연층 상에, 불소(F)기를 포함한 DLC(Diamond Like Carbon)층을 형성한다. DLC층은 다이아몬드상 카본으로서, 불소(F)기를 포함하여, 소수성을 띈다. 도 2에 도시한 바와 같이, 다이아몬드 상의 카본에 불소가 작용기로서 포함될 수 있다. 상기 불소(F)기를 포함한 DLC층의 불소(F) 및 탄소(C)는 원자수로, 0<불소(F)/탄소(C)≤0.1을 만족하는 것이 바람직하다. 불소는 전기음성도가 높아서, 많은 양이 치환되면 이력현상이 발생할 수 있으므로, 불소(F)/탄소(C)는 0.1 이하로 제어하는 것이 바람직하다. 다만, 본 발명에서는 상기 불소(F) 및 탄소(C)는 원자수로, 0.01≤불소(F)/탄소(C)≤0.08을 만족하는 것이 보다 바람직하다.
상기 소수성 DLC층은 RF 마그네트론 스퍼터링방법으로 카본을 함유한 타겟과 불소기를 포함한 타겟을 동시에 성막하거나 두 물질이 혼합된 타켓을 이용하여 한번에 성막할 수 있다. 여기서 카본을 함유한 타겟으로는 그라파이트를 적용하는 것이 바람직하다. 불소기를 포함한 타겟은 PTFE(Polytetrafluoroethylene), FEP(Fluorinated Ethylene Propylene Copolymer), PFA(Perfluoroalkoxy), PVDF(Polyvinyliden Fluoride), PFA(Perfluoroalkoxy), ECTRE(Ethylene Chlorothrifluoroethylene) 및 ETFE(Ethtylene Tetrafluoroethylene) 중 1종 또는 2종 이상을 포함하는 것이 바람직하다. 또한, 그라파이트(graphite) 타겟을 장착하고, Ar, CH4 및 CF4를 포함한 스퍼터링 가스를 공급하여 RF(Radio Frequency) 마그네트론 스퍼터링법에 의해 실시될 수 있다. 더불어, 상기 스퍼터링 공정은 반드시 어떠한 조건으로 한정되는 것은 아니지만, DLC층에서 상기 불소(F) 및 탄소(C)는 원자수로, 0<불소(F)/탄소(C)≤0.1을 만족하도록, 스퍼터링 공정의 조건을 제어하는 것이 바람직하다.
더불어, 카본을 함유한 가스와 불소가스를 이용한 화학기상증착법 (Chemical Vapor Deposition, CVD) 방법을 사용하여 형성할 수 있다. 이 때 사용되는 가스는 CH4와 CF4의 혼합가스를 이용하는 것이 바람직하다. 더불어, 상기 화학기상증착 공정은 반드시 어떠한 조건으로 한정되는 것은 아니지만, DLC층에서 상기 불소(F) 및 탄소(C)는 원자수로, 0<불소(F)/탄소(C)≤0.1을 만족하도록, 화학기상증착 공정의 조건을 제어하는 것이 바람직하다.
DLC층을 절연층에 증착할 경우 sp3 C-C 결합이 sp2 C-C 결합보다 표면에 많이 형성되어 소수성을 나타내어야하나 완벽한 증착조건이 아닌 경우 sp2 결합이 많아지며 댕글링 본드의 영향으로 소수성 성질을 점차 잃게 된다. 따라서 본 발명의 일측면에 의하면, 증착과정 중 소수성을 띄는 불소 작용기를 같이 넣어주면 이러한 불소 작용기들이 표면으로 이동하여 시간에 관계없이 표면이 강한 소수성을 나타나게 된다. 상기 소수성 DLC층 상에 유기반도체층이 증착될 경우 유기반도체층은 기판에 거의 수직인 형태로 정렬하게 되는데 이는 유기반도체의 (001)면이 가장 낮은 표면에너지를 가지기 때문이다. 이러한 소수성 표면과 유기반도체와의 상호반응은 전도에 유리한 π-π 오비탈(orbital)이 가장 많이 중첩되는 분자 정렬을 이루어 낸다. 일반적으로 실리카를 포함한 절연층으로 널리 사용되는 대부분의 무기물 산화막 표면은 친수성을 나타내며, 펜타센을 포함하는 대부분의 유기 반도체는 소수성을 나타낸다. 따라서 이러한 미스매치(mismatch)는 산화물 표면 혹은 친수성 표면에 형성되는 유기 반도체층이 전하이동에 적합한 결정학적 성장과 어긋난다. 따라서, 본 발명의 일측면에 의하여, 소수성 DLC층을 절연층 상에 증착하는 경우 SAM처리 같은 습식처리 없이도 표면을 개질하여 유기 반도체의 성능을 향상시킬 수 있다.도 3에 상기 DLC층이 형성되지 않은 경우와 형성된 경우를 (a) 및 (b)와 (c) 및 (d)에 각각 나타내었다.
더불어, 상기 DLC층의 두께는 마이크로 또는 나노 두께를 갖도록 형성되는 것이 바람직하다. 구체적으로, 상기 불소(F)기를 포함한 DLC층의 두께는 100㎛ 이하(0은 제외)일 수 있다. DLC층의 두께를 100㎛ 이하로 제어하여, 정전용량을 증가시키고, 이력현상을 최소화할 수 있다. 다만, 본 발명에서는 상기 두께를 80㎛ 이하로 제어하는 것이 보다 바람직하다.
상기 DLC층 상에 채널 영역, 소스 영역 및 드레인 영역을 구비한 유기반도체층을 형성한다. 상기 유기 반도체층은 펜타센(Pentacene), 구리 프탈로시아닌(Copper Phthalocyanine), 폴리티오펜(Polythiophene), 폴리아닐린(Polyaniline), 폴리아세틸렌(Polyacetylene), 폴리피롤(Polypyrrole), 및 폴리페닐렌 비닐렌(Polyphenylene Vinylene) 중 1종 또는 2종 이상을 포함할 수 있다. 상기 유기반도체층을 형성하는 단계는 화학기상증착법(Chemical Vapor Deposition), 물리기상증착법(Physical Vapor Deposition), 열증착법(Thermal Evaporation), 마이크로 컨택 프린팅법(Microcontact Printing) 및 잉크젯 프린팅법(Inkjet Printing) 중 1종의 방법에 의하여 실시되는 것일 수 있다. 단분자 유기물의 경우 화학기상증착법(Chemical Vapor Deposition) 또는 열증착법(Thermal Evaporation)을 이용하여 증착하는 것이 바람직하다. 또한, 고분자 유기물인 경우 마이크로 컨택 프린팅법(Microcontact Printing) 또는 잉크젯 프린팅법(Inkjet Printing)을 이용하여 증착하는 것이 바람직하다.
상기 유기반도체 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다. 상기 소스 전극은 소스 영역과 접촉되고, 상기 드레인 전극은 전극 영역과 접촉되어 형성된다.
상술한 유기 박막 트랜지스터 및 그 제조방법에 의하여 전하 이동도가 우수한 유기 박막 트랜지스터를 제공할 수 있다.
이하, 실시예를 통하여 본 발명을 보다 구체적으로 설명하고자 한다. 다만, 하기의 실시예는 본 발명을 예시하여 보다 상세하게 설명하기 위한 것일 뿐, 본 발명의 권리범위를 한정하기 위한 것이 아니라는 점에 유의할 필요가 있다. 본 발명의 권리범위는 특허청구범상에 기재된 사항과 이로부터 합리적으로 유추되는 사항에 의해 결정되는 것이기 때문이다.
(실시예1)
본 발명의 일 실시예로서 소수성 DLC 박막위에서 유기반도체인 펜타센(pentacene) 박막을 50nm 증착한후 Grazing Incidence X-ray Diffraction(GIXD) 방법을 사용하여 유기반도체의 결정성을 관찰한 사진을 도 4에 나타내었다. 소수성 DLC 박막위에 유기반도체의 강도는 SiO2절연막위의 유기반도체 강도보다 강하며 이는 유기반도체의 결정성이 소수성 DLC에 의해 현저히 향상된 것을 확인할 수 있었다.
(실시예2)
본 발명의 일 실시예에서 사용된 소수성 박막을 사용하여 유기 반도체를 제작하여 전하의 이동도를 SiO2 절연막과 소수성 DLC 처리가 된 SiO2절연막위에 각각 증착된 유기반도체를 통해 비교한 그래프를 도 5 및 6에 도시하였다.
전계효과 이동도(field effect mobility)는 포화 영역에서 드레인 전류(Ids) vs 게이트 전압(Vg)의 제곱근을 플로팅한 기울기로부터 다음 수학식에 따라 계산하였다.
Figure 112011087798870-pat00001

여기서, W와 L은 채널의 폭과 길이이며 Ci, μ 및 VT 는 각각 게이트 유전체, 채널 이동도, 및 문턱전압의 단위 면적당 캐퍼시턴스(capacitance)를 의미한다. 소수성 DLC가 미형성된 유기 반도체는 0.16㎠/Vs이며 소수성 DLC 처리가 된 유기 반도체의 전계효과 이동도는 0.31㎠/Vs으로 향상되었음을 확인할 수 있었다.
1: 기판,
2: 절연층,
3: 게이트 전극,
4: DLC층
5: 드레인 전극,
6: 소스 전극,
7: 유기반도체층.
8: DLC층 상에 증착된 유기트랜지스터의 드레인 전류
9: DLC층이 미형성된 유기트랜지스터의 드레인 전류
10: DLC층 상에 증착된 유기트랜지스터의 드레인 전류
11: DLC층이 미형성된 유기트랜지스터의 드레인 전류

Claims (15)

  1. 기판;
    상기 기판 상에 형성된 게이트 전극;
    상기 기판 및 게이트 전극 상에 형성된 절연층;
    상기 절연층 상에 형성된, 불소(F)기를 포함한 DLC(Diamond Like Carbon)층;
    상기 불소(F)기를 포함한 DLC층 상에 형성되며, 채널 영역, 소스 영역 및 드레인 영역을 포함하는 유기반도체층;
    상기 소스 영역과 접촉되어 형성된 소스 전극; 및
    상기 드레인 영역과 접촉되어 형성된 드레인 전극을 포함하고,
    상기 불소(F)기를 포함한 DLC층은 불소(F) 및 탄소(C)가 원자수로, 0<불소(F)/탄소(C)≤0.1을 만족하는 유기 박막 트랜지스터.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 불소(F)기를 포함한 DLC층은 소수성인 것을 특징으로 유기 박막 트랜지스터.
  4. 청구항 1에 있어서,
    상기 불소(F)기를 포함한 DLC층의 두께는 100㎛ 이하(0은 제외)인 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 청구항 1에 있어서,
    상기 기판은 실리콘 웨이퍼, 소다라임 글라스, 스틸 포일(Steel Foil), 폴리에틸렌 나프탈레이트(Polyethylen Naphthalate), 폴리에틸렌 페레프탈레이트(Polyethylene Terephthalate), 폴리이미드(PolyImide) 중 1종 또는 2종 이상을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 청구항 1에 있어서,
    상기 게이트 전극은 금속재, 카본 나노 튜브, 산화물 전도체 중 1종 또는 2종 이상을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 청구항 1에 있어서,
    상기 절연층은 실리콘 다이옥사이드(SiOx), 알루미나(Al2O3), HfO, TiOx, 사파이어, 폴리비닐 알콜(PolyVinyl Alcohol), 폴리비닐 아세테이트(PolyVinyl Acetate), 폴리이미드(PolyImide), 파릴린(Parylene), 폴리비닐 페놀(PolyVinyl Phenol: PVP), 아크릴(Acryl), 플루오르폴리머(Fluoropolymer) 폴리메틸 메타크릴레이트 (Polymethyl methacrylate) 중 1종 또는 2종 이상을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  8. 청구항 1에 있어서,
    상기 유기 반도체층은 펜타센(Pentacene), 구리 프탈로시아닌(Copper Phthalocyanine), 폴리티오펜(Polythiophene), 폴리아닐린(Polyaniline), 폴리아세틸렌(Polyacetylene), 폴리피롤(Polypyrrole), 및 폴리페닐렌 비닐렌(Polyphenylene Vinylene) 중 1종 또는 2종 이상을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 기판을 준비하는 단계;
    상기 기판 상에 게이트 전극을 형성하는 단계;
    상기 기판 및 게이트 전극 상에 절연층을 형성하는 단계;
    상기 절연층 상에 불소(F)기를 포함한 DLC(Diamond Like Carbon)층을 형성하는 단계;
    상기 DLC층 상에 채널 영역, 소스 영역 및 드레인 영역을 구비한 유기반도체층을 형성하는 단계; 및
    상기 유기반도체 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하고,
    상기 불소(F)기를 포함한 DLC층은 불소(F) 및 탄소(C)가 원자수로, 0<불소(F)/탄소(C)≤0.1을 만족하는 유기 박막 트랜지스터의 제조방법.
  10. 청구항 9에 있어서,
    상기 DLC층을 형성하는 단계는
    1) 그라파이트(graphite) 타겟; 및
    2) PTFE(Polytetrafluoroethylene), FEP(Fluorinated Ethylene Propylene Copolymer), PFA(Perfluoroalkoxy), PVDF(Polyvinyliden Fluoride), PFA(Perfluoroalkoxy), ECTRE(Ethylene Chlorothrifluoroethylene) 및 ETFE(Ethtylene Tetrafluoroethylene) 중 1종 또는 2종 이상을 포함한 타겟을 동시에 또는 1) 및 2)의 혼합타겟을 장착하여 RF(Radio Frequency) 마그네트론 스퍼터링법에 의해 실시되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  11. 청구항 9에 있어서,
    상기 DLC층을 형성하는 단계는 그라파이트(graphite) 타겟을 장착하고, Ar, CH4 및 CF4를 포함한 스퍼터링 가스를 공급하여 RF(Radio Frequency) 마그네트론 스퍼터링법에 의해 실시되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  12. 청구항 9에 있어서,
    상기 DLC층을 형성하는 단계는 화학기상증착법(Chemical Vapor Deposition)에 의하여 실시되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  13. 청구항 9에 있어서,
    상기 게이트 전극을 형성하는 단계는 실버 페이스트법 또는 잉크젯 프린팅법(Inkjet Printing) 중 1종의 방법에 의하여 실시되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  14. 청구항 9에 있어서,
    상기 절연층을 형성하는 단계는 스터퍼링법, 졸겔법 및 스핀 코팅법 중 1종의 방법에 의하여 실시되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  15. 청구항 9에 있어서,
    상기 유기반도체층을 형성하는 단계는 화학기상증착법(Chemical Vapor Deposition), 물리기상증착법(Physical Vapor Deposition), 열증착법(Thermal Evaporation), 마이크로 컨택 프린팅법(Microcontact Printing) 및 잉크젯 프린팅법(Inkjet Printing) 중 1종의 방법에 의하여 실시되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
KR1020110115464A 2011-11-08 2011-11-08 Dlc층이 형성된 유기 박막 트랜지스터 및 그 제조방법 KR101325452B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110115464A KR101325452B1 (ko) 2011-11-08 2011-11-08 Dlc층이 형성된 유기 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110115464A KR101325452B1 (ko) 2011-11-08 2011-11-08 Dlc층이 형성된 유기 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130050418A KR20130050418A (ko) 2013-05-16
KR101325452B1 true KR101325452B1 (ko) 2013-11-04

Family

ID=48660763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110115464A KR101325452B1 (ko) 2011-11-08 2011-11-08 Dlc층이 형성된 유기 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101325452B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696536B1 (ko) * 2005-09-26 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR20110017785A (ko) * 2009-08-14 2011-02-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696536B1 (ko) * 2005-09-26 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR20110017785A (ko) * 2009-08-14 2011-02-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20130050418A (ko) 2013-05-16

Similar Documents

Publication Publication Date Title
US7355198B2 (en) Organic thin film transistor including organic acceptor film
JP4247377B2 (ja) 薄膜トランジスタ及びその製造方法
US8043978B2 (en) Electronic device and method for producing electronic device
KR20080040119A (ko) 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
KR20080102109A (ko) 히드록시기 포함 폴리머를 포함하는 유기 절연체 조성물 및이를 이용한 절연막 및 유기박막 트랜지스터
KR20070015656A (ko) 평판표시장치와 평판표시장치의 제조방법
KR100951946B1 (ko) 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및이의 제조방법
JP2006165584A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ及び表示素子
Heidler et al. Ferroelectric field-effect transistors based on solution-processed electrochemically exfoliated graphene
KR100538542B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법
KR100858930B1 (ko) 유기박막 트랜지스터의 제조방법 및 그 방법에 의하여제조된 유기박막 트랜지스터
KR100889020B1 (ko) 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터
JP2007158140A (ja) 有機トランジスタ
KR101325452B1 (ko) Dlc층이 형성된 유기 박막 트랜지스터 및 그 제조방법
WO2010137664A1 (ja) アルキルシラン積層体及びその製造方法、並びに薄膜トランジスタ
US7211463B2 (en) Process to improve carrier mobility of organic semiconductor
WO2007119442A1 (ja) 電荷移動度が改善された有機トランジスタ及びその製造方法
JP2012169419A (ja) 有機薄膜トランジスタ
KR20210029332A (ko) 섬유형 박막 트랜지스터 및 그 제조 방법
KR100878872B1 (ko) 나노결정 전도성 탄소층을 게이트 전극으로 포함하여 이루어진 유기 박막 트랜지스터, 이의 제조방법 및 이를 포함하여 이루어진 유기 반도체 소자
KR100592266B1 (ko) 유기 박막 트랜지스터의 제조 방법
KR100886723B1 (ko) 유기박막 트랜지스터의 제조방법 및 그 방법에 의하여제조된 유기박막 트랜지스터
KR100858928B1 (ko) 유기박막 트랜지스터의 제조방법 및 그 방법에 의하여제조된 유기박막 트랜지스터
KR100736360B1 (ko) 이중 유기 박막층을 갖는 트랜지스터의 제조방법
KR100730223B1 (ko) 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171026

Year of fee payment: 5