KR100889020B1 - 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터 - Google Patents

다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터 Download PDF

Info

Publication number
KR100889020B1
KR100889020B1 KR1020070081632A KR20070081632A KR100889020B1 KR 100889020 B1 KR100889020 B1 KR 100889020B1 KR 1020070081632 A KR1020070081632 A KR 1020070081632A KR 20070081632 A KR20070081632 A KR 20070081632A KR 100889020 B1 KR100889020 B1 KR 100889020B1
Authority
KR
South Korea
Prior art keywords
thin film
dielectric constant
high dielectric
gate insulator
insulating polymer
Prior art date
Application number
KR1020070081632A
Other languages
English (en)
Other versions
KR20090017127A (ko
Inventor
김태환
손동익
정재훈
이대욱
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020070081632A priority Critical patent/KR100889020B1/ko
Publication of KR20090017127A publication Critical patent/KR20090017127A/ko
Application granted granted Critical
Publication of KR100889020B1 publication Critical patent/KR100889020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure

Landscapes

  • Thin Film Transistor (AREA)

Abstract

개선된 게이트 절연체를 가짐으로써 높은 전하 이동도를 보장할 뿐만 아니라, 전기 절연성이 우수하며 구동전압 및 문턱전압도 낮고, 통상의 습식 공정에 의해 달성될 수 있는 박막 트랜지스터를 제공한다. 본 발명에 따른 박막 트랜지스터는, 유전율이 5 이상인 고유전율 박막; 및 고유전율 박막의 상면 및 하면 중 적어도 어느 한쪽에 형성되고, 고유전율 박막보다 표면거칠기(surface roughness)가 좋은 절연성 고분자 박막;을 포함하는 다층 구조의 게이트 절연체가 활성층 하부에 형성되어 있다.

Description

다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터 {Thin-film transistors utilizing multiple stacked layers acting as a gate insulator}
본 발명은 개선된 성능을 갖는 박막 트랜지스터(TFT)에 관한 것이다. 보다 구체적으로, 본 발명은 게이트 절연체가 두 층 이상의 다층 구조인 TFT에 관한 것이다.
일반적으로, TFT는 게이트 전극, 게이트 전극 상의 게이트 절연체, 게이트 절연체 상의 활성층, 활성층 상의 소스 전극과 드레인 전극 혹은 게이트 전극, 게이트 전극 상의 게이트 절연체, 게이트 절연체 상의 소스 전극과 드레인 전극, 게이트 절연체와 소스 전극과 드레인 전극 상의 활성층을 포함한다. 현재 디스플레이에 많이 이용되고 있는 TFT는 대부분 비정질 실리콘 반도체 활성층, 산화 실리콘 게이트 절연체 및 금속 전극으로 이루어져 있으나, 최근 다양한 전도성 유기재료의 개발에 따라, 유기 반도체를 활성층으로 이용하는 유기 박막 트랜지스터(OTFT)에 대한 연구가 활발히 진행되고 있다.
1980년대 처음 개발된 OTFT는 유연성, 가공 및 제조시 편의성 등의 장점을 가지고 있어, 현재 액정표시소자(LCD)와 같은 매트릭스 디스플레이 장치 등에 이용 되고 있다. 새로운 전자재료인 유기 반도체는 고분자의 합성방법이 다양하고, 섬유나 필름 형태로의 성형이 용이하며, 유연하고, 생산비가 저렴하기 때문에 기능성 전자소자 및 광소자 등으로 그 응용이 확대되고 있어, 비정질 실리콘 대신 유기 반도체를 활성층으로 이용하는 OTFT는, 비정질 실리콘 TFT와 비교할 때, 플라즈마를 이용한 화학증착(CVD)이 아닌 상압의 프린팅 공정에 의한 활성층의 형성이 가능하고, 필요에 따라서는 전체 제조 공정이 플라스틱 기판을 이용한 연속공정(Roll to Roll)에 의해 달성될 수 있어 저가의 트랜지스터를 구현할 수 있는 큰 장점이 있다.
그러나, OTFT는 비정질 실리콘 TFT와 비교할 때, 전하 이동도가 낮고, 구동전압 및 문턱전압(threshold voltage)이 매우 높은 문제점이 있다. 최근, LCD 뿐만 아니라 유기 EL을 이용한 플렉시블 디스플레이(flexible display)의 구동소자에 이르기까지 다양한 소자에서 OTFT를 이용하려는 시도가 이루어지고 있는 바, 이를 위해서는 OTFT의 전하 이동도가 5 cm2·V-1·sec-1 이상이어야 하고 구동전압 및 문턱전압이 낮아야 하며 절연막의 절연특성도 좋아야 한다. 특히, 공정의 단순화 및 비용 절감을 위해 그 제조가 플라스틱 기판 상의 올-프린팅(all-printing)이나 올-스핀온(all-spin on) 방식에 의해 이루어질 것이 요구되고 있다.
TFT는 전계 효과 트랜지스터로서, 그 동작 원리를 보면, 게이트 전극에 전압을 인가하여 이 인가된 전압으로 인해 게이트 절연체 양단에 전하들이 모이고, 이 전하들로 인한 전계가 축적층과 공핍층을 만드는 것이다. 따라서, 게이트 절연체 의 유전율이 크면 낮은 전압에서도 많은 전하를 게이트 절연체 양단에 모을 수 있게 되어 낮은 전압에서 소자를 구동할 수 있게 된다.
미국특허 제5,981,970호는 고유전율(High-k) 절연막을 게이트 절연체로 사용하여 구동전압 및 문턱전압을 낮춘 OTFT를 개시하고 있는 바, 이 경우 게이트 절연체는 BaxSr1-xTiO3(BST; Barium Strontium Titanate), Ta2O5, Y2O3, TiO2과 같은 무기금속산화물 또는 PbZrxTi1-xO3(PZT), Bi4Ti3O12, BaMgF4, SrBi2(Ta1-xNbx)2O9, Ba(Zr1-xTix)O3(BZT), BaTiO3, SrTiO3 등의 강유전성 절연체로 이루어져 있으며, 화학증착, 물리증착, 스퍼터링, 졸-겔 코팅 방법에 의해 제조된다.
상기 특허에 따른 OTFT는 구동전압을 -5V까지 낮출 수 있었으나, 달성 가능한 전하 이동도는 0.6 cm2·V-1·sec-1 이하로 여전히 만족스럽지 않을 뿐만 아니라, 대부분의 제조 공정이 200 내지 400℃의 고온을 요구하므로 다양한 소재의 기판을 사용할 수 없고, 소자 제작시 단순 코팅 또는 프린팅 등의 통상의 습식 공정을 사용하기 어려운 문제가 있다.
한편, 미국특허 제6,232,157호는 유기 절연막으로서 폴리이미드, 벤조시클로부텐(benzocyclobutene), 또는 폴리아크릴 등을 사용한 예를 개시하고 있으나, 무기 절연막을 대체할 정도의 소자 특성은 나타내지 못하고 있다.
TFT의 성능 향상을 위해, 두 층 이상의 다층 게이트 절연체를 사용하려는 시도도 있어 왔다. 미국특허 제6,563,174호는 비정질 질화실리콘(silicon nitride) 및 산화 실리콘(silicon oxide)으로 이루어진 다층의 게이트 절연체를, 미국특허 제6,558,987호는 동일 물질을 사용한 이중 절연막을 개시하고 있으며, 이에 의해 전기 절연성을 높이고, 반도체 활성층의 결정성(crystalline quality)을 향상시켰다고 보고하고 있다. 그러나, 상기 특허들은 모두 비정질 실리콘계나 단결정 실리콘을 이용한 무기 TFT 경우에 국한되어 개발되었으며, 모두 무기 재료를 사용하고 있어 OTFT에 적용이 곤란한 문제가 있다.
유기물과 무기물을 혼합한 게이트 절연체에 대한 연구도 있었으나, 이 경우 유전율이 유기물 구조보다는 크나 휘어지는 특성이 떨어지는 문제가 있다. 그리고, 유기물과 유기물을 혼합한 게이트 절연체는 휘어지는 특성은 좋으나 무기물에 비하여 유전율이 작은 것이 단점이다. 휘어짐 특성이 좋아야만 플렉시블 디스플레이에 응용이 가능하고, 유전율이 작다는 것은 문턱전압, 온(on)과 오프(off)일 때의 전류 비율(Ion/Ioff), 전하 이동도, 저전력 구동의 특성이 떨어지는 원인이 될 수 있다. (Ion/Ioff는 온 상태의 최대 전류 값과 오프 상태의 최소 전류 값의 비로 구해지며, 유전막의 유전율이 크고 두께가 작을수록 커지므로 유전막의 종류와 두께가 Ion/Ioff를 결정하는 데 중요한 요인이 된다.)
따라서, 당해 기술 분야에는 높은 전하 이동도를 보장할 뿐만 아니라, 게이트 절연체의 유전율이 크고 구동전압 및 문턱전압이 낮으며, 게이트 절연체의 제조가 통상의 습식 공정에 의해 달성될 수 있는 TFT, 특히 OTFT의 개발이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 개선된 게이트 절연체를 가짐으로써 높은 전하 이동도를 보장할 뿐만 아니라, 전기 절연성이 우수하며 구동전압 및 문턱전압도 낮고, 통상의 습식 공정에 의해 달성될 수 있는 TFT를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 TFT는, 유전율이 5 이상인 고유전율 박막; 및 상기 고유전율 박막의 상면 및 하면 중 적어도 어느 한쪽에 형성되고, 상기 고유전율 박막보다 표면거칠기(surface roughness)가 좋은 절연성 고분자 박막;을 포함하는 다층 구조의 게이트 절연체가 활성층 하부에 형성되어 있는 것이다.
본 발명에 있어서, 상기 활성층은 펜타센(pentacene), CdSe, ZnO, ZnSe, CdTe, ZnS, ZnTe, SnO2, GaN, MgO, ZnSSe, CdZnTe, ZnCdO, PVK(poly-N-vinylcarbazole), MEH-PPV(poly(2-methhoxy-5-(2-ethylhexyloxy)-1,4-pheneylenevinylene)), n-형 플러렌, 폴리아세틸렌(polyacetylene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 폴리헥실티오펜(poly(3-hexylthiophene)), 폴리알킬티오펜(poly(3-alkylthiophene)), 헥사티오펜(α-ω-hexathiophene), 디헥실헥사티오펜(α-ω-dihexyl-hexathiophene), 폴리티에닐렌비닐렌(polythienylenevinylene), 및 비스디티에노티오펜(Bis(dithienothiophene))으로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다.
상기 고유전율 박막은 단일 성분의 유기물, 단일 성분의 무기물, 또는 둘 이 상의 절연성 고분자 물질의 혼합물로 이루어진 것일 수 있다. 특히, 상기 고유전율 박막은 폴리스티렌(poly styrene : PS)과 폴리비닐페놀(poly-4-vinyl-phenol : PVP)의 혼합물로 이루어진 것이 바람직하다. 상기 절연성 고분자 박막은 폴리아믹산(poly amic acid : PAA), PVP, PS, 폴리이미드(polyimide : PI), 폴리비닐아세테이트(poly vinylacetate : PVAC) 및 폴리메타아크릴레이트(poly methacrylate : PMMA)로 이루어진 군에서 선택될 수 있다. 상기 절연성 고분자 박막은 5nm 이상 10nm 이하 두께일 수 있으며, 상기 절연성 고분자 박막은 단일 성분인 것이 바람직하다. 상기 게이트 절연체의 각 층은 습식 공정에 의해 형성된다.
본 발명에 따른 TFT에는 유전율이 5 이상인 고유전율 박막과, 이 고유전율 박막의 상면 및 하면 중 적어도 어느 한쪽에 형성되고, 이 고유전율 박막보다 표면거칠기가 좋은 절연성 고분자 박막을 포함하는 다층 구조의 게이트 절연체가 포함되어 있다.
특히, 본 발명에 따라 고유전율 박막으로서 둘 이상의 절연성 고분자 물질의 혼합물을 사용하는 경우에, 휘어지는 특성과 큰 유전율을 가지므로 우수한 절연특성을 가질 뿐만 아니라, 이를 사용한 TFT는 플렉시블 디스플레이에 사용이 가능하다. 그리고, 표면거칠기가 좋은 절연성 고분자 박막이 게이트 절연체와 활성층의 계면에 존재하게 되므로, 활성층과 게이트 절연체의 계면 품질이 좋다. 이에 따라, 전하 이동도가 높고, 구동전압 및 문턱전압이 낮으며, Ion/Ioff도 단층 게이트 절연체일 때보다 우수하여, 소자 효율을 극대화할 수 있다.
특히, 게이트 절연체의 제조가 프린팅 또는 스핀코팅 등 통상의 습식 공정에 의해 제조가 가능한 반면, 그 성능은 화학증착 등의 번거로운 공정에 의해서만 형성될 수 있는 무기 절연막에 필적한다. 게이트 절연체의 제조가 습식 공정에 의해 달성될 수 있어 공정 단순화 및 비용절감 효과를 가져 온다.
본 발명에 따른 TFT, 특히 OTFT는 능동형 유기발광소자(OLED)의 구조나 LCD 소자 구조에서 투명한 TFT로 개구율을 높이고 저전력으로 구동이 가능한 것이며, 특히 휴대전화, 텔레비전, 모니터 등의 평판 디스플레이와 플렉시블 디스플레이에 적용 가능하다.
이하 첨부한 도면을 참조하여 본 발명에 관한 바람직한 실시예 및 실험예를 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
실시예 1. TFT의 구조
도 1은 본 발명에 따른 TFT의 단면도이다.
도 1을 참조하면, 본 발명에 따른 TFT는, 기판(10) 상의 게이트 전극(20), 게이트 전극(20) 상의 게이트 절연체(60), 게이트 절연체(60) 상의 활성층(70), 활 성층(70) 상의 소스 전극(80)과 드레인 전극(90)을 포함한다. 이 때, 활성층(70)과 소스 전극(80)과 드레인 전극(90)은 적층 순서가 바뀔 수 있다. 즉, 기판(10)으로부터 순차적으로, 게이트 전극(20)/게이트 절연체(60)/소스 전극(80)과 드레인 전극(90)/활성층(70) 구조일 수도 있다.
기판(10)은 예를 들면 제조, 시험, 보관, 사용 또는 이들의 임의의 병행 동안에 TFT를 지지하는 데 사용할 수 있다. 기판(10) 재질은 TFT 또는 OTFT에서 사용되는 것으로 알려진 모든 재료, 유기 및(또는) 무기 물질을 포함할 수 있다. 보다 바람직하게 기판(10)은 휘어질 수 있는 플라스틱 기판이며, 휘어질 수 없는 유리 기판, 석영 기판, 또는 실리콘 기판일 수도 있으나, 여기에 언급된 것에 제한되지는 않는다. 플라스틱 기판의 예로는, 아크릴, 에폭시, 폴리아미드, 폴리카보네이트, PI, 폴리케톤, 폴리(옥시-1,4-페닐렌옥시-1,4-페닐렌카르보닐-1,4-페닐렌)(종종 폴리(에테르 에테르 케톤) 또는 PEEK로 언급됨), 폴리노르보르넨, 폴리페닐렌옥시드, 폴리(에틸렌 나프탈렌디카르복실레이트)(PEN), 폴리(에틸렌 테레프탈레이트)(PET), 폴리(페닐렌 술파이드)(PPS), 및 섬유 강화된 플라스틱(FRP)을 포함할 수 있고, 특히 휘어지는 기판은 연속공정을 가능하게 하여 규모의 경제성 및 제조의 경제성을 제공한다.
게이트 전극(20), 소스 전극(80)과 드레인 전극(90) 재질은 TFT 또는 OTFT에서 사용되는 것으로 알려진 모든 재료를 포함할 수 있으며, 임의의 유용한 전도성 물질일 수 있다. 보다 바람직하게 게이트 전극(20), 소스 전극(80)과 드레인 전극(90)은 도핑된 실리콘 또는 금속, 예를 들면 알루미늄(Al), 크롬(Cr), 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 탄탈륨(Ta) 및 티타늄(Ti)일 수 있으나, 이에 제한되는 것은 아니다.
게이트 절연체(60)는 게이트 전극(20) 상에 위치하며 이를 오버랩핑(overlapping)한다. 게이트 절연체(60)는 TFT의 작업 조건 하에서 소자의 나머지들로부터 게이트 전극(20)을 전기적으로 절연시킨다. 따라서, 게이트 절연체(60)는 전기 절연 물질을 포함하는데, 본 발명에서는, 유전율이 5 이상인 고유전율 박막(40)과, 고유전율 박막(40)의 하면에 형성되고 고유전율 박막(40)보다 표면거칠기가 좋은 제1 절연성 고분자 박막(30)과, 고유전율 박막(40)의 상면에 형성되고 고유전율 박막(40)보다 표면거칠기가 좋은 제2 절연성 고분자 박막(50)을 포함하는 다층 구조를 제안한다. 게이트 절연체(60)의 각 층, 제1 절연성 고분자 박막(30)/고유전율 박막(40)/제2 절연성 고분자 박막(50)은 습식 공정에 의해 형성된다.
본 실시예에서 게이트 절연체(60)가 3층 구조인 것을 도시하고 설명하고 있으나, 이것은 하나의 바람직한 구현예이다. 유전율이 5 이상인 고유전율 박막과, 고유전율 박막의 상면 및 하면 중 적어도 어느 한 쪽에 형성되고 고유전율 박막보다 표면거칠기가 좋은 절연성 고분자 박막을 포함하기만 한다면, 본 발명의 목적을 저해하지 않는 범위 내에서, 게이트 절연체가 2층 이상의 다층 구조를 가질 수 있다.
게이트 절연체(60)의 총 두께, 본 실시예에서는 고유전율 박막(40)과 제1 및 제2 절연성 고분자 박막(30, 50)의 두께, 를 조절하면 게이트 절연체(60)의 총 유 효 유전율을 조절할 수 있다. 유효 유전율은 2 이상, 바람직하게는 5 이상이며, 또한, 본 발명에 따르면 80 내지 100, 또는 심지어 그 이상으로 매우 클 수 있다.
이와 같이, 본 발명에 따른 TFT의 게이트 절연체(60)는 유전율이 5 이상인 고유전율 박막(40)을 포함한다. 고유전율 박막(40)의 유전율이 5 미만인 경우, 유효 유전율이 작아서 구동특성의 개선을 기대하기 힘들다. 유전율이 5 이상인 고유전율 박막(40)은 전기절연 특성이 우수하며 습식 공정에 의해 형성될 수 있다.
보다 상세히, 유전율이 5 이상인 고유전율 박막(40)에 유용한 물질은 예를 들면 유기 또는 무기 전기 절연 물질 또는 이들의 혼합물을 포함할 수 있으며, 특히 단일 성분의 유기물, 단일 성분의 무기물, 또는 둘 이상의 절연성 고분자 물질의 혼합물로 이루어진 것일 수 있다. 이러한 고유전율 박막(40)은 기판(10) 상에 습식 공정에 의해 이들 물질의 필름을 형성한 다음 이를 베이킹하여 제조할 수 있다. 둘 이상의 절연성 고분자 물질의 혼합물인 경우, 각 절연성 고분자 물질 사이의 중량비를 조절하면 유전율을 조절할 수 있다. 특히, 고유전율 박막(40)은 PS와 PVP의 혼합물로 이루어진 것이 바람직하다.
본 발명자들은 둘 이상의 절연성 고분자 물질의 혼합물을 이용하면 매우 큰 유전율을 가지는 것을 발견하였다. 이것은 기존의 TFT에서 작은 유전율을 가진 게이트 절연체의 문제를 해결할 수 있다. 그러나, 이렇게 혼합물 형태로 된 고유전율 박막은 표면거칠기 또한 커서 활성층과 게이트 전극의 계면 상태에 문제를 발생시킬 수 있기 때문에 향상된 TFT 특성을 구현하는 데 장애가 될 수 있다는 것도 발견하였다. 이에, 계면 문제를 미연에 방지하기 위해 고유전율 박막(40)의 상면 및 하면 중 적어도 어느 한쪽에 고유전율 박막(40)보다 표면거칠기가 좋은 절연성 고분자 박막을 더 형성한 적층 구조를 제안하는 것이다.
제1 및 제2 절연성 고분자 박막(30, 50)은 고유전율 박막(40)보다 표면거칠기가 좋아야 하므로, 단일 성분인 것이 바람직하다. 제1 및 제2 절연성 고분자 박막(30, 50)은 PAA, PVP, PS, PI, PVAC 및 PMMA로 이루어진 군에서 선택될 수 있다. 특히, 제1 및 제2 절연성 고분자 박막(30, 50)은 PAA 단일 성분인 것이 바람직하다. 즉, 본 발명에서 게이트 절연체(60)로 바람직하다고 제시하는 제1 절연성 고분자 박막(30)/고유전율 박막(40)/제2 절연성 고분자 박막(50) 재질은 PAA/PS와 PVP의 혼합물/PAA이다. 제1 및 제2 절연성 고분자 박막(30, 50)은 고유전율 박막(40)과 마찬가지로 습식 공정에 의해 형성될 수 있다. 제1 및 제2 절연성 고분자 박막(30, 50)은 각각 5nm 이상 10nm 이하 두께일 수 있다. 5nm보다 작은 두께이면 표면거칠기 효과가 두드러지지 않으며, 10nm보다 큰 두께이면 총 유전율에 있어 바람직하지 않다.
본 발명에 따른 TFT에 있어 게이트 절연체(60)를 형성하는 각 층을 제조하기 위해 사용 가능한 습식 공정의 예는 딥코팅(dip coating), 스핀코팅(spin coating), 프린팅(printing), 분무코팅(spray coating), 잉크젯 방법 또는 롤 코팅(roll coating)을 포함하나, 이에 제한되지는 않는다.
본 발명자들의 연구에 따르면, 전술한 다층 구조의 게이트 절연체(60)는 특히 고유전율 박막(40)으로서 둘 이상의 절연성 고분자 물질의 혼합물을 사용하는 경우에, 휘어지는 특성과 큰 유전율을 가지므로 우수한 절연특성을 가질 뿐만 아니 라, 이를 사용한 TFT는 플렉시블 디스플레이에 사용이 가능하다. 그리고, 표면거칠기가 좋은 제1 및 제2 절연성 고분자 박막(30, 50)이 각각 게이트 전극(20)과 게이트 절연체(60)의 계면, 게이트 절연체(60)와 활성층(70)의 계면에 존재하므로, 활성층(70)과 게이트 절연체(60)의 계면 품질이 좋다. 이에 따라, 전하 이동도가 높고, 구동전압 및 문턱전압이 낮으며, Ion/Ioff도 단층 게이트 절연체일 때보다 우수하다. 특히, 게이트 절연체(60)의 제조가 프린팅 또는 스핀코팅 등 통상의 습식 공정에 의해 제조가 가능한 반면, 그 성능은 화학증착 등의 번거로운 공정에 의해서만 형성될 수 있는 무기 절연막에 필적한다.
또한, 본 발명에서 게이트 절연체로 바람직하다고 제시하는 PAA/PS와 PVP의 혼합물/PAA 구조는 유전율도 크지만 절연특성도 좋아 누설전류가 작다. 누설전류는 게이트 절연체 양단에 모인 전하를 중화시키는 작용을 하므로 장시간 전하를 유지하지 못하고 자주 리프레쉬 해주어야 하는 구동상 문제를 야기한다. 또한 PAA/PS와 PVP의 혼합물/PAA 구조는 열팽창율이 플라스틱 기판과 같거나 비슷하다. TFT는 소자의 특성상 전류를 흘리기 때문에 필연적으로 열이 발생한다. 이러한 열에 잘 견디기 위해서는 플라스틱 기판과 열팽창율이 비슷한 PAA/PS와 PVP의 혼합물/PAA 구조가 이상적이다. 또한, 구부림이 가능한 플라스틱 기판 위에 사용하기 위해서는 일정 정도의 구부림에 균열 발생이 없어야 하는데, PAA/PS와 PVP의 혼합물/PAA 구조는 이 조건도 만족한다.
다층 구조의 게이트 절연체(60)는 활성층(70) 하부에 형성되어 있다. 활성 층(70)은 TFT 또는 OTFT에서 반도체층으로 사용되는 공지의 모든 활성층 재료를 이용할 수 있어, 본 발명에 따른 TFT는 무기 TFT 또는 OTFT로 제조될 수 있으며, 바람직한 활성층(70)은 펜타센, CdSe, ZnO, ZnSe, CdTe, ZnS, ZnTe, SnO2, GaN, MgO, ZnSSe, CdZnTe, ZnCdO, PVK, MEH-PPV, n-형 플러렌, 폴리아세틸렌, 폴리티오펜, 프탈로시아닌, 폴리3-헥실티오펜, 폴리3-알킬티오펜, α-ω-헥사티오펜, α-ω-디헥실헥사티오펜, 폴리티에닐렌비닐렌, 및 비스디티에노티오펜으로 이루어진 군에서 선택된 적어도 어느 하나일 수 있다.
활성층(70)은 소자의 성능을 나타내기에 충분히 높은 전하 이동도를 가져야 한다. 본 발명에서는 표면거칠기가 좋은 제1 및 제2 절연성 고분자 박막(30, 50)이 각각 게이트 전극(20)과 게이트 절연체(60)의 계면, 게이트 절연체(60)와 활성층(70)의 계면에 존재하므로, 활성층(70)과 게이트 절연체(60)의 계면 품질이 좋다. 이에 따라, 활성층(70)의 높은 전하 이동도가 계면 품질에 의해 저하되는 일이 없다.
실시예 2. TFT의 제조방법
이러한 본 발명에 따른 TFT를 제조하는 방법은 다음과 같다.
휘어지는 재질 또는 휘어지지 않는 재질로 된 기판(10)을 준비하여, 기판(10) 상에 게이트 전극(20)을 형성한다. 일반적으로 사용되는 전극 물질의 층을 물리증착(예를 들면, 열 증착, 스퍼터링), 도금 또는 잉크 젯 프린팅과 같은 임의의 유용한 수단에 의해 제공한 후 이를 패터닝함으로써 게이트 전극(20)을 얻을 수 있다. 또는, 리프트-오프(lift-off) 방법을 이용하여 게이트 전극(20)을 얻을 수도 있다.
다음으로, 게이트 전극(20) 상에 5nm 이상 10nm 이하의 얇은 제1 절연성 고분자 박막(30)을 형성한다. 예를 들어, PAA와 N-methyl-2pyrrolidone을 1:5 비율로 섞은 혼합 용액을 게이트 전극(20) 상에 4000rpm으로 스핀코팅하여 필름을 형성한 후 베이킹하여 N-methyl-2pyrrolidone을 제거한다. 스핀코팅시의 회전 시간을 조절함으로써 제1 절연성 고분자 박막(30)의 두께를 조절하고, 이에 따라 게이트 절연체(60)의 총 유효 유전율을 조절할 수 있다.
제1 절연성 고분자 박막(30) 상에는 고유전율 박막(40)을 형성한다. 바람직하게는 PS와 PVP의 혼합물로 이루어진 고유전율 박막(40)을 형성한다. 용매에 PS와 PVP를 혼합하여 혼합 용액을 제조한다. 용매는 원하는 반응을 방해하지 않는 것 중에서 적합한 것을 선택하여 사용할 수 있으며, 예컨대 1,2-dicloroethane(C2H4Cl2), 톨루엔(toluene), 아세톤, 클로로포름, 에틸렌글리콜, 이소프로페놀(isopropanol) 및 크실렌 중에서 선택된 1종 이상일 수 있다. 이 혼합 용액을 제1 절연성 고분자 박막(30) 상에 스핀코팅하여 필름을 형성한 후 베이킹하여 용매를 제거한다. 스핀코팅시의 rpm과 회전 시간을 조절함으로써 고유전율 박막(40)의 두께를 조절하고, PS와 PVP처럼 혼합되는 둘 이상의 절연성 고분자 물질의 사이의 중량비를 조절함으로써, 게이트 절연체(60)의 총 유효 유전율을 조절할 수 있다.
계속하여, 고유전율 박막(40) 상에 5nm 이상 10nm 이하의 얇은 제2 절연성 고분자 박막(50)을 형성한다. 예를 들어, PAA와 N-methyl-2pyrrolidone을 1:10 비율로 섞은 혼합 용액을 고유전율 박막(40) 상에 4000rpm으로 스핀코팅하여 필름을 형성한 후 베이킹하여 N-methyl-2pyrrolidone을 제거한다. 여기서도 스핀코팅시의 회전 시간을 조절함으로써 제2 절연성 고분자 박막(50)의 두께를 조절하고, 이에 따라 게이트 절연체(60)의 총 유효 유전율을 조절할 수 있다.
이렇게 하여, 제1 절연성 고분자 박막(30)/고유전율 박막(40)/제2 절연성 고분자 박막(50)으로 된 3층 구조의 게이트 절연체(60)를 모두 습식 공정에 의해 형성한다.
게이트 절연체(60) 상에는 활성층(70)을 형성한다. 활성층(70)을 형성하는 방법으로는 OMBD(Organic molecular beam deposition)과 같은 진공 열 증착과, 용매에 유기물을 녹여 이용하는 딥코팅, 스핀코팅, 프린팅, 분무코팅, 잉크젯 방법 또는 롤 코팅 등의 습식 공정을 이용하는 공정으로 나누어 생각할 수 있다. 습식 공정이 활성층(70) 물질의 낭비를 최소화할 수 있다.
다음으로, 활성층(70) 상에 소스 전극(80)과 드레인 전극(90)을 형성한다. 일반적으로 사용되는 전극 물질의 층을 물리증착, 도금 또는 잉크 젯 프린팅과 같은 임의의 유용한 수단에 의해 제공한 후 이를 패터닝함으로써 소스 전극(80)과 드레인 전극(90)을 얻을 수 있다. 또는, 리프트-오프 방법을 이용하여 소스 전극(80)과 드레인 전극(90)을 얻을 수도 있다.
실험예
상기 실시예 2.의 방법에 따라 TFT를 제조하였다.
특히, 게이트 절연체(60)로서 제1 절연성 고분자 박막(30)/고유전율 박막(40)/제2 절연성 고분자 박막(50)은 PAA/PS와 PVP의 혼합물/PAA 구조로 형성하였다. 이 때, 고유전율 박막(40)을 구성하는 PS와 PVP의 혼합물은 PS : PVP가 7 : 3인 경우와 3 : 7인 경우를 실험하였으며, 각 경우의 커패시턴스를 측정하였다.
도 2는 PS와 PVP를 7 : 3으로 혼합하여 커패시턴스를 측정한 그래프이다. 용매인 PGMEA(propylene glycol monomethyl ether acetate)에 PS와 PVP를 7: 3으로 혼합하여 용해시킨 용액(15wt%)을 스핀코팅 장비를 사용하여 3000rpm 속도로 스핀코팅한 후 베이킹하였다. 도 2에 의하면, 이 경우 커패시턴스는 2.00E-11(F) 정도이다.
도 3은 PS와 PVP를 3 : 7로 혼합하여 커패시턴스를 측정한 그래프이다. 도 3에 의하면, 이 경우 커패시턴스는 3.21E-13(F) 정도이다.
이들 도 2 및 도 3으로부터 읽은 커패시턴스로부터 PS와 PVP 혼합물의 유전율을 알 수 있으며 다음의 표 1로 나타내었다.
(커패시턴스(C) = Kε0(A/d)이며, A는 측정 소자의 면적이고, d는 유전체 두께, K는 유전체의 유전율, ε0는 진공의 유전율이다).
비율 (PS : PVP) 7 : 3 3 : 7
유전율 약 11.00 약 16.79
이와 같이, 둘 이상의 절연성 고분자 물질을 혼합하면 유전율이 향상되는 것을 알 수 있으며, 이러한 절연성 고분자 물질의 혼합물은 본 발명에 따른 TFT의 다층 게이트 절연체 안에 포함되는 유전율 5 이상의 고유전율 박막에 이용하여 OTFT를 구현하는 데에 특히 적합하다.
도 4는 PS와 PVP를 7 : 3으로 혼합한 고유전율 박막(40)의 표면 AFM(atomic force microscope) 사진(a)과, 이 고유전율 박막(40)을 가운데 두고 양쪽으로 PAA를 얇게 형성한 구조의 표면 AFM 사진(b)을 보여준다.
PS와 PVP를 7 : 3으로 혼합한 고유전율 박막(40)은 표 1에 정리한 바와 같이 유전율이 약 11로서 무기 절연체 이상으로 유전율이 큰 재료이지만, 도 4의 (a)에서 보는 바와 같이, 표면거칠기가 17.9nm에 달하여 표면거칠기가 현저히 떨어진다. 본 발명에 따라, 그러한 고유전율 박막(40)을 가운데 두고 양쪽으로 PAA를 형성하면, 도 4의 (b)에서 보는 바와 같이, 표면거칠기가 2.71nm가 되어, 표면거칠기가 대폭 개선된다.
도 5는 PS와 PVP를 3 : 7로 혼합한 고유전율 박막(40)의 표면 AFM 사진(a)과, 이 고유전율 박막(40)을 가운데 두고 양쪽으로 PAA를 얇게 형성한 구조의 표면 AFM 사진(b)을 보여준다.
PS와 PVP를 3 : 7로 혼합한 고유전율 박막(40)은 표 1에 정리한 바와 같이 유전율이 약 16.79로서 무기 절연체 이상으로 유전율이 큰 재료이지만, 도 5의 (a)에서 보는 바와 같이, 표면거칠기가 15.7nm에 달한다. 본 발명에 따라, 그러한 고유전율 박막(40)을 가운데 두고 양쪽으로 PAA를 형성하면, 도 5의 (b)에서 보는 바와 같이, 표면거칠기가 4.69nm가 되어, 표면거칠기가 대폭 개선된 것을 확인할 수 있다.
이상, 본 발명을 바람직한 실시예 및 실험예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실시예는 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다.
도 1은 본 발명에 따른 박막 트랜지스터의 단면도이다.
도 2는 PS와 PVP를 7 : 3으로 혼합하여 커패시턴스를 측정한 그래프이다.
도 3은 PS와 PVP를 3 : 7로 혼합하여 커패시턴스를 측정한 그래프이다.
도 4는 PS와 PVP를 7 : 3으로 혼합한 고유전율 박막의 표면 AFM(atomic force microscope) 사진(a)과, 이 고유전율 박막을 가운데 두고 양쪽으로 PAA를 얇게 형성한 구조의 표면 AFM 사진(b)을 보여준다.
도 5는 PS와 PVP를 3 : 7로 혼합한 고유전율 박막의 표면 AFM 사진(a)과, 이 고유전율 박막을 가운데 두고 양쪽으로 PAA를 얇게 형성한 구조의 표면 AFM 사진(b)을 보여준다.
<도면의 주요 부분에 대한 부호의 설명>
10...기판 20...게이트 전극
30...제1 절연성 고분자 박막 40...고유전율 박막
50...제2 절연성 고분자 박막 60...게이트 절연체
70...활성층 80...소스 전극
90...드레인 전극

Claims (8)

  1. 둘 이상의 절연성 고분자 물질의 혼합물로 이루어지고 유전율이 5 이상인 고유전율 박막;
    상기 고유전율 박막의 하면에 형성되고 상기 고유전율 박막보다 표면거칠기가 좋으며 5nm 이상 10nm 이하 두께의 제1 절연성 고분자 박막; 및
    상기 고유전율 박막의 상면에 형성되고 상기 고유전율 박막보다 표면거칠기가 좋으며 5nm 이상 10nm 이하 두께의 제2 절연성 고분자 박막;
    을 포함하는 다층 구조의 게이트 절연체가 활성층 하부에 형성되어 있는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 활성층은 펜타센(pentacene), CdSe, ZnO, ZnSe, CdTe, ZnS, ZnTe, SnO2, GaN, MgO, ZnSSe, CdZnTe, ZnCdO, PVK(poly-N-vinylcarbazole), MEH-PPV(poly(2-methhoxy-5-(2-ethylhexyloxy)-1,4-pheneylenevinylene)), n-형 플러렌, 폴리아세틸렌(polyacetylene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 폴리3-헥실티오펜(poly(3-hexylthiophene)), 폴리3-알킬티오펜(poly(3-alkylthiophene)), α-ω-헥사티오펜(α-ω-hexathiophene), α-ω-디헥실헥사티오펜(α-ω-dihexyl-hexathiophene), 폴리티에닐렌비닐렌(polythienylenevinylene), 및 비스디티에노티오펜(Bis(dithienothiophene))으로 이루어진 군에서 선택된 적어도 어느 하나인 것을 특징으로 하는 박막 트랜지스터.
  3. 삭제
  4. 제1항에 있어서, 상기 고유전율 박막은 폴리스티렌(poly styrene : PS)과 폴리비닐페놀(poly-4-vinyl-phenol : PVP)의 혼합물로 이루어진 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서, 상기 절연성 고분자 박막은 폴리아믹산(poly amic acid : PAA), PVP, PS, 폴리이미드(polyimide : PI), 폴리비닐아세테이트(poly vinylacetate : PVAC) 및 폴리메타아크릴레이트(poly methacrylate : PMMA)로 이루어진 군에서 선택되는 것을 특징으로 하는 박막 트랜지스터.
  6. 삭제
  7. 제1항에 있어서, 상기 절연성 고분자 박막은 단일 성분인 것을 특징으로 하는 박막 트랜지스터.
  8. 제1항에 있어서, 상기 게이트 절연체의 각 층은 습식 공정에 의해 형성되는 것을 특징으로 하는 박막 트랜지스터.
KR1020070081632A 2007-08-14 2007-08-14 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터 KR100889020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070081632A KR100889020B1 (ko) 2007-08-14 2007-08-14 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070081632A KR100889020B1 (ko) 2007-08-14 2007-08-14 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20090017127A KR20090017127A (ko) 2009-02-18
KR100889020B1 true KR100889020B1 (ko) 2009-03-19

Family

ID=40685994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070081632A KR100889020B1 (ko) 2007-08-14 2007-08-14 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR100889020B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600848A (zh) * 2014-09-26 2019-12-20 株式会社村田制作所 传输线路及电子设备
WO2020111528A1 (ko) * 2018-11-30 2020-06-04 엘지디스플레이 주식회사 트랜지스터, 패널 및 트랜지스터의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084233B1 (ko) 2009-10-13 2011-11-16 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조 방법
WO2019078652A1 (ko) * 2017-10-18 2019-04-25 한양대학교 산학협력단 막 제조방법 및 그 제조장치, 금속 산화물 트랜지스터 및 그 제조방법
US11015243B2 (en) 2017-10-18 2021-05-25 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Method and apparatus for forming layer, metal oxide transistor and fabrication method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004565A (ko) * 2003-07-03 2005-01-12 삼성전자주식회사 다층구조의 게이트 절연막을 포함한 유기 박막 트랜지스터
KR20050050241A (ko) * 2003-11-25 2005-05-31 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2005268615A (ja) 2004-03-19 2005-09-29 Nippon Hoso Kyokai <Nhk> 電界効果型トランジスタおよび表示装置
KR20050123332A (ko) * 2004-06-24 2005-12-29 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050004565A (ko) * 2003-07-03 2005-01-12 삼성전자주식회사 다층구조의 게이트 절연막을 포함한 유기 박막 트랜지스터
KR20050050241A (ko) * 2003-11-25 2005-05-31 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2005268615A (ja) 2004-03-19 2005-09-29 Nippon Hoso Kyokai <Nhk> 電界効果型トランジスタおよび表示装置
KR20050123332A (ko) * 2004-06-24 2005-12-29 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600848A (zh) * 2014-09-26 2019-12-20 株式会社村田制作所 传输线路及电子设备
CN110600848B (zh) * 2014-09-26 2021-09-14 株式会社村田制作所 传输线路及电子设备
WO2020111528A1 (ko) * 2018-11-30 2020-06-04 엘지디스플레이 주식회사 트랜지스터, 패널 및 트랜지스터의 제조방법

Also Published As

Publication number Publication date
KR20090017127A (ko) 2009-02-18

Similar Documents

Publication Publication Date Title
EP1679754B1 (en) Organic thin film transistor including fluorine-based polymer thin film
JP5054885B2 (ja) 多層構造のゲート絶縁膜を含んだ有機薄膜トランジスタ
KR101151106B1 (ko) 유기 절연 고분자, 이를 이용하여 제조된 유기 절연층 및유기 박막 트랜지스터
US5946551A (en) Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US7675059B2 (en) Copolymer, organic insulating layer composition, and organic insulating layer and organic thin film transistor manufactured using the same
KR101379616B1 (ko) 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
US7646014B2 (en) Organic thin film transistor comprising fluorine-based polymer thin film and method for fabricating the same
US20060180809A1 (en) Organic insulator composition comprising high dielectric constant insulator dispersed in hyperbranched polymer and organic thin film transistor using the same
US9853226B2 (en) Fused polycyclic heteroaromatic compound, organic thin film including compound and electronic device including organic thin film
KR100889020B1 (ko) 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터
US20080111129A1 (en) Composition and organic insulator prepared using the same
US8853347B2 (en) Organic semiconductor compound, organic thin film including the organic semiconductor compound and electronic device including the organic thin film, and method of manufacturing the organic thin film
KR100592266B1 (ko) 유기 박막 트랜지스터의 제조 방법
KR101102222B1 (ko) 전기장 처리를 이용한 유기 박막 트랜지스터의 제조방법
US8816330B2 (en) Organic semiconductor composition, and transistor and electronic device including a polymer therefrom
KR101325452B1 (ko) Ｄｌｃ층이 형성된 유기 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee