JP2012129396A - 電界効果型トランジスタ及びその製造方法 - Google Patents
電界効果型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2012129396A JP2012129396A JP2010280441A JP2010280441A JP2012129396A JP 2012129396 A JP2012129396 A JP 2012129396A JP 2010280441 A JP2010280441 A JP 2010280441A JP 2010280441 A JP2010280441 A JP 2010280441A JP 2012129396 A JP2012129396 A JP 2012129396A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- insulating film
- effect transistor
- gate insulating
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】基材上に、少なくともゲート電極、ソース電極、ドレイン電極と、半導体層およびゲート絶縁膜とが形成されてなる電界効果型トランジスタの製造方法であって、少なくともゲート絶縁膜上に半導体層を形成する工程を有し、該ゲート絶縁膜は露光によりシランカップリング剤と反応可能な官能基を生成し得る材料で形成されており、該工程の前に、ゲート絶縁膜上の半導体を形成する領域の周囲を露光する工程及び露光部においてフッ化アルキル基を有するシランカップリング剤と該官能基とを反応させる工程を有することを特徴とする。
【選択図】図1
Description
しかしながらインクジェット印刷法は、インクの着弾バラツキが大きく、また被印刷物表面の塗れ性により形成されるパターン形状が大きく影響を受けるため、高精細なトランジスタ素子パターンの形成は難しい。印刷されたパターンにおいて、上記のような問題により形状不良が発生すると、電極においては断線やリークといった問題が発生し半導体においてはオフ電流の上昇や特性の不均一化の原因となる。
しかしながら、このような絶縁膜表面へのエネルギー付与は、電極形成の場合は大きな問題とならないが、半導体材料の形成に用いた場合その特性に大きな影響を与える。すなわち、絶縁膜表面へのエネルギー付与により、絶縁膜表面にラジカルやイオン種が形成され、あるいは絶縁膜表面形状が乱れ、結果としてその上に形成される半導体の特性が大きな影響を受ける。このように、電極形成において基材の表面エネルギーを制御することは非常に有用な手段であるが、半導体層形成にその手法をそのまま適用することは非常に困難であった。
例えば、特許4419373号公報(特許文献6)に記載の発明では、2種類のSAM処理剤を用いて有機半導体と親和性の高いSAM上に半導体を形成している。しかし、光照射と化学反応を利用するSAM処理法は、光反応によるラジカルやイオン種の生成及び未反応部分の欠陥さらには過剰な化学反応による絶縁膜表面の乱れといった不具合が起こり、特に印刷法で用いられるポリマー絶縁膜で用いることは困難であった。
また、特開2009−246342号公報(特許文献7)に記載の発明では、ゲート絶縁膜を三層構造として形成しその最上層をSAMとする、特開2009−290187号公報(特許文献8)に記載の発明では、特定な方法でゲート絶縁膜上にSAMを形成するとしているが、これらによっても前記の不具合は起こる可能性は残されている。
(1)基材上に、少なくともゲート電極、ソース電極、ドレイン電極と、半導体層およびゲート絶縁膜とが形成されてなる電界効果型トランジスタの製造方法であって、少なくともゲート絶縁膜上に半導体層を形成する工程を有し、該ゲート絶縁膜は露光によりシランカップリング剤と反応可能な官能基を生成し得る材料で形成されており、該工程の前に、ゲート絶縁膜上の半導体を形成する領域の周囲を露光する工程及び露光部においてフッ化アルキル基を有するシランカップリング剤と該官能基とを反応させる工程を有することを特徴とする電界効果型トランジスタの製造方法。
(2)前記ゲート絶縁膜がポリマー材料である上記(1)に記載の電界効果型トランジスタの製造方法。
(3)前記ポリマー材料がポリイミド樹脂である上記(2)に記載の電界効果型トランジスタの製造方法。
(4)前記ポリイミド樹脂が、下記式で表される構造を有する化合物、または下記式で表される構造を主鎖に含む化合物である上記(3)に記載の電界効果型トランジスタの製造方法。
(6)前記ゲート絶縁膜の表面粗さがRa=10nm以下である上記(1)〜(5)のいずれかに記載の電界効果型トランジスタの製造方法。
(7)前記のソース電極及びドレイン電極の表面エネルギーと絶縁膜のチャネル領域の表面エネルギーとの差が10mN/m以下である上記(1)〜(6)のいずれかに記載の電界効果型トランジスタの製造方法。
(8)前記ゲート絶縁膜における照射量(露光量)が5〜20J/cm2である上記(1)〜(7)のいずれかに記載の電界効果型トランジスタの製造方法。
(9)前記シランカップリング剤の反応性官能基が、トリエトキシシラン、トリメトキシシラン、トリクロロシランのいずれかである上記(1)〜(8)のいずれかに記載の電界効果型トランジスタの製造方法。
(10)前記露光の波長が真空紫外域の波長を含む上記(1)〜(9)のいずれかに記載の電界効果型トランジスタの製造方法。
(11)上記(1)〜(10)のいずれかに記載の製造方法により作製されたことを特徴とする電界効果型トランジスタ。
具体例としては、ポリエチレン、ポリプロピレン、ポリスチレン、ポリイソブチレン、ポリ塩化ビニル、フェノール樹脂、ポリアミド、ポリカーボネート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、エポキシ樹脂、ポリフェニレンサルファイド、ポリエーテルイミド、ポリエチレンナフラレート、ポリエーテルスルホン、ポリイミド等の汎用樹脂が挙げられ、あるいはこれらの混合物を用いてもよいが、特に好ましくはポリイミドが用いられる。
ポリイミドとしては、前記の特定構造を有する構造体(化合物)、または下記式で表される構造を主鎖に含む構造体(化合物)であるのが特に好ましい。
これらのポリマーは、光もしくは熱で硬化されることにより、より耐久性に優れたものとなる。光硬化性の材料を用いる場合、前記露光に用いる波長と硬化に用いる波長は異なることが好ましい。
絶縁膜の形成方法としては、特にこれに限るものではないが、スピンコーターあるいはスリットコーター、ダイコーター、スプレーコーター、バーコーター等を用いる方法が好ましい塗布方法として挙げられる。
本発明においては、ゲート絶縁膜上の半導体を形成する領域の周囲を露光し該露光部にフッ化アルキル基を有するシランカップリング剤を反応させ、半導体形成位置の表面エネルギーを相対的に高めることで半導体を任意の形状に形成することが可能となる。任意の位置を露光する方法としては、マスクを用いてもよいし、レーザー等により任意の位置をスキャンしてもよい。露光部位は半導体形成位置を外れていれば良く、半導体形成位置の外周全域を露光すればより形状安定性は良くなるが、半導体が任意の形状に形成可能なら外周全域を露光しなくともよい。
絶縁膜に露光がなされると、何故官能基が生成されるかについての詳細な検討はなされていないが、露光により絶縁膜表面の化学結合が切断され、その部分が空気中の酸素や水分と反応することにより、あるいは露光によって発生するオゾン等の活性なガスが絶縁膜表面と反応することによって官能基が生成されると考えられる。この生成された官能基は、外部からの何等かの作用、エネルギーの付与等がない限り、経時により容易に消失することはない。
なお、絶縁膜表面にシランカップリング剤と反応可能な官能基が生成されたか否かは、絶縁膜表面の赤外吸収スペクトルを測定することにより、容易に判定することができる。
本発明において気相法により、前記絶縁膜に生成した官能基とシランカップリング剤とを反応させるには、例えば、基板上にゲート電極、官能基が生成された絶縁膜が積層されたものを、40〜200℃、好ましくは100〜180℃で、シランカップリング剤の蒸気に曝すことにより、シランカップリング剤を反応させればよい。
一般的な電界効果型トランジスタは、ガラスやプラスチック等の支持体基板、ゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜および有機半導体層の構成からなる。ゲート電圧を変化させることで、ゲート絶縁層と有機半導体層との界面の電荷量を制御し、ドレイン電極とソース電極との間を流れるドレイン電流の大きさを変化させ、スイッチングを行う。
電界効果型トランジスタの構成はプロセスの適性等により最適な構造が選ぶことができ、本発明はこれらの構成に限るものではない。
半導体層の形成方法は、上記部材の溶液あるいは分散液を用いた印刷法による形成法が好ましく用いられる。印刷法の例としては、インクジェット法、スクリーン印刷法、マイクロコンタクトプリント法、オフセット印刷法、フレキソ印刷法、凸版印刷法、凹版印刷法、などが挙げられるが、材料利用効率が高いこと、またインクの調整が比較的容易であることなどから、インクジェット法が特に好ましい。
例えば、前記液晶表示素子の場合には、液晶に対して電圧を印加することにより、該液晶の分子配列を制御して画像等の表示が行われる。また、前記有機若しくは無機のエレクトロルミネッセンス表示素子の場合には、有機若しくは無機膜で形成された発光ダイオードに電流を供給して該有機若しくは無機膜を発光させることにより画像等の表示が行われる。また、前記電気泳動表示素子の場合には、例えば、異なる極性に帯電された白及び黒色の着色粒子に電圧を印加して、電極間で前記粒子を所定方向に電気的に泳動させて画像等の表示が行われる。
1)ゲート電極の形成
ナノ銀溶液(水分散媒あるいは有機溶媒分散媒にナノ銀粒子を分散させたもの)を、ガラス基板上にスピンコート法を用いて塗布・焼成し、ナノ銀薄膜(Ag膜)を得た。次に、フォトレジストをスピンコートし、90℃で30分間プレアニールした。さらに、フォトマスクを介して露光し(150mJ/cm2)、現像及びポストベークを120℃で20分間実施した。次に、Ag膜をエッチングし、レジスト剥離及び洗浄リンスすることで、長さ50μm、幅20μmのゲート電極および走査線を形成した。得られたゲート電極は厚さ200nmであった。
焼成後、下記式で表される構造体となるポリマー前駆体溶液(溶媒:ジメチルアセトアミド)を、スピンコート法にて成膜・乾燥・焼成して、ゲート絶縁膜を作製した。形成されたゲート絶縁膜は厚さ700nmであった。
ゲート絶縁膜表面を、ゲート電極中央部の15μm×45μmの範囲にマスクを施し、その領域の周囲に紫外光を照射した。紫外光は、UVランプを用い、250nmの光の強度が5mW/cm2となるように光源と基板との距離を調整し、照射量(露光量)10J/cm2の紫外線を照射した。さらにこの基板を、150℃の恒温槽内でトリエトキシ−1H,1H,2H,2H−トリデカフルオロ−n−オクチルシランの蒸気に暴露して、露光部に前記化合物NO.1のシランカップリング剤(Lot1)を反応させた。シランカップリング処理前の露光部の表面エネルギーは40mN/mであったが、シランカップリング処理後の露光部の表面エネルギーは20mN/mであった。
P3HT(ポリ−3−ヘキシルチオフェン)のテトラリン溶液(2wt%)を、インクジェット法を用いて上記非露光部の中央に約20pLの液滴を吐出した。半導体は、長さ:15μm、幅:45μm、厚さ:0.2μmであった。
ポリジメチルシロキサンをソース・ドレイン電極の形状に加工し、マイクロコンタクトプリント用の凸版を作製した。該凸版を用いて、半導体上に銀ナノインク(銀ナノ粒子を水系溶媒に分散させた分散液)をマイクロコンタクトプリント法により印刷し乾燥、180℃で1時間焼成してソース・ドレイン電極を作製した。形成されたソース電極及びドレイン電極は厚さ150nmであった。作製したゲート電極、半導体及びソース・ドレイン電極の配置(上面から)を図3に示す。
図3において、21はゲート電極、22はソース電極、23はドレイン電極、24は半導体であり、ゲート電極は20μmX50μm、半導体は15μmX45μm、チャネル長は10μmであった。
以上により、本発明の電界効果型トランジスタを作製した。このトランジスタ素子の特性の評価結果をまとめて表1に示す。
前記化合物NO.1のシランカップリング剤(Lot1)の替わりに前記化合物NO.2〜10のシランカップリング剤(Lot2〜10)を用いた以外は実施例1と同様にして、本発明の電界効果型トランジスタを作製した。これらのトランジスタ素子の特性の評価結果をまとめて表1に示す。
シランカップリング処理の工程を省いた以外は実施例1と同様にして、比較の電界効果型トランジスタを作製した。これらのトランジスタ素子の特性の評価結果をまとめて表1に示す。
半導体形成、乾燥後の半導体形状を光学顕微鏡で観察したところ、実施例1〜10のサンプルはいずれもマスクの形状が再現されていることが確認できた。一方の比較例1〜10のサンプルでは、半導体インクはゲート電極上からはみ出し、あるいはゲート電極からずれてしまいチャネル上にほとんど残らないものも確認された。
室温・窒素雰囲気下の条件でこれらトランジスタの特性を評価したところ、ほとんどの素子で典型的なp型トランジスタの特性を示した。飽和領域において算出した電界効果移動度(チャネル幅は設計値である50μmで算出)、およびon/off比(VG=−80V/VG=40V)を表1に示す。
(1)電界効果移動度の算出は以下の式を用いて行った。
Ids=μCinW(Vg−Vth)2/2L
ただし、Cinはゲート絶縁膜の単位面積あたりのキャパシタンス、Wはチャネル幅(チャネル幅は設計値である50μm)、Lはチャネル長、Vgはゲート電圧、Idsはソースドレイン電流、μは移動度、Vthはチャネルが形成し始めるゲートのしきい値電圧である。
(2)on/off比は、ソース−ドレイン間に電圧を40V印加したときにおいて、ゲート電圧が+40Vのときのソース−ドレイン間電流Ioffと、ゲート電圧を−80V印加したときのソース−ドレイン間電流Ionと、の比Ion/Ioffから求めた。
シランカップリング処理において、照射量(露光量)10J/cm2を5J/cm2に変更した以外は実施例1と同様にして、本発明の電界効果型トランジスタを作製した。このトランジスタ素子の特性は、移動度:1.9×10−3cm2/Vs、on/off:1.0X107であり、特性に優れたものである。
シランカップリング処理において、照射量(露光量)10J/cm2を(20)J/cm2に変更した以外は実施例1と同様にして、本発明の電界効果型トランジスタを作製した。このトランジスタ素子の特性は、移動度:1.8×10−3cm2/Vs、on/off:1.2X107であり、特性に優れたものである。
シランカップリング処理において、照射量(露光量)10J/cm2を0.01J/cm2に変更した以外は実施例1と同様にして、本発明の電界効果型トランジスタを作製した。このトランジスタ素子の特性は、移動度:0.8×10−3cm2/Vs、on/off:1.1×106であり、特性には問題が見受けられた。
2、12、22 ゲート電極
3、13 ゲート絶縁層
4、14、24 半導体層
5、15、25 ソース電極
6、16、26 ドレイン電極
7、17 チャネル領域
Claims (11)
- 基材上に、少なくともゲート電極、ソース電極、ドレイン電極と、半導体層およびゲート絶縁膜とが形成されてなる電界効果型トランジスタの製造方法であって、少なくともゲート絶縁膜上に半導体層を形成する工程を有し、該ゲート絶縁膜は露光によりシランカップリング剤と反応可能な官能基を生成し得る材料で形成されており、該工程の前に、ゲート絶縁膜上の半導体を形成する領域の周囲を露光する工程及び露光部においてフッ化アルキル基を有するシランカップリング剤と該官能基とを反応させる工程を有することを特徴とする電界効果型トランジスタの製造方法。
- 前記ゲート絶縁膜がポリマー材料であることを特徴とする請求項1に記載の電界効果型トランジスタの製造方法。
- 前記ポリマー材料がポリイミド樹脂であることを特徴とする請求項2に記載の電界効果型トランジスタの製造方法。
- 前記ポリイミド樹脂が、下記式で表される構造を有する化合物、または下記式で表される構造を主鎖に含む化合物であることを特徴とする請求項3に記載の電界効果型トランジスタの製造方法。
- 前記ゲート絶縁膜のチャネル領域の表面エネルギーが40mN/m以下であることを特徴とする請求項1〜4のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記ゲート絶縁膜の表面粗さがRa=10nm以下であることを特徴とする請求項1〜5のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記のソース電極、ドレイン電極の表面エネルギーと、前記絶縁膜のチャネル領域の表面エネルギーとの差が、10mN/m以下であることを特徴とする請求項1〜6のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記ゲート絶縁膜における照射量(露光量)が5〜20J/cm2であることを特徴とする請求項1〜7のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記シランカップリング剤の反応性官能基が、トリエトキシシラン、トリメトキシシラン、トリクロロシランのいずれかであることを特徴とする請求項1〜8のいずれかに記載の電界効果型トランジスタの製造方法。
- 前記露光の波長が真空紫外域の波長を含むことを特徴とする請求項1〜9のいずれかに記載の電界効果型トランジスタの製造方法。
- 請求項1〜10のいずれかに記載の製造方法により作製されたことを特徴とする電界効果型トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010280441A JP5729540B2 (ja) | 2010-12-16 | 2010-12-16 | 電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010280441A JP5729540B2 (ja) | 2010-12-16 | 2010-12-16 | 電界効果型トランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012129396A true JP2012129396A (ja) | 2012-07-05 |
JP5729540B2 JP5729540B2 (ja) | 2015-06-03 |
Family
ID=46646119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010280441A Active JP5729540B2 (ja) | 2010-12-16 | 2010-12-16 | 電界効果型トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5729540B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103969905A (zh) * | 2014-03-21 | 2014-08-06 | 京东方科技集团股份有限公司 | 一种电致变色显示器件及其制备方法 |
WO2018061820A1 (ja) * | 2016-09-29 | 2018-04-05 | 富士フイルム株式会社 | ボトムゲート型有機半導体トランジスタ |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005154709A (ja) * | 2003-10-31 | 2005-06-16 | Ricoh Co Ltd | 有機半導体材料および有機薄膜トランジスタ並びにその製造方法 |
JP2005310962A (ja) * | 2003-06-02 | 2005-11-04 | Ricoh Co Ltd | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 |
JP2008130882A (ja) * | 2006-11-22 | 2008-06-05 | Konica Minolta Holdings Inc | 有機半導体薄膜、及び有機薄膜トランジスタ |
JP2008172059A (ja) * | 2007-01-12 | 2008-07-24 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ及びその製造方法 |
WO2009047981A1 (ja) * | 2007-10-09 | 2009-04-16 | Konica Minolta Holdings, Inc. | 薄膜トランジスタの製造方法 |
JP2009164368A (ja) * | 2008-01-08 | 2009-07-23 | Hitachi Ltd | 有機薄膜トランジスタおよびその製造方法 |
JP2010205848A (ja) * | 2009-03-02 | 2010-09-16 | Osaka Univ | 平坦な導電性膜の製造方法及び半導体装置の製造方法並びに半導体装置 |
JP2010241113A (ja) * | 2009-03-18 | 2010-10-28 | Ricoh Co Ltd | 積層構造体、電子素子、電子素子アレイ、画像表示媒体及び画像表示装置 |
-
2010
- 2010-12-16 JP JP2010280441A patent/JP5729540B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005310962A (ja) * | 2003-06-02 | 2005-11-04 | Ricoh Co Ltd | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 |
JP2005154709A (ja) * | 2003-10-31 | 2005-06-16 | Ricoh Co Ltd | 有機半導体材料および有機薄膜トランジスタ並びにその製造方法 |
JP2008130882A (ja) * | 2006-11-22 | 2008-06-05 | Konica Minolta Holdings Inc | 有機半導体薄膜、及び有機薄膜トランジスタ |
JP2008172059A (ja) * | 2007-01-12 | 2008-07-24 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ及びその製造方法 |
WO2009047981A1 (ja) * | 2007-10-09 | 2009-04-16 | Konica Minolta Holdings, Inc. | 薄膜トランジスタの製造方法 |
JP2009164368A (ja) * | 2008-01-08 | 2009-07-23 | Hitachi Ltd | 有機薄膜トランジスタおよびその製造方法 |
JP2010205848A (ja) * | 2009-03-02 | 2010-09-16 | Osaka Univ | 平坦な導電性膜の製造方法及び半導体装置の製造方法並びに半導体装置 |
JP2010241113A (ja) * | 2009-03-18 | 2010-10-28 | Ricoh Co Ltd | 積層構造体、電子素子、電子素子アレイ、画像表示媒体及び画像表示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103969905A (zh) * | 2014-03-21 | 2014-08-06 | 京东方科技集团股份有限公司 | 一种电致变色显示器件及其制备方法 |
CN103969905B (zh) * | 2014-03-21 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种电致变色显示器件及其制备方法 |
WO2018061820A1 (ja) * | 2016-09-29 | 2018-04-05 | 富士フイルム株式会社 | ボトムゲート型有機半導体トランジスタ |
JPWO2018061820A1 (ja) * | 2016-09-29 | 2019-04-11 | 富士フイルム株式会社 | ボトムゲート型有機半導体トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP5729540B2 (ja) | 2015-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4629997B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタアレイ | |
US7341897B2 (en) | Method of fabricating thin film transistor | |
KR101348025B1 (ko) | 박막 트랜지스터의 제조방법 | |
US8173997B2 (en) | Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit | |
JP4572501B2 (ja) | 有機薄膜トランジスタの製造方法 | |
JP2014013912A (ja) | 有機電界効果トランジスタの製造方法 | |
JP4652866B2 (ja) | 有機トランジスタ | |
JP2006261517A (ja) | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 | |
JP4678574B2 (ja) | 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置 | |
JP5729540B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
US7897216B2 (en) | Method for manufacturing organic device and electronic apparatus | |
JP2006060113A5 (ja) | ||
JP2007227595A (ja) | 有機薄膜トランジスタの製造方法 | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
JP5098269B2 (ja) | 有機半導体素子の製造方法 | |
US7776666B2 (en) | Thin film transistor and method of manufacturing thin film transistor | |
JP5098270B2 (ja) | 有機半導体素子の製造方法 | |
US8202771B2 (en) | Manufacturing method of organic semiconductor device | |
JP2005251809A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器 | |
JP5103982B2 (ja) | 有機半導体素子の製造方法 | |
WO2010010609A1 (ja) | コンタクトホールの形成方法、及び回路基板 | |
JP6277625B2 (ja) | 有機半導体素子およびその製造方法 | |
JP4906934B2 (ja) | 電子素子、電子素子アレイ及び表示装置 | |
JP5017339B2 (ja) | 有機トランジスタの製造方法 | |
JP2004281623A (ja) | 薄膜トランジスタ素子シート及び薄膜トランジスタ素子シートの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150324 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5729540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |