JP2014013912A - 有機電界効果トランジスタの製造方法 - Google Patents

Abstract

【課題】有機電界トランジスタのオン／オフ比を改善する。
【解決手段】ソースおよびドレイン電極６がパターン形成されたガラス基板１上に有機半導体層２が堆積され、その上に絶縁膜材料の層３、更にゲート電極４の有機電界トランジスタに於ける有機半導体層２の移動度を、チャネル領域５の外側特定の領域において、ゲート電極４を用い、酸素プラズマあるいは、酸処理の酸化剤を有機半導体層２に暴露することにより有機半導体層２のチャネル領域５の外側特定の領域に限定し移動度を低減させる。
【選択図】図１

Description

本発明は、改善された電子デバイス、特に有機電界効果トランジスタ（ＯＦＥＴ）の作製方法に関する。

有機電界効果トランジスタ（ＯＦＥＴ）は、表示デバイスおよび論理能力のある回路において使用される。多くの表示用途のために、十分なコントラストおよび信頼性のある動態的作用が得られるよう、高いオン／オフ比が要求される。オン／オフ比における改善が、過去に寄生リーク電流を低減させるために有機半導体（ＯＳＣ）層にパターン形成することにより達成されている（米国特許第5,854,139号）。半導体層を、不要な領域から層を除去するためのエッチングステップを使って従来のリソグラフィーによりパターン形成してもよい。かかる技術は、無機電子光学において定着している。しかしながら、有機半導体（ＯＳＣ）はしばしば、エッチングにより簡単に処理されない。例えば、ＯＳＣ層をインクジェットにより活性領域のみに堆積させてもよい。米国特許第5,854,139号において、光マスクを通してＯＳＣ層を照射することによりオリゴチオフェンＯＳＣをパターン形成することを議論している。オン／オフ比をまた、回路設計を改善することにより、低減させてもよい。米国特許第6,433,357号は、ガード電極を使うことによってオフ電流を低減させ、画素素子間のＯＳＣ層における電荷密度を制御する方法を目的としている。残念なことに、この技術は、パターン形成する回路の種類に都合が悪く、表示の開口比を低減させ得る。

ある領域における有機半導体層の電荷移動度「μ」を低減させることができ、一方でその完全性を維持し、チャネル領域における電荷移動度を維持するのが望ましい。

したがって、本発明の目的は、ＯＦＥＴにおけるオン／オフ比を改善し、チャネル領域における層の移動度を維持し、一方で他の領域における移動度を低減させることにある。本発明の別の目的は、先行技術の方法の欠点を有さず、時間、費用および材料の面で効果的な電子デバイスの大量生産を可能にするＯＳＣ層の選択した領域における移動度を低減させる改善された方法を提供することにある。本発明の他の目的は、以下の詳細な説明から専門家に直ちに明らかである。これらの目的は、本発明に請求されている材料および方法を提供することにより達成することができることが見出された。

本発明は、半導体チャネル領域を有する電子デバイスにおける有機半導体（ＯＳＣ）層の移動度を、前記チャネル領域の外側の特定の領域において、好ましくはプラズマ放電のフラックス（flux）または酸である酸化剤をＯＳＣ層に適用することにより低減させる方法に関する。

本発明はさらに、本明細書中に記載の方法により得られる電子デバイスに関する。

本発明による方法の利点は、ＯＳＣに、不活性領域からそれを除去することなく効果的にパターン形成することである。ＯＳＣは、領域的に堆積してもよく、それは均一性および生産性を改善する。ゲート電極などの既存のデバイス／回路の構造素子を、１ステップで半導体のパターン形成に作用させるために使用してもよい。高い移動度領域はゲート電極下でのみ要求されることから、これは自己整合を提供する。薄膜トランジスタ（ＴＦＴ）回路はしばしば、活性ＴＦＴ領域の下に「ブラックマスク」を含み、デバイスを光から保護する。層がデバイスに既に存在することから、かかるマスクは、本発明によるパターン形成方法において好都合に使ってもよい。本発明は、デバイスアーキテクチャの上下両方にマスキング電極／領域の位置を変化させて使用することができる。追加のフォトマスクまたはパターン形成技術は、必ずしも要求されない。また、例えばインクジェットプリンティングによるパターンＯＳＣ層の作製は、必ずしも要求されない。しかしながら、所望の場合、シャドーマスキング、フォトレジストまたはプリントマスク層などの代わりのマスキング技術を使用してもよく、あるいは保護パターン層を、例えばＯＳＣ層を覆うためのプリンティング技術によって適用する。

本発明の方法は、酸化剤を適用することにより、例えばプラズマ処理を使って、例えば図１に示したように電界効果トランジスタを生み出すことおよびデバイスの伝導性チャネル領域の外側の領域におけるＯＳＣ層の移動度を低減させることを伴う。プラズマで発生した反応種に対してチャネル領域内のＯＳＣ層を保護するために、追加の層（図１におけるゲート金属（４）など）をレジスト材料として使用することができることが見出された。いかなる特定の理論にとらわれることを望まない一方、プラズマ処理作用は、金属により保護されていない領域のＯＳＣに損傷を与え、したがって、この領域におけるＯＳＣの移動度を低減させる。その結果、この方法により処理したＯＦＥＴは、処理していないデバイスと比較して、より低いオフ電流を示す。発明者らは驚くべきことに、プラズマ法をゲート絶縁膜を通して移動度を低減させるのに使用することができることを発見した。これは、保護層はＯＳＣ上に直接パターン形成するのが難しいのに対し、絶縁層上の保護パターンを明確にすることはそれほど要求されていないことから、特に有利である。

発明者らはまた、プラズマの反応種が短い曝露でＯＳＣを不活性にさせるのに効果的であることを見出した。ＯＳＣ移動度の低減はまた、プラズマで発生した紫外線によるものではなく、紫外線は、ＯＳＣ移動度を低減させるのに効果が少ないことを見出した。

本明細書中に記載のプラズマ法は、ＯＳＣ層にパターン形成するために既にＯＦＥＴ構造内に存在する層を使う更なる利点がある。これにより、時間を節約し、また、フォトレジスト材料の被覆に、剥離に、または洗浄ステップにおいて使われる溶剤など、層に損傷を与え得る処理ステップにＯＳＣを曝露することがない。また、例えばパターンＯＳＣ層のインクジェットプリンティングと比べて、ＯＳＣ材料を広範にわたる溶剤に調製することができ、一般に使われる多くの処理により（例えばスピンコーティング、ドクターブレーディング、カーテンコーティングなど）、広い領域を均一に被覆することができる利点がある。ＯＦＥＴにおけるオフ電流の技術は、重要なパラメータであることは、注目すべきことである。表示バックプレーンにおいて、トランジスタは、そのオン状態中、電流を画素内にできるだけ速く流さなければならず、よって、高い移動度が要求される。さらに、しかしながら、トランジスタは、オン周期よりももっと長く続くオフ周期中にこの電荷を漏れから防がなければならない。低いオフ電流を有するトランジスタは、この電荷を漏れから防ぐだろう。

本発明の別の好ましい態様において、ＯＳＣ層の移動度を、酸をＯＳＣ層に適用することにより低減させる。これにより、例えばＯＳＣ層を、あるいはＯＳＣ層および前記ＯＳＣ層を被覆する絶縁膜層を含む電子デバイスを酸浴槽に浸すことにより達成することができる。代わりに、酸、または酸を含む調製物を、ＯＳＣ層またはＯＳＣ層を被覆する絶縁膜層上にスプレーする。酸は、非保護領域の絶縁膜およびＯＳＣ層に浸透する。驚くべきことに、これが、非保護領域における伝導性の低減をもたらし、したがって本発明の方法の選択性を増加させる。その結果、そのように処置したトランジスタデバイスは、より高いオン／オフ比を示す。

好ましい酸または酸組成物は、硝酸を含有する。塩酸、硫酸、酢酸およびリン酸そのままはそれほど好ましくない。

本発明の好ましい態様は、方法に関し、ここで
− ＯＳＣ層の電荷移動度を低減させる領域は、プラズマ処理ステップ後除去されない、
− ＯＳＣ層を、電荷移動度が低減しない領域を覆う保護パターン層により選択的に保護する、
− 保護層が無機層、例えば１または２以上の金属または金属酸化物を含む層である、
− 保護層が有機層、例えばポリマー、フォトレジストまたは有機インクを含む層である、
− 保護層が有機樹脂またはインク中に無機粒子を含む、
− 保護層を、プリンティング技術、例えばインクジェットまたはミクロ接触プリンティングにより、あるいはフォトリソグラフィーにより堆積する、
− 保護層が、電子デバイスの機能部品、例えばトランジスタデバイスのゲート電極またはＴＦＴアレイの黒いマスクなどである、
− ＯＳＣ層がポリアセン、好ましくはポリアセンおよび有機結合剤を含む調製物を含む。

本発明はまた、本発明による方法により得られた電子デバイスに関する。かかるデバイスは、例えば有機電界効果トランジスタ（ＯＦＥＴ）、薄膜トランジスタ（ＴＦＴ）、集積回路（ＩＣ）部品、高周波識別（ＲＦＩＤ）タグ、有機発光ダイオード（ＯＬＥＤ）、エレクトロルミネッセンス表示、フラットパネル表示、バックライト、光検出器、センサ、論理回路、記憶素子、キャパシタ、光（ＰＶ）電池、電荷注入層、ショットキーダイオード、静電防止フィルム、伝導性基板またはパターン、光伝導体、電子写真用素子である。

特に好ましいのは、
− デバイスの不可欠な部分を形成するゲート絶縁膜または層間絶縁膜などの絶縁層により分離したＯＳＣ層および保護層を含む、
− 本発明の方法において保護パターン層としての機能を果たすゲート電極を含む
− 表示用ＴＦＴアレイ、例えば保護パターン層としての機能を果たす黒いマスクを含む液晶表示である、
− トップゲートまたはボトムゲートＯＦＥＴデバイスである、
電子デバイスである。

本発明を、図１、２、３および４に関連して説明する。
図１は、トップゲート型ＯＦＥＴ構造が描かれており、ソースおよびドレイン電極（６）が基板（１）上にパターン形成され、ＯＳＣ材料の層（２）がソースおよびドレイン電極上に堆積している。ＯＳＣの上面に絶縁膜材料の層（３）が堆積し、ゲート金属（４）が続く。電極（６）間の距離（５）は、チャネル領域として知られている。

本発明において、ゲートまたは他のマスキング層（４）に使うことができる好適な金属は、例えば金、アルミニウム、アルミニウム／ネオジム、アルミニウム酸化物、窒化ケイ素および二酸化ケイ素を含むが、それらに限定されない。

本発明は、さまざまな有機半導体材料により作製したＯＦＥＴデバイスに適用することができ、例えば、１０^−５ｃｍ^２Ｖ^−１Ｓ^−１、より好ましくは１０^−３ｃｍ^２Ｖ^−１Ｓ^−１より大きい電界効果移動度μを構成する化合物、例えば可溶性および不溶性ポリアセン化合物、特にWO 2005/055248 A2に記載のようなペンタセン化合物を含むが、それらに限定されない。

ＯＳＣ層は好ましくは、可溶性ポリアセン、好ましくはWO 2005/055248 A2に開示されたペンタセンから選択された半導体化合物を含み、その全体の開示は、参照することにより本願に組み込まれている。これらのポリアセンは、以下の式

式中、Ｒ_１、Ｒ_２、Ｒ_３、Ｒ_４、Ｒ_５、Ｒ_６、Ｒ_７、Ｒ_８、Ｒ_９、Ｒ_１０、Ｒ_１１およびＲ_１２のそれぞれは、同じまたは異なっていてもよく、独立して水素；任意に置換されたＣ_１〜Ｃ_４０カルビルまたはヒドロカルビル基；任意に置換されたＣ_１〜Ｃ_４０アルコキシ基；任意に置換されたＣ_６〜Ｃ_４０アリールオキシ基；任意に置換されたＣ_７〜Ｃ_４０アルキルアリールオキシ基；任意に置換されたＣ_２〜Ｃ_４０アルコキシカルボニル基；任意に置換されたＣ_７〜Ｃ_４０アリールオキシカルボニル基；シアノ基（−ＣＮ）；カルバモイル基（−Ｃ（＝Ｏ）ＮＨ_２）；ハロホルミル基（−Ｃ（＝Ｏ）−Ｘ、ここでＸはハロゲン原子を表す）；ホルミル基（−Ｃ（＝Ｏ）−Ｈ）；イソシアノ基；イソシアネート基；チオシアネート基またはチオイソシアネート基；任意に置換されたアミノ基；ヒドロキシ基；ニトロ基；ＣＦ_３基；ハロ基（Ｃｌ、Ｂｒ、Ｆ）；または任意に置換されたシリル基を表し；ここでＲ_２およびＲ_３および／またはＲ_８およびＲ_９の各組は独立して、架橋してＣ_４〜Ｃ_４０飽和または不飽和環を形成してもよく、飽和または不飽和環は、酸素原子、硫黄原子または式−Ｎ（Ｒ_ａ）−（ここでＲ_ａは水素原子または任意に置換された炭化水素基）で示される基が介在してもよく、あるいは任意に置換されてもよく；ならびに

式中、ポリアセン骨格の１または２以上の炭素原子は任意に、Ｎ、Ｐ、Ａｓ、Ｏ、Ｓ、ＳｅおよびＴｅから選択されたヘテロ原子により置換されてもよく；ならびに
式中、ポリアセンの隣接した環位置に位置するあらゆる２または３以上の置換基Ｒ_１〜Ｒ_１２は独立して、一緒に、任意にＯ、Ｓまたは−Ｎ（Ｒ_ａ）（ここでＲ_ａは上に定義したとおりである）により中断したＣ_４〜Ｃ_４０飽和または不飽和環、またはポリアセンと融合した芳香環系をさらに任意に構成し；ならびに
式中、ｎは０、１、２、３または４であり、好ましくはｎは０、１または２であり、最も好ましくはｎは０または２であり、すなわちポリアセン化合物はペンタセン化合物（ｎ＝２）または「擬ペンタセン」（ｎ＝０）化合物である、
から選択される。

本発明の別の好ましい態様において、ＯＳＣ層は上記のポリアセンおよび有機結合剤、特に１，０００Ｈｚで３．３以下の低誘電率、εを有する有機結合剤を含む調製物を含む。
結合剤は、例えばポリ（α−メチルスチレン）、ポリビニルシンナメート、ポリ（４−ビニルビフェニル）またはポリ（４−メチルスチレン）、あるいはこれらの配合物から選択される。結合剤は、例えばポリアリールアミン、ポリフルオレン、ポリチオフェン、ポリスピロビフルオレン、置換ポリビニレンフェニレン、ポリカルバゾールまたはポリスチルベン、あるいはこれらのコポリマーから選択された半導体結合剤であってもよい。本発明において使われる好ましい絶縁膜材料（３）は、好ましくは１０００Ｈｚで１．５〜３．３の低誘電率を有する材料、例えば旭硝子株式会社から入手可能なＣｙｔｏｐ（商品名）８０９ｍなどを含む。

本発明によるプラズマ法において、利用してもよい好適な気体は、例えば酸素、オゾン、窒素、四フッ化炭素、トリフルオロメタン（ＣＨＦ_３）、六フッ化硫黄ＳＦ_６およびこれらの混合物を含む。

他の種類の融剤（例えば 反応ガス）を、ＯＳＣの移動度における変化を引き起こすのに使ってもよい。同様に、他の種類のマスキング材料を、所望の領域におけるＯＳＣを保護するのに使ってもよく、よって本発明は、マイクロ波生成の酸素プラズマに限定されない。一般的に、紫外線の使用は、光がＯＳＣの活性を低減させるのにあまり効果的でないことから、あまり好ましくない。加えて、光はしばしば望ましくないドーピングの原因となる。これらの要因の両方が、例として説明してある。移動度を低減させるのに好ましい曝露は、プラズマである。
プラズマの持続期間および強度は、プラズマ反応器に依存して、本発明の方法を最適化するのに変化に富み得る。

本発明を、以下の例を参照することにより、より詳細に記載するが、これらは説明目的のみであり、本発明の範囲を限定するものではない。
以下のパラメータを使用する：
μは、電荷担体の移動度である
Ｗは、ドレインおよびソース電極の長さである。
Ｌは、ドレインおよびソース電極の距離である。
Ｉ_ＤＳは、ソース−ドレイン電流である。
Ｃ_ｉは、ゲート絶縁膜の単位領域あたりのキャパシタンスである。
Ｖ_Ｇは、ゲート電圧（Ｖ）である。
Ｖ_ＤＳは、ソース−ドレイン電圧である。
Ｖ_０は、オフセット電圧である。

特に記述がない限り、本明細書中の誘電率（ε）、電荷担体の移動度（μ）、溶解パラメータ（δ）および粘度（η）などの物理的パラメータのすべての特定の値は、２０℃（＋／−１℃）の温度を示す。

例１
テスト電界効果トランジスタを、上にシャドーマスキングによりＰｔ／Ｐｄソースおよびドレイン電極をパターン形成したガラス基板を使って製作した。半導体調製物を、不活性結合剤であるポリ（アルファメチルスチレン）ｐ−αＭＳ（ポリ（アルファ−メチルスチレン）Aldrichカタログ番号19,184-1）と１：１の重量比で配合した式（１）で表される化合物を使って作製した。半導体調製物４部を９６部の溶剤（ｐ−キシレン）に溶解させ、基板およびＰｔ／Ｐｄ電極に５００ｒｐｍで１８秒間スピンコーティングした。完全な乾燥を確実にするために、サンプルを１００℃のオーブン内に２０分間置いた。絶縁膜材料（Cytop 809M、旭硝子株式会社）の溶液を、１：１重量比でフッ素溶剤ＦＣ４３（Acrosカタログ番号12377）と混合し、そして半導体層上にスピンコートし、およそ１μｍ厚にした。

サンプルを再度１００℃のオーブン内に置き、絶縁膜層から溶剤を蒸発させた。ゲートコンタクトを、シャドーマスクを通した５０ｎｍの金の蒸発により、デバイスチャネル領域全体にわたり明確にした。絶縁膜層のキャパシタンスを決定するために、多くのデバイスを作製し、それらは非パターン形成Ｐｔ／Ｐｄ基層、ＦＥＴデバイスと同じ方法で作製した絶縁膜層、および既知の形状のトップ電極からなった。キャパシタンスを、金属を絶縁膜の片側に接続した携帯型マルチメータを使って測定した。トランジスタの他の明確にするパラメータは、それぞれ向かい合うドレインおよびソース電極の長さ（Ｗ＝３０ｍｍ）およびそれらのそれぞれからの距離（Ｌ＝１３０μｍ）である。

トランジスタに印加した電圧は、ソース電極の電位に対して相対的である。ｐ型ゲート材料の場合、負電位をゲートに印加するとき、正の電荷担体（ホール）は、ゲート絶縁膜の反対側の半導体に蓄積する。（ｎチャネルＦＥＴについては、正の電圧を印加する。）これは、蓄積モードと呼ばれる。ゲート絶縁膜Ｃ_ｉのキャパシタンス／領域は、それから誘導される電荷量を決定する。負電位Ｖ_ＤＳをドレインに印加するとき、蓄積した担体は、主に蓄積した担体の密度および、重要なことに、ソース−ドレインチャネルにおけるそれらの移動度に依存するソース−ドレイン電流Ｉ_ＤＳをもたらす。ドレインおよびソース電極配置、大きさおよび距離などの形状的要因もまた、電流に影響を及ぼす。典型的に、一連のゲートおよびドレイン電圧を、デバイスの研究中スキャンする。ソース−ドレイン電流を、方程式１

式中、Ｖ_０はオフセット電圧およびであり、Ｉ_Ωはゲート電圧から独立した抵抗電流であり、材料の有限導電率によるものである、
で示す。他のパラメータは、上記の通りである。

電気計測のために、トランジスタサンプルをサンプルホルダーに搭載した。ゲート、ドレインおよびソース電極へのマイクロプローブ接続を、Karl Suss社製PH100ミニチュアプローブヘッドを使って行った。これらを、Hewlett-Packard社製4155Bパラメータアナライザに連結した。ドレイン電圧を−５Ｖに設定し、ゲート電圧を＋１０〜−４０Ｖで０．５Ｖ段階ごとにスキャンした。この後、ドレインを−３０Ｖに設定し、ゲートを再度＋１０Ｖ〜−４０Ｖでスキャンした。蓄積の際、｜Ｖ_Ｇ｜＞｜Ｖ_ＤＳ｜のとき、ソース−ドレイン電流はＶ_Ｇに伴って直線的に変化する。したがって、電界効果移動度は、方程式２によりＩ_ＤＳ対Ｖ_Ｇの勾配（Ｓ）から計算することができる。

以下に引用したすべての電界効果移動度は、このレジーム(regime)から計算した（特に記述がない限り）。電界効果移動度がゲート電圧に伴って変化した場合、蓄積モードにおいて｜Ｖ_Ｇ｜＞｜Ｖ_ＤＳ｜であるレジームにおいて到達した最高レベルととらえる。
トランジスタのオフ電流を、＋１０Ｖ〜−４０Ｖのゲートスイープ中に記録された最も低い電流として定義した。これを、使ったドレイン電圧の両方について引用する。デバイスのオン／オフ比を、−４０Ｖ Ｖ_Ｇでの電流をＶ_ｄ＝−３０Ｖスキャンについての最も低いオフ電流で割ったものとして定義する。

図２により、上記例１に記した方法により組み立てたＯＦＥＴデバイスのトランジスタ特性を説明する。
例１に従って作製したデバイスをマイクロ波プラズマオーブン（TePlaモデル400）に入れて、酸素プラズマ（Ｏ_２流速５００ｍｌ／分、出力＝１ｋＷ）を５分間行った。プラズマ処理後、デバイスを再測定し、伝達特性を図３にて説明する。

以下の表（１）は、図２および３から抽出されたパラメータを説明する。

これらの結果は、本発明によるプラズマ処理ステップで処理したＯＦＥＴデバイスを処理することにより、デバイスの移動度を変えることなくオン／オフ比を１桁増加させることをはっきりと示している。

例２
ＯＦＥＴを例１に記載の方法を使って作った。デバイスの特性を明らかにし、標準アルミニウムエッチング（Ｈ_３ＰＯ_４ ６０％、ＣＨ_３ＣＯＯＨ １０％、ＨＮＯ_３ １０％、水２０％）に３分間浸漬し、そして水で洗浄し、乾燥させた。デバイスをもう一度測定した。図４Ａおよび４Ｂは、酸処理前（Ａ）および後（Ｂ）のデバイスの性能を示し、移動度が影響を受けないまま、オン／オフ比の２桁増加を表している。

例３−比較例
ＯＦＥＴを、ＯＳＣ調製物がテトラリン中２％全固形分で５０：５０で混合した式１の半導体およびポリスチレン（Ｍｗ１，０００，０００）を含んだ以外は、例１に記載の方法を使って作った。ＯＳＣ調製物を５００ｒｐｍで１０秒間回転し、続いて２０００ｒｐｍで６０秒間回転した。この場合、基板はガラスであり、ソースおよびドレイン電極はＡｕであった。電極を、１０ｍＭのペンタフルオロベンゼンチオール（Aldrichカタログ番号P565-4）溶液で１０分間処理（浸漬）した。

デバイスを紫外線（強度７０ｍＷ／ｃｍ^２）に１分間、そして１５分間曝露した。移動度およびオン／オフ比をこれらの処理後、測定した。
デバイスの移動度およびオン／オフ比を、２回の曝露について以下の表（２）に示す。示したように、デバイスのオン／オフ比の大きな減少がある。これは、光が移動度を低減させるよりもむしろゲートにより覆われていない領域におけるＯＳＣ材料のドーピングをもたらすことを表している。よって、光によるパターン形成は、本発明において望ましくない。

例４−比較例
ＯＦＥＴを、プラズマ処理前にゲート金属を除外した以外、例１に記載の方法を使って作った。ゲート無しのデバイスをプラズマ（１ＫＷ ５００ｍＬ／分を５分間）に曝露した。ゲート金属をそれからデバイス上に蒸着させた。テストの際、デバイスは、１．２×１０^−２ｃｍ^２／Ｖｓの移動度を示した。これは、ゲート金属無しでは、プラズマがＯＳＣ材料に損傷を与え、移動度が約４０倍低減することを実証している。

有機電界効果トランジスタの略図である。 例１の方法を使って作られたＯＦＥＴの伝達特性を示す図である。 プラズマ処理後のＯＦＥＴデバイスの伝達特性を示す図である。 例２の方法を使って作られたＯＦＥＴの伝達特性への酸浴槽の効果を示す図である。 例２の方法を使って作られたＯＦＥＴの伝達特性への酸浴槽の効果を示す図である。

Claims (21)

1. 半導体チャネル領域を有する電子デバイスにおける有機半導体（ＯＳＣ）層の移動度を、前記チャネル領域の外側の特定の領域において、酸化剤をＯＳＣ層に適用することにより低減させる方法。
2. 酸化剤がプラズマ放電のフラックスであることを特徴とする、請求項１に記載の方法。
3. 酸化剤が酸であることを特徴とする、請求項１に記載の方法。
4. ＯＳＣ層を、移動度は低減しない領域を覆う保護パターン層により選択的に保護することを特徴とする、請求項１〜３のいずれかに記載の方法。
5. ＯＳＣ層および保護パターン層を絶縁層により分離することを特徴とする、請求項１〜４のいずれかに記載の方法。
6. 絶縁層がゲート絶縁膜または層間絶縁膜であることを特徴とする、請求項５に記載の方法。
7. 保護層が無機層であることを特徴とする、請求項４〜６のいずれかに記載の方法。
8. 保護層が金属または金属酸化物を含むことを特徴とする、請求項７に記載の方法。
9. 保護層が有機層であることを特徴とする、請求項４〜６のいずれかに記載の方法。
10. 保護層がポリマー、フォトレジストまたは有機インクを含むことを特徴とする、請求項９に記載の方法。
11. 保護層が有機樹脂またはインク中に無機粒子を含むことを特徴とする、請求項４〜６のいずれかに記載の方法。
12. 保護層をプリンティング技術により堆積することを特徴とする、請求項４〜１１のいずれかに記載の方法。
13. 保護層をインクジェットまたはミクロ接触プリンティングにより堆積することを特徴とする、請求項１２に記載の方法。
14. 保護層をフォトリソグラフィーにより堆積することを特徴とする、請求項１２に記載の方法。
15. 保護層が電子デバイスの機能部品であることを特徴とする、請求項４〜１４のいずれかに記載の方法。
16. ＯＳＣ層がポリアセンおよび任意に有機結合剤を含むことを特徴とする、請求項１〜１５のいずれかに記載の方法。
17. 請求項１〜１６のいずれかに記載の方法により得られる電子デバイス。
18. 有機電界効果トランジスタ（ＯＦＥＴ）、薄膜トランジスタ（ＴＦＴ）、集積回路（ＩＣ）の部品、高周波識別（ＲＦＩＤ）タグ、有機発光ダイオード（ＯＬＥＤ）、エレクトロルミネッセンス表示、フラットパネル表示、バックライト、光検出器、センサ、論理回路、記憶素子、キャパシタ、光（ＰＶ）電池、電荷注入層、ショットキーダイオード、平坦化層、静電防止フィルム、伝導性基板またはパターン、光伝導体、電子写真用素子であることを特徴とする、請求項１７に記載の電子デバイス。
19. 保護パターン層としての機能を果たすゲート電極を含むことを特徴とする、請求項１７または１８に記載の電子デバイス。
20. 保護パターン層としての機能を果たす黒いマスクを含む表示用のＴＦＴアレイであることを特徴とする、請求項１７または１８に記載の電子デバイス。
21. トップゲートまたはボトムゲートＯＦＥＴデバイスであることを特徴とする、請求項１７〜２０のいずれかに記載の電子デバイス。

Images