KR20120023561A - 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치 - Google Patents

산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치 Download PDF

Info

Publication number
KR20120023561A
KR20120023561A KR1020110084793A KR20110084793A KR20120023561A KR 20120023561 A KR20120023561 A KR 20120023561A KR 1020110084793 A KR1020110084793 A KR 1020110084793A KR 20110084793 A KR20110084793 A KR 20110084793A KR 20120023561 A KR20120023561 A KR 20120023561A
Authority
KR
South Korea
Prior art keywords
thin film
film
oxide semiconductor
substrate
film transistor
Prior art date
Application number
KR1020110084793A
Other languages
English (en)
Other versions
KR101891828B1 (ko
Inventor
마사히로 다카타
후미히코 모치즈키
다케시 하마
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20120023561A publication Critical patent/KR20120023561A/ko
Application granted granted Critical
Publication of KR101891828B1 publication Critical patent/KR101891828B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(과제) IGZO 계 산화물 반도체 박막에 있어서, 막 중 수분량을 저감시킬 수 있는 조성을 밝혀, 재현성이 높고, 대면적 디바이스, 특히 플렉시블 디바이스 제작에 적합한 산화물 반도체 박막을 얻는다.
(해결 수단) In, Ga, Zn 및 O 를 주된 구성 원소로 하는 산화물 반도체 박막에 있어서, In, Ga, Zn 의 조성비를 Zn/(In+Ga+Zn) ≤ 1/3, Ga/(In+Ga+Zn) ≤ 9/11, 4/5 ≤ Ga/(In+Ga) ≤ 1, 또한 In/(In+Zn) ≤ 1/2 를 만족시키는 것으로 한다.

Description

산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치{OXIDE SEMICONDUCTOR THIN FILM, THIN FILM TRANSISTOR AND DEVICE COMPRISING THE THIN FILM TRANSISTOR}
본 발명은 In-Ga-Zn-O 계 (IGZO 계) 의 산화물 반도체 박막 및 그 산화물 반도체 박막을 구비한 박막 트랜지스터에 관한 것이다. 또한 본 발명은 박막 트랜지스터를 사용한 표시 장치, 이미징 센서 및 X 선 디지털 촬영 장치 등의 장치에 관한 것이다.
최근, In-Ga-Zn-O 계 (IGZO 계) 의 산화물 반도체 박막을 채널층에 사용한 박막 트랜지스터의 개발이 활발하게 이루어지고 있다 (특허문헌 1 ? 5 등). 산화물 반도체 박막은 저온 성막이 가능하며, 또한 아모르퍼스 실리콘보다 고(高)이동도를 나타내고, 게다가 가시광에 투명하기 때문에 플라스틱판이나 필름 등의 기판 상에 플렉시블한 투명 박막 트랜지스터를 형성할 수 있다.
특허문헌 1 ? 4 에 있어서는, 여러 관점에서 IGZO 계의 조성비의 바람직한 범위가 각각 규정되어 있다.
특허문헌 5 에 있어서는, 산화물 반도체를 활성층 (채널층) 에 사용한 TFT 에 있어서, 이동도나 온?오프비의 변동의 원인이 활성층에 함유되는 수분량이 상이한 것에 있다는 것이 보고되어 있다.
특허문헌 5 에 있어서는, 산화물 반도체층을 구비한 TFT 의 실용화에 있어서, 실용상으로 문제가 되지 않는 수분 흡입량의 상한이 규정되어 있다.
한편, IGZO 계 아모르퍼스 산화물 반도체 박막을 박막 트랜지스터에 적용할 때에는 350 ℃ ? 400 ℃ 정도의 포스트 어닐 처리를 실시하여 소자의 안정성 (임계값 시프트 등) 을 개선시킬 필요성이 있는 것이 일반적으로 인식되어 있다.
일본 특허공보 제4170454호 일본 공개특허공보 2007-281409호 일본 공표특허공보 2009-533884호 일본 공개특허공보 2009-253204호 일본 공개특허공보 2008-283046호
현재에 있어서는, 내열성이 낮은 수지 기판 상에 박막 트랜지스터 (TFT) 를 형성한 플렉시블 TFT, 특히 대면적 디바이스에 대응할 수 있는 플렉시블 TFT 에 대한 요청이 높아지고 있기 때문에, 300 ℃ 이하, 보다 바람직하게는 200 ℃ 이하의 저온 어닐 처리로 특성이 높은 TFT 를 형성할 것이 요구되고 있다. 300 ℃ 이하이면 폴리이미드 등의 비교적 내열성이 높은 수지 기판 상에 대한 형성이 가능해지고, 200 ℃ 이하이면 PEN 이나 PTFE 등의 수지 기판에 대한 형성이 가능해져, 적용 범위가 넓어진다.
그러나, 저온 어닐로는 아모르퍼스 산화물 박막 중의 수분을 충분히 제거할 수 없어, 막면 내에 있어서 균일한 수분량으로 하는 것은 곤란해진다. 구체적으로는, 특히 대면적의 디바이스를 어닐할 때에 중심 부분과, 중심에서 떨어진 부분에서 몇 도 어닐 온도가 상이한 것만으로 막 중 수분량이 불균일해진다. 또한, 복수의 디바이스를 어닐할 때에, 각 디바이스의 열원으로부터의 거리나, 히터와의 접촉 상태에 약간의 차이가 있었을 때에도 어닐 온도가 몇 도 어긋날 가능성이 있고, 그렇게 된 경우에는 역시 막 중 수분량의 불균일이 발생해 버린다. 막 중 수분량이 불균일해지는 것은 즉, 면 내에 있어서 특성 편차가 발생한다는 것과 다름없다. 특허문헌 5 에 있어서는, 면 내에 있어서의 수분량의 편차에 대해서는 논의되어 있지 않으며, 면 내 편차를 억제하는 시책은 검토되어 있지 않다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, IGZO 계 아모르퍼스 산화물 반도체 박막에 있어서, 막 중 수분량을 저감시킬 수 있는 조성을 밝혀, 재현성이 높고, 대면적 디바이스, 특히 플렉시블 디바이스 제작에 적합한 IGZO 계 산화물 반도체 박막을 제공하는 것을 목적으로 하는 것이다. 또한, 본 발명은 면 내에 있어서의 특성 편차가 적은 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치를 제공하는 것을 목적으로 하는 것이다.
본 발명의 산화물 반도체 박막은 In, Ga, Zn 및 O 를 주된 구성 원소로 하는 산화물 반도체 박막에 있어서, In, Ga, Zn 의 조성비가 Zn/(In+Ga+Zn) ≤ 1/3, Ga/(In+Ga+Zn) ≤ 9/11, 4/5 ≤ Ga/(In+Ga) ≤ 1, 또한 In/(In+Zn) ≤ 1/2 인 것을 특징으로 하는 것이다.
특히, 상기 조성비에 있어서, 4/5 ≤ Ga/(In+Ga) ≤ 9/10 인 것이 바람직하다.
여기서 「주된 구성 원소」란, 전체 구성 원소에 대한 In, Ga, Zn, O 의 합계 비율이 98 ％ 이상인 것을 의미하는 것으로 한다.
상기 산화물 반도체 박막은 비정질인 것이 바람직하다.
비정질막이면 대면적에 걸쳐서 균일한 막을 형성하기 쉽고, 다결정과 같은 입계가 존재하지 않기 때문에 소자 특성의 편차를 억제하는 것이 용이하다.
상기 산화물 반도체층이 비정질인지 여부는, X 선 회절 측정에 의해 확인할 수 있다. 즉 X 선 회절 측정에 의해, 결정 구조를 나타내는 명확한 피크가 검출되지 않은 경우에는, 그 산화물 반도체층은 비정질인 것으로 판단할 수 있다.
본 발명에 있어서 반도체 박막이란, 일반적으로 반도체로서 기능하는 저항률을 갖는 것이면 되는데, 특히, 실온 (20 ℃) 에서의 저항률이 1 Ω㎝ 이상, 1×106 Ω㎝ 이하인 것이 바람직하다.
본 발명의 박막 트랜지스터는, 기판 상에, 활성층과 소스 전극과 드레인 전극과 게이트 절연막과 게이트 전극을 갖는 박막 트랜지스터로서,
상기 활성층이, 본 발명의 산화물 반도체 박막으로 이루어지는 것을 특징으로 하는 것이다.
상기 기판이 가요성을 갖는 것이 바람직하다.
특히, 상기 기판이 수지 기판인 것이 바람직하다.
본 발명의 표시 장치는, 본 발명의 박막 트랜지스터를 구비한 것을 특징으로 하는 것이다.
본 발명 이미지 센서는, 본 발명의 박막 트랜지스터를 구비한 것을 특징으로 하는 것이다.
본 발명의 X 선 센서는, 본 발명의 박막 트랜지스터를 구비한 것을 특징으로 하는 것이다.
본 발명의 산화물 반도체 박막은 그 조성비에서 기인하여 수분을 막 중에 잘 흡입하지 않기 때문에 산화물 반도체 박막 중의 수분량이 적다. 따라서, 막 중 수분량의 차이에 따른 특성 편차가 일어나지 않아, 재현성이 높고, 대면적에 균일한 특성을 갖는다. 본 발명의 산화물 반도체 박막을 사용한 박막 트랜지스터는 대면적에 균일한 특성을 갖는 것으로 할 수 있다.
산화물 반도체 박막 중의 수분량 편차를 매우 작게 하기 위한 방법으로는, 산화물 반도체 박막을 성막할 때의 성막실 내의 수분압을 매우 낮게 하는 방법이나, 성막 후에 고온에서 열처리함으로써 막 중 수분을 제거하는 것을 생각할 수 있다.
그러나, 전기 특성의 편차가 일어나지 않는 정도까지 성막실 내의 수분압을 낮게 하는 것은 매우 곤란하고, 진공 성막 장치 비용도 높아져, 생산성이 낮아진다. 또한, 수지 기판 등의 위에 성막할 때에는, 기판으로부터 다량으로 수분이 탈리되기 때문에, 성막실 내의 수분압을 낮게 하는 것은 보다 곤란해진다.
또한, 성막 후에 고온에서 열처리하는 수법은 제조 비용이 상승할 뿐만 아니라, 기판이나 전극 재료, 절연막 재료의 재료 선택의 폭을 현저하게 저하시킨다. 특히 최근 주목을 끌고 있는 수지 기판 상에 산화물 TFT 를 형성한 플렉시블 디바이스를 얻으려면, 수지 기판의 내열성이 낮기 때문에, 200 ℃ 이상의 열처리는 곤란해진다.
본 발명의 산화물 반도체 박막에 의하면, 조성비를 제어함으로써, 성막실 내의 수분압을 그다지 낮게 하지 않아도 막 중 수분량을 매우 적게 할 수 있기 때문에, 성막 후에 고온에서 열처리하지 않고, 내열성이 낮은 수지 기판 상에도 용이하게 디바이스를 형성할 수 있다.
또한, 이들의 효과에 의해 필연적으로 수율도 향상되어, 생산 비용의 저감으로도 이어진다.
도 1 의 (A) 는 탑 게이트-탑 컨택트형, (B) 는 탑 게이트-보텀 컨택트형, (C) 는 보텀 게이트-탑 컨택트형, (D) 는 보텀 게이트-보텀 컨택트형의 박막 트랜지스터의 구성을 모식적으로 나타내는 단면도이다.
도 2 는 실시형태의 액정 표시 장치의 일부분을 나타내는 개략 단면도이다.
도 3 은 도 2 의 액정 표시 장치의 전기 배선의 개략 구성도이다.
도 4 는 실시형태의 X 선 센서 어레이의 일부분을 나타내는 개략 단면도이다.
도 5 는 도 4 의 X 선 센서 어레이의 전기 배선의 개략 구성도이다.
도 6 은 전기 저항 측정용 시료의 제작 공정을 나타내는 (A) 평면도, (B) 단면도이다.
도 7 은 전기 저항 측정용 시료의 개략 구성을 나타내는 (A) 평면도, (B) 단면도이다.
도 8 은 실시예 1, 2 및 비교예 1 ? 4 의 IGZO 막의 승온?강온 과정에서의 온도와 저항률의 관계를 나타내는 그래프이다.
도 9 는 M/z = 18(H2O) 에 대한 승온시의 탈리 가스량 변화를 나타내는 그래프이다.
도 10 은 실시예 1, 3 및 비교예 5, 6 의 IGZO 막의 승온?강온 과정에서의 온도와 저항률의 관계를 나타내는 그래프이다.
도 11 은 실시예 1, 4, 비교예 7 ? 9 의 IGZO 막의 승온?강온 과정에서의 온도와 저항률의 관계를 나타내는 그래프이다.
도 12 는 실시예 5, 6 의 IGZO 막의 승온?강온 과정에서의 온도와 저항률의 관계를 나타내는 그래프이다.
도 13 의 (A) 는 간이형 TFT 의 평면도, (B) 는 단면도이다.
도 14 는 실시예 TFT 1 의 Vg-Id 특성을 나타내는 그래프이다.
도 15 는 실시예 TFT 2 의 Vg-Id 특성을 나타내는 그래프이다.
도 16 은 실시예 TFT 3 의 Vg-Id 특성을 나타내는 그래프이다.
도 17 은 본 발명의 In, Ga, Zn 의 조성비 범위를 나타내는 삼원 상태도이다.
이하, 본 발명의 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치의 실시형태에 대하여 설명한다.
<산화물 반도체 박막>
본 발명의 산화물 반도체 박막은 In, Ga, Zn, O 를 주된 구성 원소로 하고, 그 조성비가 Zn/(In+Ga+Zn) ≤ 1/3, Ga/(In+Ga+Zn) ≤ 9/11, 4/5 ≤ Ga/(In+Ga) ≤ 1, 또한 In/(In+Zn) ≤ 1/2 인 것을 특징으로 하는 IGZO 막이다. 보다 바람직하게는 4/5 ≤ Ga/(In+Ga) ≤ 9/10 이다.
또한, 여기서 반도체 박막은 반도체로서 기능하는 저항률을 갖는 것이면 되는데, 특히, 실온 (20 ℃) 에 있어서의 저항률이 1 Ω㎝ 이상, 1×106 Ω㎝ 이하의 범위인 것으로 한다.
본 발명의 산화물 반도체 박막은 비정질인 것이 바람직하다.
또한, 여기서 박막이란 1 ㎚ 이상 10 ㎛ 이하 정도를 말하는 것으로 한다.
본 발명의 산화물 반도체 박막은 스퍼터 등의 성막 수법을 사용하여 성막할 수 있다.
In, Ga, Zn 의 조성비가 Zn/(In+Ga+Zn) ≤ 1/3, Ga/(In+Ga+Zn) ≤ 9/11, 4/5 ≤ Ga/(In+Ga) ≤ 1, 또한 In/(In+Zn) ≤ 1/2 인 IGZO 막을 스퍼터에 의해 성막하는 방법으로는, 성막한 IGZO 막 중의 In, Ga, Zn 조성비가 Zn/(In+Ga+Zn) ≤ 1/3, 또한 Ga/(In+Ga+Zn) ≤ 9/11, 또한 4/5 ≤ Ga/(In+Ga) ≤ 1, 또한 In/(In+Zn) ≤ 1/2 가 되는 복합 산화물 타깃의 단독 스퍼터여도 되고, In, Ga, Zn, 또는 이들의 산화물 혹은 이들의 복합 산화물 타깃을 조합하여 사용한 공(共)스퍼터여도 된다.
또한, 얻어지는 막의 저항률을 제어하기 위해서, 성막시의 성막실 내의 산소 분압은 임의로 제어한다. 성막실 내의 산소 분압을 제어하는 수법으로는, 성막실 내에 도입하는 O2 가스량을 변화시키는 방법이어도 되고, 산소 라디칼이나 오존 가스의 도입량을 변화시키는 방법이어도 된다. 산소 분압을 높게 하면, 산화물 반도체 박막의 저항률을 상승시킬 수 있고, 산소 분압을 낮게 하면, 막 중의 산소 결함을 증가시켜 산화물 반도체 박막의 저항률을 저하시킬 수 있다.
또한, 산소 가스 도입을 정지시킨 경우에도 저항이 높은 경우에는, H2 나 N2 등의 환원성 가스를 도입하여, 더욱 막 중의 산소 결함을 증가시켜도 된다.
또한, 성막 중의 기판 온도는 기판에 따라 임의로 선택해도 되지만, 플렉시블 기판을 사용하는 경우에는 기판 온도는 보다 실온에 가까운 것이 바람직하다.
산화물 반도체 박막은 성막 후에 어닐 처리가 실시된 것이 바람직하다.
어닐 온도는 산화물 반도체 박막의 면 내 전기 특성의 편차를 억제하기 위해서, 100 ℃ 이상 300 ℃ 이하인 것이 바람직하다. 박막을 형성하는 기판으로서, 내열성이 낮은 수지 기판 등의 가요성 기판을 사용하는 경우에는, 100 ℃ 이상 200 ℃ 이하로 하는 것이 바람직하다.
어닐 처리 중의 분위기는 불활성 분위기, 또는 산화성 분위기로 하는 것이 바람직하다. 환원성 분위기 중에서 어닐 처리를 실시하면, 산화물 반도체 중의 산소가 빠지고, 잉여 캐리어가 발생하여, 전기 특성 편차가 일어나기 쉽다. 또한 어닐 처리 분위기의 습도가 매우 높은 경우에는 막 중에 수분이 흡입되기 쉬워, 전기 특성 편차가 일어나기 쉬워지기 때문에, 습도는 50 ％ 이하에서 실시하는 것이 바람직하다.
본 발명의 산화물 반도체 박막은 박막 트랜지스터의 활성층으로서 일반적으로 사용되는 IGZO 재료에 비해 Ga 조성비가 높다. 본 발명의 조성 범위의 IGZO 막을 사용함으로써, 성막시에 막 중에 흡입되는 수분량을 매우 낮게 억제할 수 있고, 그 결과, 막 중 수분량 편차에 의한 전기 특성 편차를 매우 작게 억제할 수 있게 되는 것을 본 발명자는 알아내었다. 막 중 수분량이 매우 낮게 억제된다는 것은 성막 후의 포스트 어닐 처리시에 방출되는 물의 양도 적어지고, 그 결과, 물 탈리에 수반되는 캐리어의 발생이 저감되어, 전기 특성의 설계가 용이해진다.
일반적으로, Ga 조성을 단순히 높게 하면, 전기 저항은 높아지고, 반도체로서 사용하는 것이 곤란해지는 것이 알려져 있다.
발명자는, 상세한 연구에 의해, 막 중 수분량이 적으며, 또한 반도체로서 디바이스에 이용할 수 있는 조성 범위를 밝혀 본 발명에 이른 것이다.
본 발명에서는, 고온에서 열처리하지 않고 막 중 수분량을 낮은 것으로 할 수 있다는 점에서, 내열성이 낮은 수지 기판에 형성하는 것이 용이해진다. 따라서 플렉시블 디바이스에 대한 적용이 보다 용이해진다.
본 발명의 IGZO 계 산화물 반도체 박막은 막 중에 수분을 잘 흡입하지 않는 조성으로, 전기적인 특성의 면 내 균일성이 매우 높기 때문에, 대면적 디바이스에 적용되는 박막 트랜지스터의 활성층으로서 유용하다.
<박막 트랜지스터>
도 1(A) 내지 (D) 는, 본 발명의 제 1 ? 제 4 실시형태의 박막 트랜지스터 (1 ? 4) 의 구성을 모식적으로 나타내는 단면도이다. 도 1(A) ? (D) 의 각 박막 트랜지스터에 있어서, 공통의 요소에는 동일한 부호를 부여하였다.
본 발명의 실시형태에 관련된 박막 트랜지스터 (1 ? 4) 는, 기판 (11) 상에, 활성층 (12) 과 소스 전극 (13) 과 드레인 전극 (14) 과 게이트 절연막 (15) 과 게이트 전극 (16) 을 가져 이루어지고, 활성층 (12) 으로서 상기 서술한 본 발명의 산화물 반도체 박막을 구비하고 있다.
도 1(A) 에 나타내는 제 1 실시형태의 박막 트랜지스터 (1) 는, 탑 게이트-탑 컨택트형의 트랜지스터이고, 도 1(B) 에 나타내는 제 2 실시형태의 박막 트랜지스터 (2) 는, 탑 게이트-보텀 컨택트형의 트랜지스터이고, 도 1(C) 에 나타내는 제 3 실시형태의 박막 트랜지스터 (3) 는, 보텀 게이트-탑 컨택트형의 트랜지스터이고, 도 1(D) 에 나타내는 제 4 실시형태의 박막 트랜지스터 (4) 는, 보텀 게이트-보텀 컨택트형의 트랜지스터이다.
도 1(A) ? (D) 에 나타내는 실시형태는, 게이트, 소스, 드레인 전극의, 산화물 반도체층에 대한 배치가 상이한데, 동일 부호가 부여되어 있는 각 요소의 기능은 동일하고, 동일한 재료를 적응할 수 있다.
이하, 각 구성 요소에 대하여 상세히 서술한다.
(기판)
박막 트랜지스터 (1) 를 형성하기 위한 기판 (11) 의 형상, 구조, 크기 등에 대해서는 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있다. 기판의 구조는 단층 구조여도 되고, 적층 구조여도 된다.
기판 (11) 으로는, 예를 들어, YSZ (이트륨 안정화 지르코늄) 나 유리 등의 무기 재료, 수지나 수지 복합 재료 등으로 이루어지는 기판을 사용할 수 있다.
그 중에서도 경량인 점, 가요성을 갖는 점에서 수지 혹은 수지 복합 재료로 이루어지는 기판이 바람직하다. 구체적으로는, 폴리부틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌나프탈레이트, 폴리스티렌, 폴리카보네이트, 폴리술폰, 폴리에테르술폰, 폴리아릴레이트, 알릴디글리콜카보네이트, 폴리아미드, 폴리이미드, 폴리아미드이미드, 폴리에테르이미드, 폴리벤즈아졸, 폴리페닐렌술파이드, 폴리시클로올레핀, 노르보르넨 수지, 폴리클로로트리플루오로에틸렌 등의 불소 수지, 액정 폴리머, 아크릴 수지, 에폭시 수지, 실리콘 수지, 이오노머 수지, 시아네이트 수지, 가교 푸마르산디에스테르, 고리형 폴리올레핀, 방향족 에테르, 말레이미드-올레핀, 셀룰로오스, 에피술파이드 화합물 등의 합성 수지로 이루어지는 기판, 앞서 서술한 합성 수지 등과 산화규소 입자의 복합 플라스틱 재료로 이루어지는 기판, 앞서 서술한 합성 수지 등과 금속 나노 입자, 무기 산화물 나노 입자 혹은 무기 질화물 나노 입자 등의 복합 플라스틱 재료로 이루어지는 기판, 앞서 서술한 합성 수지 등과 카본 섬유 혹은 카본 나노 튜브의 복합 플라스틱 재료로 이루어지는 기판, 앞서 서술한 합성 수지 등과 유리 플레이크, 유리 파이버 혹은 유리 비드의 복합 플라스틱 재료로 이루어지는 기판, 앞서 서술한 합성 수지 등과 점토 광물 혹은 운모 파생 결정 구조를 갖는 입자의 복합 플라스틱 재료로 이루어지는 기판, 얇은 유리와 앞서 서술한 어느 합성 수지 사이에 적어도 1 회의 접합 계면을 갖는 적층 플라스틱 기판, 무기층과 유기층 (앞서 서술한 합성 수지) 을 교대로 적층함으로써, 적어도 1 회 이상의 접합 계면을 갖는 배리어 성능을 갖는 복합 재료로 이루어지는 기판, 스테인리스 기판 또는 스테인리스와 이종(異種) 금속을 적층한 금속 다층 기판, 알루미늄 기판 또는 표면에 산화 처리 (예를 들어 양극(陽極) 산화 처리) 를 실시함으로써 표면의 절연성을 향상시킨 산화 피막이 부착된 알루미늄 기판 등을 사용할 수 있다.
또한, 수지 기판으로는, 내열성, 치수 안정성, 내용제성, 전기 절연성, 가공성, 저통기성, 및 저흡습성 등이 우수한 것이 바람직하다.
수지 기판은 수분이나 산소의 투과를 방지하기 위한 가스 배리어층이나, 수지 기판의 평탄성이나 하부 전극과의 밀착성을 향상시키기 위한 언더코트층 등을 구비하고 있어도 된다.
또한, 기판의 두께는 50 ㎛ 이상 500 ㎛ 이하인 것이 바람직하다. 기판의 두께가 50 ㎛ 이상이면, 기판 자체의 평탄성이 보다 향상된다. 기판의 두께가 500 ㎛ 이하이면, 기판 자체의 가요성이 보다 향상되어, 플렉시블 디바이스용 기판으로서의 사용이 보다 용이해진다. 또한, 기판을 구성하는 재료에 따라 충분한 평탄성 및 가요성을 갖는 두께는 상이하기 때문에, 기판 재료에 따라 그 두께를 설정할 필요가 있는데, 대체로 그 범위는 50 ㎛ - 500 ㎛ 의 범위가 된다.
(활성층)
활성층 (12) 으로서 본 발명의 산화물 반도체 박막 (이하, 산화물 반도체층 (12) 이라고 한다) 을 구비한다. 즉, 산화물 반도체층 (12) 은 In, Ga, Zn, O 를 주된 구성 원소로 하고, 그 조성비가 Zn/(In+Ga+Zn) ≤ 1/3, Ga/(In+Ga+Zn) ≤ 9/11, 4/5 ≤ Ga/(In+Ga) ≤ 1, 또한 In/(In+Zn) ≤ 1/2 로 나타내는 IGZO 막이고, 바람직하게는 4/5 ≤ Ga/(In+Ga) ≤ 9/10 이다.
산화물 반도체층 (12) 의 막두께는 박막의 평탄성 및 성막 시간의 관점에서 5 ㎚ 이상 150 ㎚ 이하인 것이 바람직하다.
산화물 반도체층 (12) 은 앞서 서술한 바와 같이 스퍼터 등에 의해 성막할 수 있다.
(소스?드레인 전극)
소스 전극 (13) 및 드레인 전극 (14) 은 모두 높은 도전성을 갖는 것이면 특별히 제한 없이, 예를 들어 Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속, Al-Nd, Ag 합금, 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 금속 산화물 도전막 등을, 단층 또는 2 층 이상의 적층 구조로 하여 사용할 수 있다.
소스 전극 (13) 및 드레인 전극 (14) 은 모두, 예를 들어 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라스마 CVD 법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막하면 된다.
소스 전극 (13) 및 드레인 전극 (14) 을 상기 금속에 의해 구성하는 경우, 성막성, 에칭이나 리프트 오프법에 의한 패터닝성 및 도전성 등을 고려하면, 그 두께는 10 ㎚ 이상 1000 ㎚ 이하로 하는 것이 바람직하고, 50 ㎚ 이상 100 ㎚ 이하로 하는 것이 보다 바람직하다.
(게이트 절연막)
게이트 절연막 (15) 으로는, 높은 절연성을 갖는 것이 바람직하고, 예를 들어 SiO2, SiNx, SiON, A12O3, Y2O3, Ta2O5, HfO2 등의 절연막, 또는 이들의 화합물을 적어도 2 개 이상 함유하는 절연막 등으로 구성할 수 있다.
게이트 절연막 (15) 은 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라스마 CVD 법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막하면 된다.
또한, 게이트 절연막 (15) 은 리크 전류의 저하 및 전압 내성의 향상을 위해서 충분한 두께를 가질 필요가 있는 한편, 두께가 지나치게 크면 구동 전압의 상승을 초래해 버린다. 게이트 절연막 (15) 의 두께는, 재질에 따라 다르기도 하지만, 10 ㎚ ? 10 ㎛ 가 바람직하고, 50 ㎚ ? 1000 ㎚ 가 보다 바람직하며, 100 ㎚ ? 400 ㎚ 가 특히 바람직하다.
(게이트 전극)
게이트 전극 (16) 으로는, 높은 도전성을 갖는 것이면 특별히 제한 없이, 예를 들어 Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속, Al-Nd, Ag 합금, 산화주석, 산화아연, 산화인듐, 산화인듐주석 (ITO), 산화아연인듐 (IZO) 등의 금속 산화물 도전막 등을, 단층 또는 2 층 이상의 적층 구조로 하여 사용할 수 있다.
게이트 전극 (16) 은 예를 들어 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온 플레이팅법 등의 물리적 방식, CVD, 플라스마 CVD 법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막하면 된다.
게이트 전극 (16) 을 상기 금속에 의해 구성하는 경우, 성막성, 에칭이나 리프트 오프법에 의한 패터닝성 및 도전성 등을 고려하면, 그 두께는 10 ㎚ 이상 1000 ㎚ 이하로 하는 것이 바람직하고, 50 ㎚ 이상 200 ㎚ 이하로 하는 것이 보다 바람직하다.
<박막 트랜지스터의 제조 방법>
도 1(A) 에 나타내는 탑 게이트-탑 컨택트형의 박막 트랜지스터 (1) 의 제조 방법에 대하여 간단하게 설명한다.
기판 (11) 을 준비하고, 기판 (11) 상에 활성층인 산화물 반도체 박막 (12) 을, 앞서 서술한 스퍼터법 등의 성막 수법에 의해 성막한다.
이어서 산화물 반도체층 (12) 을 패터닝한다. 패터닝은 포토리소그래피 및 에칭에 의해 실시할 수 있다. 구체적으로는, 잔존시키는 부분에 포토리소그래피에 의해 레지스트 패턴을 형성하고, 염산, 질산, 묽은황산, 또는 인산, 질산 및 아세트산의 혼합액 등의 산 용액에 의해 에칭함으로써 패턴을 형성한다.
또한, 산화물 반도체층 (12) 상에는, 소스, 드레인 전극 에칭시에 산화물 반도체층을 보호하기 위한 보호막을 형성해 두어도 된다. 보호막은 산화물 반도체층과 연속으로 성막해도 되고, 산화물 반도체층의 패터닝 후에 형성해도 된다.
다음으로, 산화물 반도체층 (12) 상에 소스?드레인 전극 (13, 14) 을 형성하기 위한 금속막을 형성한다.
이어서 금속막을 에칭 또는 리프트 오프법에 의해 소정의 형상으로 패터닝하여, 소스 전극 (13) 및 드레인 전극 (14) 을 형성한다. 이 때, 소스?드레인 전극 (13, 14) 및 이들 전극 (도시 생략) 에 접속하는 배선을 동시에 패터닝하는 것이 바람직하다.
소스?드레인 전극 (13, 14) 및 배선을 형성한 후, 게이트 절연막 (15) 을 형성하고, 게이트 절연막 (15) 에 대하여, 포토리소그래피 및 에칭에 의해 소정의 형상으로 패터닝을 실시한다.
게이트 절연막 (15) 을 형성한 후, 게이트 전극 (16) 을 형성한다. 전극막을 성막 후, 에칭 또는 리프트 오프법에 의해 소정의 형상으로 패터닝하여, 게이트 전극 (16) 을 형성한다. 이 때, 게이트 전극 (16) 및 게이트 배선을 동시에 패터닝하는 것이 바람직하다.
(포스트 어닐)
게이트 전극 패터닝 후에 포스트 어닐 처리를 실시한다. 포스트 어닐 처리는 산화물 반도체층 (12) 의 성막 후라면, 특별히 순서는 한정되지 않고, 산화물 반도체 성막 직후여도 된다면 전극, 절연막의 성막, 패터닝이 모두 끝난 후에 실시해도 된다.
포스트 어닐 온도는 반도체층 (12) 의 전기 특성의 편차를 억제하기 위해서 100 ℃ 이상 300 ℃ 이하인 것이 바람직하고, 가요성 기판을 사용하는 경우를 고려하면, 100 ℃ 이상 200 ℃ 이하에서 실시하는 것이 보다 바람직하다. 100 ℃ 이상 300 ℃ 이하이면, 막 중의 산소 결손량을 변화시키지 않고, 박막 트랜지스터의 특성을 개선시킬 수 있다.
또한, 포스트 어닐 중의 분위기는 불활성 분위기 또는 산화성 분위기로 하는 것이 바람직하다. 환원성 분위기 중에서 포스트 어닐을 실시하면 산화물 반도체층 중의 산소가 빠지고, 잉여 캐리어가 발생하여, 전기 특성 편차가 일어나기 쉽다. 또한, 포스트 어닐 분위기의 습도가 매우 높은 경우에는 막 중에 수분이 흡입되기 쉽고, 전기 특성 편차가 일어나기 쉬워지기 때문에, 습도는 50 ％ 이하에서 실시하는 것이 바람직하다.
이상의 순서에 의해, 도 1(A) 에 나타내는 박막 트랜지스터 (1) 를 제작할 수 있다.
본 발명의 박막 트랜지스터의 용도는 특별히 한정되는 것은 아니지만, 예를 들어 전기 광학 장치로서의 표시 장치 (예를 들어 액정 표시 장치, 유기 EL (Electro Luminescence) 표시 장치, 무기 EL 표시 장치 등) 에 있어서의 구동 소자로서 바람직하다. 특히, 특성의 면 내에 있어서의 균일성이 높기 때문에, 대면적 디바이스에 바람직하다.
또한, 본 발명의 박막 트랜지스터는, 수지 기판을 사용한 저온 프로세스로 제작할 수 있는 플렉시블 디스플레이 등의 디바이스, CCD (Charge Coupled Device), CMOS (Complementary Metal Oxide Semiconductor) 등의 이미지 센서, X 선 센서 등의 각종 센서, MEMS (Micro Electro Mechanical System) 등, 여러 가지 전자 디바이스에 있어서의 구동 소자 (구동 회로) 로서 바람직하게 사용되는 것이다.
본 발명의 박막 트랜지스터를 사용한 본 발명의 표시 장치 및 센서는, 모두 특성의 면 내 균일성이 높다. 또한, 여기서 말하는 「특성」이란, 표시 장치의 경우에는 표시 특성, 센서의 경우에는 감도 특성이다.
<액정 표시 장치>
도 2 에, 본 발명의 전기 광학 장치의 일 실시형태의 액정 표시 장치에 대하여, 그 일부분의 개략 단면도를 나타내고, 도 3 에 그 전기 배선의 개략 구성도를 나타낸다.
도 2 에 나타내는 바와 같이, 본 실시형태의 액정 표시 장치 (5) 는, 도 1(A) 에 나타낸 탑 게이트형의 박막 트랜지스터 (1) 와, 트랜지스터 (1) 의 패시베이션층 (54) 으로 보호된 게이트 전극 (16) 상에 화소 하부 전극 (55) 및 그 대향 상부 전극 (56) 사이에 끼워진 액정층 (57) 과, 각 화소에 대응시켜 상이한 색을 발색시키기 위한 RGB 컬러 필터 (58) 를 구비하고, TFT (10) 의 기판 (11) 측 및 컬러 필터 (58) 상에 각각 편광판 (59a, 59b) 을 구비한 구성이다.
또한, 도 3 에 나타내는 바와 같이, 본 실시형태의 액정 표시 장치 (5) 는, 서로 평행한 복수의 게이트 배선 (51) 과, 그 게이트 배선 (51) 과 교차하는, 서로 평행한 데이터 배선 (52) 을 구비하고 있다. 여기서 게이트 배선 (51) 과 데이터 배선 (52) 은 전기적으로 절연되어 있다. 게이트 배선 (51) 과 데이터 배선 (52) 의 교차부 부근에, 박막 트랜지스터 (1) 가 구비되어 있다.
박막 트랜지스터 (1) 의 게이트 전극 (16) 은 게이트 배선 (51) 에 접속되어 있고, 박막 트랜지스터 (1) 의 소스 전극 (13) 은 데이터 배선 (52) 에 접속되어 있다. 또한, 박막 트랜지스터 (1) 의 드레인 전극 (14) 은 게이트 절연막 (15) 에 형성된 컨택트홀 (19) 을 통해 (컨택트홀 (19) 에 도전체가 매립되어) 화소 하부 전극 (55) 에 접속되어 있다. 이 화소 하부 전극 (55) 은 접지된 대향 전극 (56) 과 함께 콘덴서 (53) 를 구성하고 있다.
도 2 및 도 3 에 나타낸 본 실시형태의 액정 장치에 있어서는, 탑 게이트형의 박막 트랜지스터를 구비하는 것으로 하였지만, 본 발명의 표시 장치인 액정 장치에 있어서 사용되는 박막 트랜지스터는 탑 게이트형에 한정되지 않고, 보텀 게이트형의 박막 트랜지스터여도 된다.
본 발명의 박막 트랜지스터는 면 내 균일성, 안정성 및 신뢰성이 매우 높은 점에서, 액정 표시 장치에 있어서의 대화면화에 적합하다. 또한, 본 발명의 박막 트랜지스터는, 저온에서의 어닐 처리에 의해 충분한 특성을 갖는 것을 제작할 수 있기 때문에, 기판으로는 수지 기판 (플라스틱 기판) 을 사용할 수 있어, 대면적이며 균일하고, 안정적이며 또한 플렉시블한 액정 표시 장치를 제공할 수 있다.
또한, 본 발명의 박막 트랜지스터는, 일반적인 IGZO 재료에 비해, Ga 조성비가 높은 IGZO 막을 사용하고 있기 때문에, 광학 밴드갭이 넓고, 그 결과, 가시광의 단파장 영역 (예를 들어 400 ㎚ 정도) 의 광 흡수를 저감시킬 수 있게 되기 때문에, 트랜지스터에 차광 수단을 형성할 필요가 없어, 생산 프로세스가 간편해지며, 또한 EL 발광을 효율적으로 취출할 수 있게 된다.
<X 선 센서>
도 4 에, 본 발명 센서의 일 실시형태인 X 선 센서에 대하여, 그 일부분의 개략 단면도를 나타내고, 도 5 에 그 전기 배선의 개략 구성도를 나타낸다.
도 4 는, 보다 구체적으로는 X 선 센서 어레이의 일부를 확대한 개략 단면도이다. 본 실시형태의 X 선 센서 (7) 는 기판 상에 형성된 박막 트랜지스터 (1) 및 커패시터 (70) 와, 커패시터 (70) 상에 형성된 전하 수집용 전극 (71) 과, X 선 변환층 (72) 과, 상부 전극 (73) 을 구비하여 구성된다. 박막 트랜지스터 (1) 상에는 패시베이션막 (75) 이 형성되어 있다.
커패시터 (70) 는 커패시터용 하부 전극 (76) 과 커패시터용 상부 전극 (77) 으로 절연막 (78) 을 사이에 끼운 구조로 되어 있다. 커패시터용 상부 전극 (77) 은 절연막 (78) 에 형성된 컨택트홀 (79) 을 통해, 박막 트랜지스터 (1) 의 소스 전극 (13) 및 드레인 전극 (14) 중 어느 일방 (도 4 에 있어서는 드레인 전극 (14)) 과 접속되어 있다.
전하 수집용 전극 (71) 은 커패시터 (70) 에 있어서의 커패시터용 상부 전극 (77) 상에 형성되어 있고, 커패시터용 상부 전극 (77) 에 접하고 있다.
X 선 변환층 (72) 은 아모르퍼스 셀렌으로 이루어지는 층이고, 박막 트랜지스터 (1) 및 커패시터 (70) 를 덮도록 형성되어 있다.
상부 전극 (73) 은 X 선 변환층 (72) 상에 형성되어 있고, X 선 변환층 (72) 에 접하고 있다.
도 5 에 나타내는 바와 같이, 본 실시형태의 X 선 센서 (7) 는, 서로 평행한 복수의 게이트 배선 (81) 과, 게이트 배선 (81) 과 교차하는, 서로 평행한 복수의 데이터 배선 (82) 을 구비하고 있다. 여기서 게이트 배선 (81) 과 데이터 배선 (82) 은 전기적으로 절연되어 있다. 게이트 배선 (81) 과 데이터 배선 (82) 의 교차부 부근에, 박막 트랜지스터 (1) 가 구비되어 있다.
박막 트랜지스터 (1) 의 게이트 전극 (16) 은 게이트 배선 (81) 에 접속되어 있고, 박막 트랜지스터 (1) 의 소스 전극 (13) 은 데이터 배선 (82) 에 접속되어 있다. 또한, 박막 트랜지스터 (1) 의 드레인 전극 (14) 은 전하 수집용 전극 (71) 에 접속되어 있고, 또한 이 전하 수집용 전극 (71) 은 접지된 대향 전극 (76) 과 함께 커패시터 (70) 를 구성하고 있다.
본 구성의 X 선 센서 (7) 에 있어서, X 선은 도 4 중, 상부 (상부 전극 (73) 측) 로부터 조사되어, X 선 변환층 (72) 에서 전자-정공쌍을 생성한다. 이 X 선 변환층 (72) 에 상부 전극 (73) 에 의해 고(高)전계를 인가해 둠으로써, 생성된 전하는 커패시터 (70) 에 축적되고, 박막 트랜지스터 (1) 를 순차로 주사함으로써 판독된다.
본 발명의 X 선 센서는, 면 내 균일성이 높고, 신뢰성이 우수한 박막 트랜지스터 (1) 를 구비하기 때문에, 균일성이 우수한 화상을 얻을 수 있다.
또한, 도 4 에 나타낸 본 실시형태의 X 선 센서에 있어서는, 탑 게이트형의 박막 트랜지스터를 구비하는 것으로 하였지만, 본 발명의 센서에 있어서 사용되는 박막 트랜지스터는 탑 게이트형에 한정되지 않고, 보텀 게이트형의 박막 트랜지스터여도 된다.
실시예
산화물 반도체 박막에 대하여 실시예, 비교예의 각 시료를 제작하고 전기 특성의 측정을 실시하였다. 또한, 본 발명의 조성 범위의 산화물 반도체 박막을 구비한 박막 트랜지스터의 실시예를 제작하고, TFT 특성의 평가를 실시하였다.
<검증 실험 1 : In-Ga 비를 변경한 IGZO 막의 인시츄 (In-situ) 전기 측정>
In, Ga 조성비가 상이한 IGZO 막의 어닐 온도와 전기 특성의 관계에 대하여, 이하와 같은 시료를 제작하고, 평가를 실시하였다.
전기 저항 측정용 시료로서, 기판 상에 소정 크기의 IGZO 막을 하기 각 실시예, 비교예의 조건에서 성막하고, 그 위에 전극을 형성한 것을 제작하였다.
도 6 및 도 7 을 참조하여, 전기 저항 측정용 시료의 제작 방법에 대하여 설명한다. 도 6, 7 에 있어서 각각 (A) 는 평면도이고, (B) 는 단면도이다.
기판 (100) 으로서, 합성 석영 유리 기판 (코발렌트 마테리알사 제조, 품번 T-4040, 1 inch□ × 1 ㎜t) 을 사용하고, 이 기판 (100) 상에 산화물 반도체 박막 (101) 을 하기 각 실시예, 비교예의 조건에서 스퍼터 성막하여 제작하였다. 성막시에 메탈 마스크를 사용하고, 1 inch□ 기판 (100) 상에 3 ㎜ × 9 ㎜ 의 패턴 형상의 산화물 반도체 박막 (101) 을 성막하였다 (도 6 참조).
성막은 In2O3 타깃, Ga2O3 타깃, ZnO 타깃을 사용한 공스퍼터 (co-sputter) 에 의해 실시하고, 조성비의 조정은 각 타깃에 투입하는 전력비를 변화시킴으로써 실시하였다.
얻어진 산화물 반도체 박막 (101) 상에 전극 (102) 을 스퍼터에 의해 성막하였다. 전극 (102) 은 Ti 와 Au 의 적층막으로 이루어지는 것으로 하였다. 산화물 반도체 박막 (101) 상에, Ti 를 10 ㎚ 성막한 후, Au 를 40 ㎚ 성막하였다. 전극 성막에 있어서도 메탈 마스크를 사용하여 패턴 성막을 실시함으로써, 4 단자 전극을 형성하였다 (도 7 참조).
(실시예 1)
실시예 1 로서, 이하의 스퍼터 성막 조건에서 산화물 반도체 박막으로서 IGZO 막을 성막하였다.
카티온 조성비 In : Ga : Zn = 0.2 : 1.8 : 1.0
막두께 50 ㎚
성막실 도달 진공도 6×10-6 ㎩
성막시 압력 4.4×10-1 ㎩
Ar 유량 30 sccm
O2 유량 0 sccm
실시예 2, 비교예 1 ? 4 로서, 실시예 1 과 카티온 조성비가 상이한 IGZO 막을 제작하였다. 또한, 카티온 조성비가 변화되면 막의 초기 저항률이 변화되어 버려, 캐리어량의 비교가 곤란해지기 때문에, 성막시의 산소 유량을 조정하여, 막의 초기 저항률이 10+2 ? 10+5 Ω㎝ 의 범위 내에 들어가도록 하였다. 여기서, 초기 저항률 (초기값) 이란, 열처리 전의 실온 (20 ℃) 에서의 저항률이다. 각 실시예, 비교예의 성막 조건으로서, 카티온 조성비 및 산소 유량 (O2 유량) 을 이하에 나타낸다. 앞서 서술한 바와 같이, 성막은 In2O3 타깃, Ga2O3 타깃, ZnO 타깃을 사용한 공스퍼터 (co-sputter) 에 의해 실시하고, 각 조성비가 되도록, 각 타깃에 투입하는 전력비를 변화시켜 실시하였다. 다른 조건은 실시예 1 과 동일하게 하였다.
(실시예 2)
실시예 2 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
카티온 조성비 In : Ga : Zn = 0.4 : 1.6 : 1.0
O2 유량 0 sccm
(비교예 1)
비교예 1 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
카티온 조성비 In : Ga : Zn = 0.5 : 1.5 : 1.0
O2 유량 0 sccm
(비교예 2)
비교예 2 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
카티온 조성비 In : Ga : Zn = 0.8 : 1.2 : 1.0
O2 유량 0.1 sccm
(비교예 3)
비교예 3 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
카티온 조성비 In : Ga : Zn = 1.0 : 1.0 : 1.0
O2 유량 0.15 sccm
(비교예 4)
비교예 4 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
카티온 조성비 In : Ga : Zn = 1.5 : 0.5 : 1.0
O2 유량 0.45 sccm
<저항률의 온도 변화 측정>
상기 6 종의 시료 (실시예 1, 2, 비교예 1 ? 4) 에 대하여, 분위기를 제어할 수 있으며, 또한 열처리를 하면서 전기 저항 측정이 가능한 장치에 세트하고, 승온?강온 과정에서의 저항률의 변화를 측정하였다. 챔버 내의 분위기는 Ar 160 sccm, O2 40 sccm 으로 하고, 10 ℃/min 으로 200 ℃ 까지 승온, 200 ℃ 에서 10 분 유지 후, 노랭 (爐冷) 으로 실온까지 냉각을 실시하였다.
실시예 1, 2 및 비교예 1 ? 4 의 승온?강온 과정에서의 온도와 저항률의 관계를 도 8 에 나타낸다.
비교적 Ga 조성비가 큰 실시예 1 및 실시예 2 에 대해서는 승온?강온 과정 후에 막의 저항률은 초기값 근방 (열처리 공정 전의 저항률을 ρa, 열처리 공정 후의 저항률을 ρb 로 하였을 때, 양 저항률의 관계가 0.1ρa ≤ ρb ≤ 10ρa 이다) 으로 되돌아가는 것이 확인된 반면, 비교적 In 조성비가 큰 비교예 1, 2, 3 및 4 에 대해서는 승온 과정시에 급격한 저저항화가 일어나고, 그 후, 강온 과정에 있어서도 저항률은 높아지는 경우가 없어, 200 ℃ 에서의 저항률을 거의 유지하면서 되돌아가는 것이 확인되었다.
대면적의 반도체 박막을 제조하는 경우, 면 내에서 온도를 균일하게 유지하는 것은 곤란하여, 일반적으로는 어닐시에 면 내에 온도 불균일이 발생한다. 비교예 1 ? 4 와 같이, 온도 상승에 수반하여 저항률이 변화되고, 온도 하강시킨 후에도 도달 온도 (여기서는 200 ℃) 에서의 저항률을 거의 유지하는 것인 경우, 면 내에 있어서의 온도 불균일에 의해, 면 내에 저항률의 불균일 즉 전기 특성의 불균일이 발생한다. 반면, 실시예 1 및 2 와 같이, 승온?강온 과정에 있어서 저항률에 이력이 거의 없는 경우에는, 어닐시에 면 내에 온도 불균일이 발생해도, 면 내의 전기 특성의 불균일로 이어지는 경우는 없어, 전기 특성의 면 내 균일성이 높은 반도체 박막을 얻을 수 있다고 할 수 있다. 또한, 반도체 박막의 크기에 따른 대형 히터를 사용하는 등의 특수한 장치를 준비함으로써 면 내에서 온도를 균일하게 유지하는 방법도 생각할 수 있지만, 장치 비용이 매우 높아진다. 한편, 실시예 1, 2 와 같이 다소의 온도 불균일이 발생해도 면 내 균일성이 높은 반도체 박막을 얻을 수 있다면, 특수한 장치를 준비할 필요가 없기 때문에 비용 증가를 억제할 수 있다.
<검증 실험 2 : IGZO 막의 승온 탈리 가스 분석>
In-Ga 조성비가 상이한 IGZO 막을 열처리하는 과정에 있어서, 탈리하는 가스에 어떠한 차이가 있는지에 대하여 승온 탈리 가스 분석 장치를 사용한 평가를 실시하였다. 즉, 포스트 어닐시의 전기 특성의 동향이 조성비에 따라 상이한 요인이 어디에 있는 것인지를 밝히는 실험을 실시하였다.
조성비가 In : Ga : Zn = 1.5 : 0.5 : 1.0 (비교예 4 상당), In : Ga : Zn = 0.5 : 1.5 : 1.0 (비교예 1 상당), 및 In : Ga : Zn = 0 : 2 : 1 인 산화물 반도체 박막을, Si 기판 상에 각각 100 ㎚ 성막한 시료를 사용하였다. 각 시료에 대하여, 전자 과학 주식회사 제조의 승온 탈리 가스 분석 장치 EMD-WA1000S 를 사용하고, 스테이지 온도를 실온에서부터 800 ℃ 까지 1 ℃/sec 의 승온 레이트로 상승시켜, 그 때의 탈리 가스의 차이를 평가하였다.
M/z = 2 ? 199 까지의 질량을 갖는 탈리 가스에 대하여 평가한 결과, 탈리 가스량에 현저한 차이가 난 것은 물에서 기인되는 M/z = 18(H2O) 및 17(OH) 인 것이 밝혀졌다.
도 9 는, 각 시료에 대한 M/z = 18(H2O) 에 대한 승온시의 탈리 가스량 변화를 나타내는 그래프이다.
도 9 의 그래프에서 보아 알 수 있듯이, Ga 조성비가 높은 시료이면 일수록 시료로부터 방출되는 수분 (H2O) 량이 적은 것이 확인되었다. 또한, M/z = 17(OH) 에 대해서도 동일한 현상이 확인되었다.
상기 결과로부터, 도 8 에서 나타낸 열처리 과정에 있어서의 동향의 차이는, 막 중으로부터의 물의 탈리에 수반하는 캐리어의 발생이 요인인 것으로 생각할 수 있다. Ga 조성비가 높은 시료에 있어서는, 막 중 수분량이 원래 적기 때문에, 열처리 과정에 있어서의 물의 탈리도 적고, 막 중 캐리어량도 크게 변화하지 않기 때문에, 열처리 과정 후의 막의 저항률은 거의 변함 없이 초기값으로 되돌아가는 반면, In 조성비가 높은 시료에 있어서는, 막 중에 다량의 수분을 함유하기 때문에, 열처리 과정에 있어서 물이 다량으로 탈리되고, 캐리어가 대량으로 발생하기 때문에, 급격하게 저저항화가 진행되고, 추가로 실온까지 냉각시켜도 저저항인 채로 유지되는 것으로 추측된다.
<검증 실험 3 : Zn 조성비가 상이한 IGZO 막의 인시츄 (In-situ) 전기 특성 측정>
다음으로 Zn 조성비가 상이한 IGZO 막의 포스트 어닐 온도와 전기 특성의 관계에 대하여, 검증 실험 1 과 동일하게 전기 저항 측정용 시료를 제작하고, 저항률의 온도 변화 측정을 실시하였다.
전기 저항 측정용 시료로서, 하기 실시예 3 및 비교예 5, 6 의 스퍼터 조건에서 IGZO 막을 제작하였다.
각 실시예, 비교예의 스퍼터 조건에 기재하지 않은 조건은 실시예 1 에 대한 전기 저항 측정용 시료의 제작 방법과 동일하게 하고, 저항률의 온도 변화 측정 방법 및 조건은 검증 실험 1 과 동일하게 하였다.
(실시예 3)
실시예 3 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
카티온 조성비 In : Ga : Zn = 0.2 : 1.8 : 0.5
O2 유량 0 sccm
(비교예 5)
비교예 5 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
카티온 조성비 In : Ga : Zn = 0.2 : 1.8 : 2.0
O2 유량 0.03 sccm
(비교예 6)
비교예 6 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
카티온 조성비 In : Ga : Zn = 0.2 : 1.8 : 3.5
O2 유량 0.1 sccm
상기 시료 (실시예 3, 비교예 5, 6) 에 대하여, 승온?강온 과정에서의 저항률의 변화를 측정하였다. 측정 장치 및 측정 조건은 검증 실험 1 과 동일하게 하였다.
도 10 은 실시예 3 및 비교예 5, 6 의 승온?강온 과정에서의 온도와 저항률의 관계를 나타내는 그래프이다. 도 10 에는 비교를 위해서 실시예 1 의 데이터를 아울러 나타내고 있다.
비교적 Zn 조성비가 낮은 실시예 3 에 대해서는 실시예 1 과 동일하게 승온?강온 과정 후에 막의 저항률은 초기값으로 되돌아가는 것이 확인된 반면, 비교적 Zn 조성비가 큰 비교예 5, 6 에 대해서는 검증 실험 1 에서 나타낸 비교예 1 ? 4 와 동일하게 승온 과정시에 급격한 저저항화가 일어나고, 그 후, 강온 과정에 있어서도 저항률은 승온 과정에서의 저항값으로 되돌아가는 경우는 없었다.
이 전기 특성 동향의 차이는, 전술한 막 중 수분량의 차이에서 기인되는 것이 용이하게 상상되고, 즉 Zn 조성비가 높은 IGZO 막은 막 중에 수분을 흡입하기 쉽고, 그 때문에 포스트 어닐시에 전기 저항이 급격하게 저하되는 것으로 생각할 수 있다.
<검증 실험 4 : 성막시 산소 유량이 상이한 IGZO 막의 인시츄 (In-situ) 전기 측정>
IGZO 막의 성막시 산소 유량이 상이한 경우의 어닐 온도와 전기 특성의 관계에 대하여, 검증 실험 1 과 동일하게 전기 저항 측정용 시료를 제작하고, 저항률의 온도 변화 측정을 실시하였다.
전기 저항 측정용 시료로서 하기 실시예 4 및 비교예 7, 8, 9 의 스퍼터 조건에서 IGZO 막을 제작하였다.
각 실시예, 비교예의 스퍼터 조건에 기재하지 않은 조건은 실시예 1 에 대한 전기 저항 측정용 시료의 제작 방법과 동일하게 하고, 저항률의 온도 변화 측정 방법 및 조건은 검증 실험 1 과 동일하게 하였다.
(실시예 4)
실시예 4 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
실시예 4 는 실시예 1 과 동일한 카티온 조성비이고, 성막시의 산소 유량만이 상이하다.
카티온 조성비 In : Ga : Zn = 0.2 : 1.8 : 1.0
O2 유량 0.03 sccm
(비교예 7)
비교예 7 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
비교예 7 은 비교예 3 과 동일한 카티온 조성비이고, 성막시의 산소 유량만이 상이하다.
카티온 조성비 In : Ga : Zn = 1.0 : 1.0 : 1.0
O2 유량 0.1 sccm
(비교예 8)
비교예 8 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
비교예 8 은 비교예 3, 7 과 동일한 카티온 조성비이고, 성막시의 산소 유량만이 상이하다.
카티온 조성비 In : Ga : Zn = 1.0 : 1.0 : 1.0
O2 유량 0.2 sccm
(비교예 9)
비교예 9 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
비교예 9 는 비교예 3, 7, 8 과 동일한 카티온 조성비이고, 성막시의 산소 유량만이 상이하다.
카티온 조성비 In : Ga : Zn = 1.0 : 1.0 : 1.0
O2 유량 0.3 sccm
상기 시료 (실시예 4, 비교예 7 ? 9) 에 대하여, 승온?강온 과정에서의 저항률의 변화를 측정하였다. 측정 장치 및 측정 조건은 검증 실험 1 과 동일하게 하였다.
도 11 은 실시예 4, 비교예 7 ? 9 의 승온?강온 과정에서의 온도와 저항률의 관계를 나타내는 그래프이다. 도 11 에는 비교를 위해서 실시예 1, 비교예 3 의 데이터를 아울러 나타내고 있다.
비교적 Ga 조성비가 큰 실시예 4 에 대해서는 실시예 1 과 동일하게 승온?강온 과정 후에 막의 저항률은 초기값으로 되돌아가는 것이 확인된 반면, 비교적 In 조성비가 큰 비교예 7, 8, 9 에 대해서는 비교예 3 과 동일하게 승온 과정시에 급격한 저저항화가 일어나고, 그 후, 강온 과정에 있어서도 저항률은 높아지는 경우는 없어, 200 ℃ 에서의 값을 유지하면서 되돌아가는 것이 확인되었다.
이 결과로부터, 승온 강온 과정에 의해, 초기 저항으로 되돌아가는 동향을 나타내는 시료와 나타내지 않는 시료는 카티온 조성에 의해 결정되고, 성막시의 산소 유량에 의해 결정되는 것은 아니라는 것이 밝혀졌다. 이 결과는 바꿔 말하면, 막 중의 수분량은 성막시의 산소 유량에 의존하지 않고, 조성비에 의해 결정되는 것을 의미한다.
<검증 실험 5 : In, Ga, Zn 조성비가 상이한 IGZO 막의 인시츄 (In-situ) 전기 측정>
In, Ga, Zn 조성비가 상이한 IGZO 막의 포스트 어닐 온도와 전기 특성의 관계에 대하여, 검증 실험 1 과 동일하게 전기 저항 측정용 시료를 제작하고, 저항률의 온도 변화 측정을 실시하였다.
전기 저항 측정용 시료로서, 하기 실시예 5 및 6 의 스퍼터 조건에서 IGZO 막을 제작하였다.
각 실시예, 비교예의 스퍼터 조건에 기재하지 않은 조건은 실시예 1 에 대한 전기 저항 측정용 시료의 제작 방법과 동일하게 하고, 저항률의 온도 변화 측정 방법 및 조건은 검증 실험 1 과 동일하게 하였다.
(실시예 5)
실시예 5 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
카티온 조성비 In : Ga : Zn = 0.2 : 1.8 : 0.2
O2 유량 0 sccm
(실시예 6)
실시예 6 에 있어서의 산화물 반도체 박막의 성막 조건은 이하와 같다.
카티온 조성비 In : Ga : Zn = 0.4 : 1.6 : 0.4
O2 유량 0 sccm
상기 시료 (실시예 5, 6) 에 대하여, 승온?강온 과정에서의 저항률의 변화를 측정하였다. 측정 장치 및 측정 조건은 검증 실험 1 과 동일하게 하였다.
도 12 는, 실시예 5, 6 의 승온?강온 과정에서의 온도와 저항률의 관계를 나타내는 그래프이다. 실시예 5, 6 모두 승온?강온 과정 후에 막의 저항률은 초기값으로 되돌아가는 것이 확인되었다.
또한, 상기 검증 실험 1 ? 5 에 있어서의 각 실시예 및 비교예에 있어서의 카티온 조성비는 성막 후의 막의 조성비를 나타내는 것이다. 성막 후의 막의 조성비는, 형광 X 선 분석 장치 (㎩nalytical 제조 Axios) 를 사용하여 평가하였다. 또한, 각 예의 어느 것에 대해서도, X 선 회절 측정의 결과, 결정 구조를 나타내는 피크가 확인되지 않고, 모두 비정질이었다.
<검증 실험 6 : TFT 특성 평가>
Ga 조성비가 큰 IGZO 막을 사용한 TFT (실시예 TFT 1 ? 3) 를 제작하고, 그 특성 평가를 실시하였다.
기판으로서 열산화막 부착 p 형 Si 기판을 사용하고, 열산화막을 게이트 절연막으로서 사용하는 간이형의 TFT 를 제작하였다. 도 13(A) 는 간이형 TFT 의 평면도이고, 동 도면의 (B) 는 단면도이다.
(실시예 TFT 1)
실시예 TFT 1 의 간이형 TFT 는 다음과 같이 하여 제작하였다 (도 13 참조).
100 ㎚ 의 열산화막 (111) 을 표면에 구비한 p 형 Si 1 inch□ 기판 (110) 상에 실시예 1 의 성막 조건에서 IGZO 막 (112) 을 50 ㎚, 3 ㎜ × 4 ㎜ 의 패턴 성막을 실시하였다. 계속해서 분위기를 제어할 수 있는 전기로에서, 포스트 어닐 처리를 실시하였다. 포스트 어닐 분위기는 Ar 160 sccm, O2 40 sccm 으로 하고, 10 ℃/min 으로 200 ℃ 까지 승온, 200 ℃ 에서 10 분 유지 후, 노랭으로 실온까지 냉각을 실시하였다.
그 후, IGZO 막 (112) 상에 소스?드레인 전극 (113) 을 스퍼터에 의해 성막하였다. 소스?드레인 전극 성막은 메탈 마스크를 사용한 패턴 성막으로 제작하였다. Ti 를 10 ㎚ 성막 후, Au 를 40 ㎚ 성막한 것을 소스?드레인 전극 (113) 으로 하였다. 소스?드레인 전극 사이즈는 각각 1 ㎜□ 로 하고, 전극간 거리는 0.2 ㎜ 로 하였다.
(실시예 TFT 2)
IGZO 막을 실시예 2 의 성막 조건에서 성막한 것 이외에는 실시예 TFT 1 과 동일하게 하여 TFT 를 제작하였다.
(실시예 TFT 3)
IGZO 막을 실시예 8 의 성막 조건에서 성막한 것 이외에는 실시예 TFT 1 과 동일하게 하여 TFT 를 제작하였다.
상기와 같이 하여 얻어진 실시예 TFT 1 ? 3 의 간이형 TFT 에 대하여, 반도체 파라미터?애널라이저 4156C (아질렌트 테크놀로지사 제조) 를 사용하여 트랜지스터 특성 (Vg-Id 특성) 및 이동도 (μ) 의 측정을 실시하였다.
또한, Vg-Id 특성의 측정은 드레인 전압 (Vd) 을 5 V 로 고정하고, 게이트 전압 (Vg) 을 -15 V ? +40 V 의 범위 내에서 변화시켜, 각 게이트 전압 (Vg) 에 있어서의 드레인 전류 (Id) 를 측정함으로써 실시하였다.
도 14, 15, 16 에 각각 실시예 TFT 1, 2, 3 의 Vg-Id 특성을 나타낸다.
모두 Off 전류는 10-10 A 오더이며, 또한 On/Off 비는 ?106 의 값이 얻어지고, 노멀리?오프형으로 구동하였다. 또한, 모두 전계 효과 이동도는 3 ㎠/Vs 이상이고, 저온 형성이며 또한 아모르퍼스 실리콘에 비해 충분히 높은 이동도를 갖는 양호한 트랜지스터 특성을 나타냈다.
도 17 은 실시예 1 ? 6, 비교예 1 ? 9 의 IGZO 막의 조성비를 삼원상태도 중에 플롯한 것이다. 삼원상태도 중에는, 본 발명에서 규정하고 있는 조성 범위와, 지금까지 보고가 이루어진 IGZO 의 조성비를 규정한 각 특허문헌 1 ? 4 에 대하여 규정되어 있는 조성 범위를 아울러 나타내고 있다. 도 17 중에 있어서, 본 발명의 IGZO 막의 조성 범위를 영역 A 로 나타내고, 그 중 바람직한 조성 범위를 영역 B 로 나타내고 있다. 또한, 특허문헌 1 에 기재되어 있는 IGZO 막의 조성 범위는 영역 C, 특허문헌 2 에 기재되어 있는 IGZO 막의 조성 범위는 영역 D, 특허문헌 3 에 기재되어 있는 IGZO 막의 조성 범위는 영역 E, 특허문헌 4 에 기재되어 있는 IGZO 막의 조성 범위는 영역 F 로 각각 나타내어져 있다.
각 특허문헌 1 ? 4 에 있어서는, TFT 로서 사용하였을 때의 이동도, S 값이나, 광 조사 특성의 관점에서 여러 가지 조성 범위의 보고가 이루어져 있지만, 포스트 어닐하였을 때의 전기 특성 안정성, 막 중에 수분량에 관해서 최적인 조성을 검토한 보고예는 없다.
본 발명자에 의한 상세한 연구 결과, 지금까지 보고가 이루어지지 않은 조성 범위의 IGZO 막이, 전기 특성의 안정성의 관점에서는 최적이라는 것이 밝혀졌다. 기본적으로는 Ga 조성비가 높은 즉 In 조성비, Zn 조성비가 낮은 것에 의해, 막 중 수분량이 저감되고, 막 중 수분량 편차에 의한 전기 특성 편차를 매우 작게 억제할 수 있다. Ga 조성비가 지나치게 높아지면 절연막이 되고, 트랜지스터에 사용하는 것이 곤란해지지만, 본 발명 범위의 조성이면, 막 중 수분량 편차를 억제하는 효과에 추가하여, 높은 이동도를 나타내기 때문에, 트랜지스터의 활성층으로서 바람직하다는 것이 밝혀졌다.
1, 2, 3, 4 : 박막 트랜지스터
11 : 기판
12 : 활성층 (산화물 반도체 박막)
13 : 소스 전극
14 : 드레인 전극
15 : 게이트 절연막
16 : 게이트 전극

Claims (10)

  1. In, Ga, Zn 및 O 를 주된 구성 원소로 하는 산화물 반도체 박막으로서, In, Ga, Zn 의 조성비가 Zn/(In+Ga+Zn) ≤ 1/3, Ga/(In+Ga+Zn) ≤ 9/11, 4/5 ≤ Ga/(In+Ga) ≤ 1, 또한 In/(In+Zn) ≤ 1/2 인 것을 특징으로 하는 산화물 반도체 박막.
  2. 제 1 항에 있어서,
    상기 조성비가, 4/5 ≤ Ga/(In+Ga) ≤ 9/10 을 만족시키고 있는 것을 특징으로 하는 산화물 반도체 박막.
  3. 제 1 항에 있어서,
    비정질인 것을 특징으로 하는 산화물 반도체 박막.
  4. 제 1 항에 있어서,
    저항률이 1 Ω㎝ 이상, 1×106 Ω㎝ 이하인 것을 특징으로 하는 산화물 반도체 박막.
  5. 기판 상에, 활성층과 소스 전극과 드레인 전극과 게이트 절연막과 게이트 전극을 갖는 박막 트랜지스터로서,
    상기 활성층이, 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 산화물 반도체 박막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  6. 제 5 항에 있어서,
    상기 기판이 가요성을 갖는 것을 특징으로 하는 박막 트랜지스터.
  7. 제 6 항에 있어서,
    상기 기판이 수지 기판인 것을 특징으로 하는 박막 트랜지스터.
  8. 제 5 항에 기재된 박막 트랜지스터를 구비한 것을 특징으로 하는 표시 장치.
  9. 제 5 항에 기재된 박막 트랜지스터를 구비한 것을 특징으로 하는 이미지 센서.
  10. 제 5 항에 기재된 박막 트랜지스터를 구비한 것을 특징으로 하는 X 선 센서.
KR1020110084793A 2010-08-25 2011-08-24 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치 KR101891828B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-187880 2010-08-25
JP2010187880A JP2012049208A (ja) 2010-08-25 2010-08-25 酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置

Publications (2)

Publication Number Publication Date
KR20120023561A true KR20120023561A (ko) 2012-03-13
KR101891828B1 KR101891828B1 (ko) 2018-08-24

Family

ID=45903780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110084793A KR101891828B1 (ko) 2010-08-25 2011-08-24 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치

Country Status (3)

Country Link
JP (1) JP2012049208A (ko)
KR (1) KR101891828B1 (ko)
TW (1) TW201219342A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133081A (ko) 2020-04-28 2021-11-05 연세대학교 산학협력단 생체 구조 모방형 다공성 산화물 반도체 기반의 고감도 전기-화학 센서 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5960626B2 (ja) * 2013-03-08 2016-08-02 富士フイルム株式会社 薄膜トランジスタを備えた半導体装置の製造方法
US9360564B2 (en) * 2013-08-30 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI566413B (zh) * 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
KR102334986B1 (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR102329159B1 (ko) * 2016-10-31 2021-11-23 엘지디스플레이 주식회사 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5258467B2 (ja) 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5552440B2 (ja) * 2009-02-13 2014-07-16 株式会社アルバック トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133081A (ko) 2020-04-28 2021-11-05 연세대학교 산학협력단 생체 구조 모방형 다공성 산화물 반도체 기반의 고감도 전기-화학 센서 제조 방법

Also Published As

Publication number Publication date
JP2012049208A (ja) 2012-03-08
TW201219342A (en) 2012-05-16
KR101891828B1 (ko) 2018-08-24

Similar Documents

Publication Publication Date Title
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
KR101905898B1 (ko) 박막 트랜지스터 및 그 제조 방법, 그리고 그 박막 트랜지스터를 구비한 장치
KR101549797B1 (ko) 전계 효과형 트랜지스터의 제조 방법, 그리고 전계 효과형 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
KR101661834B1 (ko) 전계 효과형 트랜지스터의 제조 방법
KR20100133314A (ko) 박막 트랜지스터, 그 제조방법, 전기 광학 장치, 및 센서
KR20120023561A (ko) 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치
JP5701539B2 (ja) 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5679417B2 (ja) 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant