KR20090102899A - 산화물 반도체 박막 및 그 제조 방법 - Google Patents

산화물 반도체 박막 및 그 제조 방법

Info

Publication number
KR20090102899A
KR20090102899A KR1020080028145A KR20080028145A KR20090102899A KR 20090102899 A KR20090102899 A KR 20090102899A KR 1020080028145 A KR1020080028145 A KR 1020080028145A KR 20080028145 A KR20080028145 A KR 20080028145A KR 20090102899 A KR20090102899 A KR 20090102899A
Authority
KR
South Korea
Prior art keywords
thin film
moles
oxide semiconductor
heat treatment
semiconductor thin
Prior art date
Application number
KR1020080028145A
Other languages
English (en)
Other versions
KR100960808B1 (ko
Inventor
문주호
김동조
구창영
정영민
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020080028145A priority Critical patent/KR100960808B1/ko
Priority to PCT/KR2008/007840 priority patent/WO2009119968A1/en
Publication of KR20090102899A publication Critical patent/KR20090102899A/ko
Application granted granted Critical
Publication of KR100960808B1 publication Critical patent/KR100960808B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 ZnO 100몰과, Ga2O3 10 ~ 130몰과, In2O3 10 ~ 150몰로 구성되는 비정질 반도체 산화물 박막으로서, 상기 산화물 박막은 Zn, Ga 및 In 을 포함하는 전구체 용액을 열처리하여 얻어진 것을 특징으로 하는 산화물 반도체 박막을 제공한다. 상기 박막은 금속 질화물 또는 금속 아세테이트 형태의 무기염 전구체로서, 각각 Zn, Ga, In을 포함하는 제1물질, 제2물질, 제3물질과, 전체 용액 100 몰 기준으로 90 ~ 99 몰의 용매를 포함하며, Zn을 포함하는 제1물질 100몰에 대하여, Ga을 포함하는 제2물질은 10 ~ 130 몰, In을 포함하는 제3물질은 10 ~ 150 몰을 함유하는 전구체 용액을 대상 기판에 스핀 코팅 또는 잉크젯 프린팅 등의 용액 공정에 의하여 형성할 수 있다.

Description

산화물 반도체 박막 및 그 제조 방법{OXIDE SEMICONDUCTOR THIN FILM AND FABRICATION METHOD THEREOF}
본 발명은 산화물 반도체 박막 및 그 제조 방법에 관한 것으로, 산화물의 전구체 용액을 이용하여 용액 공정에 의하여 박막을 형성하며, 박막트랜지스터 등의 전자 소자 부품을 저가의 공정으로 제조할 수 있다.
액정 표시 장치, 유기 발광 다이오드 등의 박막형 디스플레이에 대한 수요와 관심이 증가되면서, 최근에는 휘거나, 구부리더라도 물성의 저하 없이 사용 가능한 차세대 플렉시블 디스플레이 구현을 위한 연구가 진행되고 있다.
현재 상용화되어 있는 미세 패턴 제작기술인 광학적 패터닝 (Photolithograph) 방법의 경우 진공 증착 후에 노광-식각 공정을 거치게 되는데 고가의 진공 장비가 필요하기 때문에 디스플레이 제작 원가를 상승시키는 원인이 되고 있다. 또한, 패턴 구현이 경질 기판에만 국한되어 차세대 플렉시블 디스플레이 소자에 적용하기에는 한계가 있다.
광학적 패터닝의 대안으로 Soft Lighography와 Nano Imprinting, Ink-jet Printing, Direct Laser Writing, Dip-pen Nanolighography 등이 있으며, 이들은 고가의 진공장비가 소요되지 않기 때문에 비용 절감에 따른 제품 가격 경쟁력 창출에 효과적이다.
박막트랜지스터는 스위치 역할을 하는 기본 단위 소자로서 모든 정보/전자 장치 및 디스플레이의 핵심 부품이다. 현재 박막 트랜지스터 재료로 널리 이용되는 다결정 실리콘은 물성, 수명, 성능 안정성 측면에서 장점을 가지고 있지만, 박막을 형성하기 위해서 진공 증착과 레이저 어닐링 공정 등이 요구되며, 이를 위한 고가의 장비가 디스플레이 제작 원가를 상승시키고 있다.
새로운 박막트랜지스터 재료로서 무기 아연산화물(ZnO)은 에너지 밴드갭이 넓고 광투과도가 우수하여 박막트랜지스터에서 활성 영역의 채널층으로 이용하는데 큰 관심을 받고 있다. 트랜지스터 성능을 개선하기 위해서는 ZnO 박막의 결함 밀도를 감소시킴으로써 캐리어 농도를 제어하고 전극과 ZnO 층, ZnO 층과 게이트 유전층 사이의 계면 특성을 향상시킬 필요가 있다.
그러나, 우수한 디바이스 특성에도 불구하고, ZnO 산화물 박막을 형성하기 위해서는 여전히 스퍼터링, 펄스 레이저 증착(PLD) 등의 고 비용 진공 공정이 요구되는 단점이 있다.
대량 생산이 가능하고 제조 비용을 낮추기 위해서는 저 비용의 용액 기반 기술, 예를 들어 스핀 코팅, 잉크젯 프린팅 등의 기술로 박막트랜지스터를 제조하는 방법이 요구되고 있다. 용액 공정에 사용되는 전구체 물질은 박막트랜지스터를 저온에서 형성할 수 있어야 하며, 높은 이동도와 우수한 스위칭 특성, 그리고 높은 점멸비(I on / off )를 갖추어야만 한다. 특히, 300℃ 이하의 저온 열처리 하에서도 이동도가 우수하고 높은 점멸비 특성을 갖는 고품질 ZnO 박막을 얻는 것이 매우 중요하다. 그러나, 용액 상태의 물질을 이용하여 우수한 박막트랜지스터를 얻는 것은 전구체, 용매, 기타 첨가물에 잔류하는 유기물로 인하여 매우 어려운 것으로 알려지고 있다.
본 발명은 전술한 기술적 배경하에서 창안된 것으로서, 플렉시블 기반의 전자 부품 제조가 가능한 반도체 구조물을 제공하는데 목적이 있다. 특히, 본 발명의 목적은 박막트랜지스터에 활용될 수 있는 산화물 반도체 박막을 제공하는데 있다.
또한, 본 발명은 용액 공정에 의하여 박막 형성이 가능한 반도체 제조 방법을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징은 이하에서 보다 구체적으로 제시될 것이다.
본 발명은 ZnO 100몰과, Ga2O3 10 ~ 130몰과, In2O3 10 ~ 150몰로 구성되는 비정질 반도체 산화물 박막으로서, 상기 산화물 박막은 Zn, Ga 및 In 을 포함하는 전구체 용액을 열처리하여 얻어진 것을 특징으로 하는 산화물 반도체 박막을 제공한다.
또한, 본 발명은 금속 질화물 또는 금속 아세테이트 형태의 무기염 전구체로서, 각각 Zn, Ga, In을 포함하는 제1물질, 제2물질, 제3물질과, 전체 용액 100 몰 기준으로 90 ~ 99 몰의 용매를 포함하며, Zn을 포함하는 제1물질 100몰에 대하여, Ga을 포함하는 제2물질은 10 ~ 130 몰, In을 포함하는 제3물질은 10 ~ 150 몰을 함유하는 것을 특징으로 하는 산화물 반도체 박막 전구체 용액을 제공한다.
상기 전구체 용액은 대상 기판에 스핀 코팅 또는 잉크젯 프린팅 등의 용액 공정에 의하여 박막을 형성할 수 있으며, 상기 박막을 열처리하여 전도성 캐리어를 생성함으로써 반도체 박막으로 이용할 수 있다.
뿐만 아니라, 상기 전구체 용액은 잉크젯 프린팅용 졸겔 용액, 즉 잉크젯 프린팅용 잉크로 사용하여 각종 전자 소자의 부품 형성에 활용할 수 있다.
본 발명에 따르면, 새로운 플렉시블 기반의 전자 소자를 제조할 수 있다. 특히, 박막 형성에 있어서 고가의 진공 장비를 사용하지 않고 용액 기반 공정을 이용함으로써 전체적인 제조 비용을 낮출 수 있고, 고온 공정을 피하여야 하는 플라스틱 등의 기판을 이용하여 박막트랜지스터를 형성할 수 있는 장점이 있다.
본 발명은 박막트랜지스터 뿐만 아니라 각종 디스플레이나 메모리 등, 첨단 전자 제품의 각종 부품에 응용될 수 있을 것이다.
도 1은 본 발명에 따른 산화물 박막의 제조 단계를 보인 공정도.
도 2는 본 발명에 따른 산화물 박막을 포함하는 박막트랜지스터의 단면도.
도 3은 본 발명에 따른 산화물 박막의 XRD 패턴.
도 4 및 도 5는 본 발명에 따른 산화물 박막의 SEM 사진 및 AFM 이미지.
도 6은 본 발명의 산화물 박막을 이용한 박막트랜지스터의 전달 특성을 보인 그래프.
도 7 및 도 8은 본 발명의 산화물 박막을 이용한 박막트랜지스터의 전달 특성 및 출력 특성을 보인 그래프.
도 9 및 도 10은 본 발명의 산화물 박막을 이용한 박막트랜지스터의 전달 특성 및 출력 특성에 대한 바이어스 응력 인가 효과를 보인 그래프.
도 11은 본 발명의 산화물 박막을 이용한 박막트랜지스터의 열처리 온도에 따른 전달 특성을 보인 그래프.
도 12는 본 발명의 산화물 박막을 이용한 박막트랜지스터의 도판트 함량에 따른 전달 특성을 보인 그래프.
도 13 및 도 14는 Ga : In : Zn = 0.3 : 1.1 : 0.9 조성의 박막트랜지스터의 물성을 보인 그래프.
본 발명은 졸겔 용액을 기반으로 하여 갈륨(Ga) 또는 인듐(In)이 도핑된 고품질의 비정질 ZnO 박막(GIZO 또는 IZO)을 제안한다. 또한, 도판트의 함량과 열처리 온도가 비정질 산화물 박막트랜지스터의 특성에 미치는 영향을 제시한다.
본 발명에 따른 산화물 박막을 이용한 박막트랜지스터는 이동도가 0.5 cm2/V·s 이상이고, 점멸비가 105 이상으로서 우수한 물성을 나타내어 유리 및 플렉시블 기반의 전자 소자로서 활용될 수 있다.
본 발명에 따른 반도체 산화물 박막의 제조 단계는 도 1의 공정도에 도시한 바와 같이, 먼저 산화물 박막의 전구체 용액을 준비한다(단계 S1). 이 전구체 용액은 금속 질화물 또는 금속 아세테이트 형태의 무기염 전구체로서, 각각 Zn, Ga, In을 포함하는 제1물질, 제2물질, 제3물질과, 전체 용액 100 몰 기준으로 90 ~ 99 몰의 용매를 포함하며, Zn을 포함하는 제1물질 100몰에 대하여, Ga을 포함하는 제2물질은 10 ~ 130 몰, In을 포함하는 제3물질은 10 ~ 150 몰을 함유한다.
Ga의 경우 하한 값 보다 함량이 낮으면 최종적인 산화물 반도체 박막의 전하 캐리어 형성이 과다하여 전도체와 유사한 거동을 하게 되며 트랜지스터로 이용할 경우에 on/off switching을 할 수 없는 문제가 있다. 반면, 상한 값 보다 함량이 과다하게 되면 Ga이 산화물 박막 내의 다른 이온 (Zn, In) 보다 산소와의 결합성이 크기 때문에 전하 캐리어 형성을 억제하게 되어 산화물 박막의 반도체 물성을 저하시키게 된다.
한편, In의 경우 하한 값 보다 함량이 낮으면 In 도핑에 의한 산화물 반도체 박막의 전하 캐리어 수가 적어 반도체 물성이 저하되며, 상한 값 보다 함량이 높을 경우 과다한 전하 캐리어 형성으로 인하여 전도성을 갖게 되어 산화물 박막을 반도체 층으로 사용할 수 없게 된다.
상기 용매는 2-methoxyethanol, isopropanol, ethanol, ethylene glycol, butanediol, 1-butanol, 2-butanol, 중에서 선택될 수 있다. 또한, 상기 전구체 용액은 alkano amine 계의 ethanolamine, dimethyl amine, triethanol amine, 또는 acetylacetone, acetic acid 에서 선택되는 어느 하나의 착화제 2 ~ 10 몰을 더 포함할 수 있으며, 2 ~ 15 몰의 formamide 을 더 포함할 수 있다.
상기 전구체 용액은 스핀 코팅 또는 잉크젯 프린팅 등의 용액 공정을 통하여 대상 기판에 도포하여 박막을 형성한다(단계 S2). 형성된 박막은 건조 단계로서 1차 열처리하여 유기물을 제거하고(단계 S3), 2차적인 열처리를 통하여 박막 내에 전하 캐리어를 생성한다(단계 S4).
상기 1차 열처리는 100 ~ 500 ℃ 온도에서 수행되는 산소 분위기 열처리, 질소 분위기 열처리, 플라즈마 처리, 또는 수분 함유 열처리 중의 어느 하나일 수 있고, 상기 2차 열처리는 100 ~ 600 ℃ 온도에서 수행되는 진공 열처리 또는 환원 분위기 열처리일 수 있다. 경우에 따라서는 분위기를 조절하여 상기 1차 열처리와 2차 열처리를 연속적으로 수행할 수도 있다.
본 발명에 따른 산화물 전구체 용액은 잉크젯 프린팅용 잉크로 이용할 수도 있으며, 따라서 다양한 전자 부품 형성에 활용될 수 있다. 또한, 안정적인 잉크젯 프린팅용 잉크를 위하여 0 ~ 50 몰의 건조 방지제 및 안정화제가 포함될 수 있다.
도 2는 본 발명에 따른 산화물 박막을 이용한 박막트랜지스터를 보인 것이다. 기판(100)에 형성된 게이트(120) 및 게이트 절연막(110) 위에 본 발명에 따른 산화물 박막(130)이 채널층으로 형성되어 있고, 상기 산화물 박막의 양단에 소스(122) 및 드레인(124)이 형성되어 있다. 도시된 바와 탑 게이트(top-gate) 구조로 형성하는 것도 가능하며, 채널층으로 이용되는 산화물 박막 및 전극을 모두 용액 기반 공정으로 형성할 수 있다.
이하에서는 구체적인 실시예를 통하여 본 발명에 따른 산화물 박막의 특성 및 박막트랜지스터로의 활용성을 상세하게 제시한다.
실시예
Ga 질화물, In 질화물, Zn 아세테이트를 출발물질로 사용하여 갈륨(Ga)과 인듐(In)이 도핑된 ZnO 의 전구체 용액을 졸겔 공정으로 제조하였다. 전구체 용액 내의 각 물질의 함량은 Ga : In : Zn 의 비율이 몰농도로 x : 1.1 : 0.9 (여기서, x의 범위는 0.3 ~ 1.1) 이었다. 점도가 낮은 알콜을 용매로 사용하였고, 소량의 착화제로서 Ethanolamine과 코팅성 향상 첨가제를 전구체 용액에 첨가하여 졸겔 안정성을 증가시켰다.
준비된 전구체 용액을 200 nm 두께의 SiO2/Si 후막(고농도 n 타입 반도체)에 스핀 코팅 방법으로 분사하여 GIZO 박막을 형성하였으며, 형성된 GIZO 박막의 두께는 20 nm 이었다. GIZO 전구체 용액을 20 초간 4000 rpm 의 속도로 스핀 코팅하고 200℃에서 10분간 건조시켜 잔류 유기물을 제거하였다.
그 다음, 형성된 박막을 대기 분위기 하의 열처리로에서 300 ~ 600 ℃ 의 온도로 30 분간 열처리하였다. 소스 및 드레인 전극으로 50 nm 두께의 Au 전극을 금속 새도우 마스크를 이용하여 열증발법으로 형성하였다. 채널의 폭/길이(W/L) 비율은 50이었다.
형성된 GIZO 채널의 두께와 표면거칠기 및 모폴로지(morphology)를 주사전자현미경(SEM)과 원자힘현미경(AFM)을 이용하여 측정하였다. GIZO 박막의 결정성(crystallinity)과 결정배향(orientation)은 X선회절분석기(XRD)를 이용하여 측정하고, GIZO 박막트랜지스터의 성능은 Agilent 5263A source-measure unit 을 이용하여 측정하였다.
도 3은 450℃ 에서 30분간 열처리한 GIZO 박막의 XRD 패턴을 보인 것으로, GIZO 박막의 Ga 함량을 0.3 에서 1.1 로 변화시켰다. 모든 샘플에서 Si 기판으로부터 기인하는 뚜렷한 피크 이외에 다른 결정성 회절 피크가 발견되지 않았다. 이 결과로부터 모든 GIZO 박막이 그 조성의 차이와 상관없이 비정질 상태임을 확인할 수 있다. 600℃ 에서 30분간 열처리한 GIZO 박막의 경우에도 여전히 비정질 상태임을 확인하였다. Ga2O3, In2O3, 기타 다른 화합물 등의 이차상에 관련된 피크는 전혀 발견되지 않았다. 이러한 결과는 본 발명에 의하여 매우 우수한 비정질 GIZO 박막을 형성할 수 있음을 보이는 것이다.
박막의 결정배향은 무기 반도체에서 매우 중요한 요소이지만, 공정 온도 및 디바이스 특성의 신뢰성 측면에서는 비정질 반도체가 다결정성 반도체 보다 선호된다.
도 4 및 도 5는 각각 SiO2/Si 층 위에 형성한 20 nm 두께의 GIZO 박막 (Ga 성분의 함량 1.1)의 SEM 사진 및 AFM 이미지이다. SEM 사진을 통해 GIZO 박막의 표면 모폴로지가 매우 말끔하고 균질한 것을 알 수 있다.
형성된 GIZO 박막의 비정질이기 때문에 입자나 입계는 발견되지 않았다. 비정질 GIZO 박막의 표면 거칠기는 약 0.7 nm (rms 측정치)을 보였다. SEM 사진 및 AFM 이미지 분석 결과, 어떠한 이차상도 관찰할 수 없었다.
도 6은 본 발명의 GIZO 박막을 이용한 박막트랜지스터의 전달 특성(ID-VG 커브)을 열처리 온도의 함수로 나타낸 것이다. ID-VG 커브 조사 결과 열처리 온도가 500 ℃ 를 초과하게 되면 점멸(on/off) 특성이 떨어지는 것으로 확인되었으며, 이러한 사실은 GIZO (Ga 함량 1.1) 박막이 전도성으로 변하여 반도체 성질과 유전체 성질의 박막에서 누설 전류가 증가하게 됨을 보이는 것이다. 그러나, 450 ℃ 로 열처리 온도를 낮추게 되면 전달 특성이 향상됨을 알 수 있다.
도 7 및 도 8은 450 ℃ 에서 30분간 열처리한 GIZO 박막트랜지스터의 전달 특성(ID-VG 커브) 및 출력 특성(ID-VD 커브)을 보인 것으로, Ga : In : Zn 비율이 1.1 : 1.1 : 0.9 인 GIZO 박막은 낮은 온도 보다 높은 온도에서 열처리된 경우에 더 전도성을 갖게 됨을 알 수 있다. 전도성 GIZO 박막은 450 ℃ 이하로 열처리 온도를 낮춤으로써 반도체 성질로 변화될 수 있으며, 전도성과 반도체 성질의 변환은 GIZO 박막 내의 결함 밀도의 감소 및 (열처리 온도가 감소함에 따라) SiO2 유전층과 ZnO 층 사이의 계면에서의 상호 작용 감소에 기인할 것으로 추정된다. 이러한 분석 결과는 높은 공정 온도가 캐리어 농도를 증가시킴으로써 이동도가 증가된다는 사실과도 일치한다.
Ga : In : Zn 비율이 1.1 : 1.1 : 0.9 이고 450 ℃ 에서 열처리한 GIZO 박막트랜지스터는 디바이스 성능이 우수하였고, 전계효과이동도(field effect mobility)와 문턱 전압은 VD = 30V 일 때 각각 9.97×10-2 cm/V·s, 5.4 V 이었다.
도 9 및 도 10은 450 ℃ 에서 30분간 열처리한 GIZO 박막트랜지스터의 전달 특성(ID-VG 곡선) 및 출력 특성(ID-VD 곡선)에 대한 바이어스 응력 인가 효과를 보이고 있다. 이 결과에서, 측정 횟수가 증가함에 따라 (1 번째 측정 후 5 번째 측정이 지난 후) 동일한 VD에서 오프 전류가 다소 증가하였고 출력 드레인 전류는 감소하였다. 이러한 이유는 주입된 혹은 포획된 이동성 전하 (전자 및/또는 홀)들에 기인하는 것으로 예측된다.
측정 횟수가 증가함에 따라 이동성 전하들은 금속 전극(소스, 드레인, 게이트 컨택용)과 GIZO 반도체층 사이의 계면 및 SiO2 게이트 유전층과 GIZO 반도체층 사이의 계면 등과 같은 결함 사이트에 포획되었다. 전하 캐리어 포획 효과는 유기박막트랜지스터(OTFT)의 ID-VG 전달 곡선에서 심각한 히스테리시스 문제를 야기하게 되지만, 본 발명의 GIZO 박막트랜지스터의 경우에는 전하 포획이 단지 오프 전류를 증가시키고 출력 드레인 전류를 감소시킬 뿐이다. 금속 전극 대신 산화물 전극을 도입함으로써 계면 상태를 제어하여 상기 값들을 개선할 수 있을 것이다.
450 ℃ 열처리 경우와 비교할 때 GIZO 박막트랜지스터의 성능에 대한 저온 열처리 효과를 확인하기 위하여 Ga : In : Zn 비율이 1.1 : 1.1 : 0.9 이고 300 ~ 400 ℃ 의 범위에서 30 분간 열처리한 GIZO 박막을 준비하였다.
도 11은 열처리 온도의 함수로서 GIZO 박막트랜지스터의 ID-VG 곡선을 보이고 있다. 열처리 온도를 낮춤에 따라 오프 전류가 감소하고 문턱 전압은 양 전압(+VG) 쪽으로 이동하였다. 낮은 열처리 온도는 반도체성 산화물계 시스템에서 전하 캐리어 발생을 억제할 뿐만 아니라 고밀도로 점 결함을 채널층에 주입할 것으로 생각되며, 그 결과 전계효과이동도에 영향을 미칠 수 있다.
저온 열처리 공정으로 GIZO 박막트랜지스터의 성능을 개선하기 위해서는 Ga과 In 함량의 비율을 조절할 필요가 있다. 반도체성 ZnO계 시스템에서 전하 캐리어 생성을 억제하거나 활성화시키는데 도판트 타입과 도판트 농도가 영향을 미친다. 이러한 관점에서, In : Zn 함량 비율은 1.1 : 0.9 로 고정시키고 Ga 함량을 몰농도 비율로 0.3 에서 1.1 까지 변화시킨 GIZO 박막트랜지스터의 특성을 조사하였다.
도 12는 Ga 함량의 함수로서 GIZO 박막트랜지스터의 ID-VG 곡선을 보이고 있다. GIZO 박막트랜지스터의 On/Off 스위칭 거동은 GIZO 시스템에서 Ga 함량이 감소하면서 저하되었다. Ga 이온은 In 및 Zn과 비교할 때 산소와의 화학적 결합력이 크기 때문에 Ga 및 In 이 도핑된 ZnO 시스템에서 Ga 이온은 산소 공공(vacancy)을 형성하여 전하 캐리어를 발생시키는 점에서 중요한 역할을 한다. 또한, GIZO 박막에서 Ga 함량이 낮으면 On/Off 스위칭 특성이 악화되며, Ga 함량이 0.3 에서는 In 이온의 비율이 Ga 이온 보다 과다하여 GIZO 박막이 ITO 와 유사하게 전도성 산화물로 작용하는 것을 확인하였다. 따라서, Ga 함량은 In 함량과 비교할 때 몰농도로 50% 이상인 것이 GIZO 박막트랜지스터 특성 향상에 바람직하다.
도 13 및 도 14는 산소분위기 하에서 400 ℃ 로 1차 열처리하고, 환원분위기 하에서 200 ℃ 로 2차 열처리 한 GIZO 박막트랜지스터(Ga : In : Zn = 0.3 : 1.1 : 0.9)의 출력 특성(ID-VD 곡선) 및 전달 특성(ID-VG 곡선)을 보인 것이다. 앞선 실시예에서와 유사하게 우수한 트랜지스터 특성을 나타내고 있다.
이상에서 바람직한 실시예를 통하여 본 발명을 예시적으로 설명하였으나, 본 발명은 이와 같은 특정 실시예에만 한정되는 것은 아니며 본 발명에서 제시한 기술적 사상, 구체적으로는 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있을 것이다.

Claims (14)

  1. ZnO 100몰과, Ga2O3 10 ~ 130몰과, In2O3 10 ~ 150몰로 구성되는 비정질 산화물 반도체 박막으로서,
    상기 산화물 박막은 Zn, Ga 및 In 을 포함하는 전구체 용액을 열처리하여 얻어진 것을 특징으로 하는
    산화물 반도체 박막.
  2. 제1항에 있어서, 상기 산화물 박막은 이동도가 0.5 cm2/V·s 이상인 것을 특징으로 하는 산화물 반도체 박막.
  3. 제1항에 있어서, 상기 산화물 박막은 점멸비가 105 이상인 것을 특징으로 하는 산화물 반도체 박막.
  4. 금속 질화물 또는 금속 아세테이트 형태의 무기염 전구체로서, 각각 Zn, Ga, In을 포함하는 제1물질, 제2물질, 제3물질과,
    전체 용액 100 몰 기준으로 90 ~ 99 몰의 용매를 포함하며,
    Zn을 포함하는 제1물질 100몰에 대하여, Ga을 포함하는 제2물질은 10 ~ 130 몰, In을 포함하는 제3물질은 10 ~ 150 몰을 함유하는 것을 특징으로 하는
    산화물 반도체 박막 전구체 용액.
  5. 제4항에 있어서, 상기 용매는 2-methoxyethanol, isopropanol, ethanol, ethylene glycol, butanediol, 1-butandiol, 2-butandiol 중에서 선택되는 어느 하나인 산화물 반도체 박막 전구체 용액.
  6. 제4항에 있어서, ethanolamine, dimethyl amine, triethanol amine, acetylacetone, acetic acid 에서 선택되는 어느 하나의 착화제 2 ~ 10 몰을 더 포함하는 산화물 반도체 박막 전구체 용액.
  7. 제4항에 있어서, 2 ~ 15 몰의 formamide 을 더 포함하는 산화물 반도체 박막 전구체 용액.
  8. 제4항에 있어서, Ga 함량은 In 함량과 비교할 때 몰농도로 50% 이상인 산화물 반도체 박막 전구체 용액.
  9. 전체 용액 100 몰 기준으로 90 ~ 99 몰의 용매 와, Zn을 포함하는 제1물질, Ga을 포함하는 제2물질, In을 포함하는 제3물질을 포함하는 전구체 용액을 준비하고,
    상기 전구체 용액을 대상 기판에 도포하여 박막을 형성하고,
    상기 박막을 1차 열처리하여 유기물을 제거하고,
    상기 박막을 2차 열처리하여 캐리어를 생성하는 단계를 포함하는
    산화물 반도체 박막 제조 방법.
  10. 제9항에 있어서, 상기 제1물질, 제2물질, 제3물질은 금속 질화물 또는 금속 아세테이트로 구성되는 산화물 반도체 박막 제조 방법.
  11. 제9항에 있어서, 상기 1차 열처리는 100 ~ 500 ℃ 온도에서 수행되는 산소 분위기 열처리, 질소 분위기 열처리, 플라즈마 처리, 또는 수분 함유 열처리 중의 어느 하나인 것은 산화물 반도체 박막 제조 방법.
  12. 제9항에 있어서, 상기 2차 열처리는 100 ~ 600 ℃ 온도에서 수행되는 진공 열처리 또는 환원 분위기 열처리인 산화물 반도체 박막 제조 방법.
  13. 제9항에 있어서, 상기 전구체 용액은 스핀 코팅 또는 잉크젯 프린팅에 의하여 대상 기판에 도포하는 것을 특징으로 하는 산화물 반도체 박막 제조 방법.
  14. 금속 질화물 또는 금속 아세테이트 형태의 무기염 전구체로서, 각각 Zn, Ga, In을 포함하는 제1물질, 제2물질, 제3물질과,
    전체 용액 100 몰 기준으로 90 ~ 99 몰의 용매를 포함하며,
    Zn을 포함하는 제1물질 100몰에 대하여, Ga을 포함하는 제2물질은 10 ~ 130 몰, In을 포함하는 제3물질은 10 ~ 150 몰을 함유하는 것을 특징으로 하는
    잉크젯 프린팅용 졸겔 용액.
KR1020080028145A 2008-03-27 2008-03-27 산화물 반도체 박막 및 그 제조 방법 KR100960808B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080028145A KR100960808B1 (ko) 2008-03-27 2008-03-27 산화물 반도체 박막 및 그 제조 방법
PCT/KR2008/007840 WO2009119968A1 (en) 2008-03-27 2008-12-31 Oxide semiconductor thin film and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080028145A KR100960808B1 (ko) 2008-03-27 2008-03-27 산화물 반도체 박막 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090102899A true KR20090102899A (ko) 2009-10-01
KR100960808B1 KR100960808B1 (ko) 2010-05-31

Family

ID=41532497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080028145A KR100960808B1 (ko) 2008-03-27 2008-03-27 산화물 반도체 박막 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100960808B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011108884A2 (ko) * 2010-03-05 2011-09-09 연세대학교 산학협력단 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
WO2012067283A1 (ko) * 2010-11-17 2012-05-24 한국생산기술연구원 전자 회로용 반도체 박막의 제조방법
US9245779B2 (en) 2011-08-05 2016-01-26 Samsung Electronics Co., Ltd. Method of preparing thin film, thin film, apparatus for preparing thin film, and electronic device including thin film
US10032923B2 (en) 2010-03-05 2018-07-24 Industry-Academic Cooperation Foundation, Yonsei University Metal oxide thin film, method for manufacturing the same, and solution for metal oxide thin film

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101850510B1 (ko) 2011-03-22 2018-04-20 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223231A (ja) * 2004-02-09 2005-08-18 Kojundo Chem Lab Co Ltd 金属酸化物半導体薄膜の製造方法および金属酸化物半導体薄膜
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011108884A2 (ko) * 2010-03-05 2011-09-09 연세대학교 산학협력단 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
WO2011108884A3 (ko) * 2010-03-05 2012-03-22 연세대학교 산학협력단 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
US10032923B2 (en) 2010-03-05 2018-07-24 Industry-Academic Cooperation Foundation, Yonsei University Metal oxide thin film, method for manufacturing the same, and solution for metal oxide thin film
WO2012067283A1 (ko) * 2010-11-17 2012-05-24 한국생산기술연구원 전자 회로용 반도체 박막의 제조방법
US9245779B2 (en) 2011-08-05 2016-01-26 Samsung Electronics Co., Ltd. Method of preparing thin film, thin film, apparatus for preparing thin film, and electronic device including thin film

Also Published As

Publication number Publication date
KR100960808B1 (ko) 2010-05-31

Similar Documents

Publication Publication Date Title
Xu et al. Low temperature solution-processed IGZO thin-film transistors
Seo et al. High performance solution-processed amorphous zinc tin oxide thin film transistor
US8513646B2 (en) Solution-processed high mobility inorganic thin-film transistors
EP2600395B1 (en) Precursor composition for forming an amorphous metal oxide semiconductor layer, method for producing an amorphous metal oxide semiconductor layer
Tardy et al. Organic thin film transistors with HfO2 high-k gate dielectric grown by anodic oxidation or deposited by sol–gel
Hwang et al. Fabrication and characterization of sol-gel-derived zinc oxide thin-film transistor
US10032923B2 (en) Metal oxide thin film, method for manufacturing the same, and solution for metal oxide thin film
Li et al. Performance improvement for solution-processed high-mobility ZnO thin-film transistors
US20120037897A1 (en) Thin film transistor and method for manufacturing thin film transistor
US9362116B2 (en) Methods of forming oxide thin film and electrical devices and thin film transistors using the methods
Bang et al. Effects of Li doping on the structural and electrical properties of solution-processed ZnO films for high-performance thin-film transistors
Lee et al. Solution-processed ternary alloy aluminum yttrium oxide dielectric for high performance indium zinc oxide thin-film transistors
KR100960808B1 (ko) 산화물 반도체 박막 및 그 제조 방법
Hu et al. Charge transport in solution-processed zinc tin oxide thin film transistors
Han et al. High-mobility pentacene organic thin-film transistor with La x Nb (1–x) O y gate dielectric fabricated on vacuum tape
KR101017494B1 (ko) ＩｎＺｎＯ 박막 및 그 제조 방법
Ryu et al. Solution‐processed oxide semiconductors for low‐cost and high‐performance thin‐film transistors and fabrication of organic light‐emitting‐diode displays
KR101025701B1 (ko) 반도체성 잉크 조성물, 반도체성 산화물 박막, 및 그 제조방법
Thomas et al. Be-doped ZnO thin-film transistors and circuits fabricated by spray pyrolysis in air
Okuda et al. Copper-phthalocyanine field-effect transistor with a low driving voltage
Bayraktaroglu et al. Nanocrystalline ZnO microwave thin film transistors
WO2009119968A1 (en) Oxide semiconductor thin film and fabrication method thereof
TWI694526B (zh) 金屬氧化物半導體層形成用組成物及使用其之金屬氧化物半導體層之製造方法
Lu et al. Metal–ferroelectric–insulator–Si devices using HfTaO buffer layers
KR20120064970A (ko) 저온 액상기반의 산화물 반도체 박막의 제조 방법 및 그를 포함하는 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130508

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150508

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee