JP2003298067A

JP2003298067A - トランジスタおよびそれを用いた表示装置

Info

Publication number: JP2003298067A
Application number: JP2002369218A
Authority: JP
Inventors: Masanobu Mizusaki; 真伸水崎; Motohiro Yamahara; 基裕山原
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-12-25
Filing date: 2002-12-20
Publication date: 2003-10-17
Anticipated expiration: 2022-12-20
Also published as: TWI222223B; KR20040000462A; CN100356609C; US7432525B2; WO2003056640A1; EP1459395A1; CN1526173A; US20040238814A1; AU2002351437A1; EP1459395B1; KR100600687B1; JP4360801B2; TW200400639A

Abstract

(57)【要約】【課題】導電性高分子を用いたトランジスタの特性お
よび／または信頼性を改善すること、およびそのような
トランジスタを用いた表示装置を提供する。【解決手段】第１電極３と、第２電極４と、第１電極
と第２電極との間に設けられた半導体層６と、半導体層
に電界を印加するための第３電極２とを備え、半導体層
は、導電性を有するゲスト高分子がホスト分子に包接さ
れた高分子包接錯体を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタおよ
びそれを用いた表示装置に関し、特に半導体層として導
電性高分子を含む有機層を有するトランジスタおよびそ
れを用いた表示装置に関する。なお、本明細書におい
て、導電性高分子とは、導体または半導体の性質を有す
る高分子をいう。

【０００２】

【従来の技術】近年、薄膜トランジスタ（ＴＦＴ）に代
表されるアクティブ素子を用いたアクティブマトリクス
液晶表示装置は、ＣＲＴと同等以上の高画質、ＣＲＴよ
りも低消費電力で省スペースといった点からノート型パ
ソコン、デスクトップ型パソコン、ワークステーション
等のモニターや液晶テレビ等としても使用されている。
しかし、アクティブマトリクス液晶表示装置は、ＣＲＴ
と比較して、価格が高く、さらに普及していくために
は、一層の低価格化が求められている。

【０００３】また、最近では有機エレクトロルミネッセ
ンス（有機ＥＬ、ＯＬＥＤ）の発光素子についてもアク
ティブ素子を用いて駆動させるアクティブマトリクス有
機ＥＬの開発が盛んであり、有機ＥＬのアクティブ素子
においても低価格化が求められている。

【０００４】低価格化の手法の１つとして、簡便に作製
できる有機薄膜半導体を用いた電界効果型トランジスタ
（有機ＦＥＴ、有機ＴＦＴ）をアクティブ素子に適用す
ることが考えられている。

【０００５】現行のアモルファスシリコンやポリシリコ
ンＴＦＴの絶縁層や半導体層を作製するプラズマ化学気
相成長（ＣＶＤ）装置や、電極形成に使用するスパッタ
装置は高額である。また、ＣＶＤ法による成膜温度は２
３０℃〜３５０℃と高く、また、クリーニング等の保守
を頻繁に行う必要があり、スルートップが低い。一方、
有機ＦＥＴ等を作製する塗布装置、インクジェット装置
等はＣＶＤ装置やスパッタ装置と比較して安価であり、
成膜温度が低く、メンテナンスが簡単である。従って、
液晶表示装置や有機ＥＬ等の表示装置に有機ＦＥＴを適
用した場合は、大幅な低コスト化が期待できる。

【０００６】一般的な有機ＴＦＴは、ガラス等の透明基
板、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン
電極、および有機半導体膜の構成からなる。ゲート電極
への印加電圧を変化させることで、ゲート絶縁層と有機
半導体膜の界面の電荷量を調節し、ソース電極−有機半
導体膜−ドレイン電極間を流れる電流値を変化させ、ス
イッチングを行う（有機ＦＥＴ）。

【０００７】例えば、非特許文献１には、ペンタセンを
用いて有機ＴＦＴを作製することが開示されている。

【０００８】上記ペンタセンを用いた場合、蒸着法を用
いなければならず、特性を向上するためには高結晶化等
の課題がある。また、加工性を向上するためにペンタセ
ン誘導体を用いて、可溶性にしたものも検討させてい
る。ペンタセンのような低分子系有機半導体材料は、一
般に、薄膜形成の過程において蒸着法を用いなければな
らず、製造効率が低く、また結晶化が不充分であるため
高い特性が得られていない。

【０００９】また、特許文献１は、有機半導体膜として
ポリチオフェンやポリチオフェン誘導体の膜を用いて有
機ＴＦＴを作製することを開示している。

【００１０】ポリチオフェンやポリチオフェン誘導体、
チオフェンオリゴマーを用いた有機半導体は、電解重合
法や溶液塗布法等で、容易に薄膜を形成できるなど成形
性に優れることから、応用開発が進められているが、未
だ充分な特性は得られていない。

【００１１】

【特許文献１】特開昭６３−７６３７８号公報

【特許文献２】特開平４−１３３３５１号公報

【特許文献３】特開平５−１１００６９号公報

【特許文献４】特開平７−２０６５９９号公報

【非特許文献１】Ｙｅｎ−ＹｉＬｉｎ、Ｄａｖｉｄ
Ｊ．Ｇｕｎｄｌａｃｈ、ＳｈｅｌｂｙＦ．Ｎｅｌｓｏ
ｎ、ａｎｄＴｈｏｍａｓＮ．Ｊａｃｋｓｏｎ、ＩＥ
ＥＥＴｒａｎｓａｃｔｉｏｎｏｎＥｌｅｃｔｒｏ
ｎＤｅｖｉｃｅ、Ｖｏｌ．４４、Ｎｏ．８ｐ．１３
２５（１９９７）

【非特許文献２】「ポリアニリンと分子ナノチューブに
よる分子導線の構造と物性」、阿部ら、Ｐｏｌｙｍｅｒ
Ｐｒｅｐｒｉｎｔｓ、Ｊａｐａｎ、Ｖｏｌ．５０、Ｎ
ｏ．１３、２９８０（２００１）

【非特許文献３】「導電性高分子と分子ナノチューブか
らなる分子被覆導線」、下村らＰｏｌｙｍｅｒＰｒｅ
ｐｒｉｎｔｓ、Ｊａｐａｎ、Ｖｏｌ．５０、Ｎｏ．１
３、３２６５（２００１）

【００１２】

【発明が解決しようとする課題】従来の導電性高分子
は、一般に、剛直で、不溶不融性のものが多い。そこ
で、溶融性や溶解性の付与または向上のために側鎖を導
入したポリマー誘導体やオリゴマーが用いられている
（例えば、特許文献１、特許文献２、および特許文献３
参照）。しかしながら、側鎖を導入すると高分子鎖の柔
軟性が高くなり、使用温度範囲にガラス転移点が発現
し、その結果、ミクロブラウン運動によるサーモクロミ
ズムが生じ、π電子の共役長が短くなり、温度に対する
特性の安定性が低下するという問題が発生する。

【００１３】また、オリゴマーを用いると、信頼性が低
下するなど問題が生じる。また、オリゴマーを利用した
系では充分な移動度が得られておらず、重合度を上げる
か、あるいは、特許文献４等に記載されている様に配向
膜を用いて導電性有機化合物の配向性を高める等の対策
が必要である。

【００１４】さらに、π共役系高分子は、酸素や水分の
影響を受け易く、劣化し易いという問題がある。

【００１５】上述したように、従来の有機ＴＦＴ素子
は、十分な電気特性が得られておらず、安定性に乏し
く、かつ、寿命が短いという課題がある。

【００１６】近年、異種高分子同士あるいは高分子と低
分子との非共有結合性相互作用により複合した高分子コ
ンプレックス（高分子錯体）が新規機能性材料として着
目されている。例えば、導電性高分子をゲスト分子と
し、絶縁性の環状分子であるシクロデキストリン（Ｃ
Ｄ）またはシクロデキストリンから合成された分子ナノ
チューブをホスト分子とした高分子包接錯体は、分子導
線として有力視されている（例えば、非特許文献２およ
び非特許文献３）。しかしながら、高分子包接錯体から
なる半導体層を用いて有機ＴＦＴを形成した例は報告さ
れていない。

【００１７】本発明は、上記の諸点に鑑みてなされたも
のであり、その目的は、導電性高分子を用いたトランジ
スタの特性および／または信頼性を改善すること、およ
びそのようなトランジスタを用いた表示装置を提供する
ことにある。

【００１８】

【課題を解決するための手段】本発明によるトランジス
タは、第１電極と、第２電極と、前記第１電極と前記第
２電極との間に設けられた有機層と、前記有機層に電界
を印加するための第３電極とを備え、前記有機層は高分
子包接錯体を含むことを特徴とする。

【００１９】ある実施形態において、前記高分子包接錯
体は、ホスト分子に包接された導電性を有するゲスト高
分子を有する。

【００２０】ある実施形態において、前記ホスト分子は
架橋構造を有する高分子を含む。

【００２１】ある実施形態において、前記ゲスト高分子
は嵩高い末端基を少なくとも１方の末端に有しており、
それによって、前記ゲスト高分子が前記ホスト分子に包
接された状態が安定化されている。

【００２２】ある実施形態において、前記ゲスト高分子
は反応性の末端基を有し、前記末端基同士が結合してい
る。

【００２３】ある実施形態において、前記ゲスト高分子
はπ共役系高分子であって、前記末端基は前記ゲスト高
分子とπ共役系を形成している。

【００２４】ある実施形態において、前記ゲスト分子
は、線状高分子である。

【００２５】ある実施形態において、前記ホスト分子は
筒状分子である。

【００２６】ある実施形態において、前記ホスト分子
は、低分子量分子または高分子量分子のいずれかであ
る。

【００２７】ある実施形態において、前記ゲスト分子の
重合度が少なくとも１０以上２００以下である。

【００２８】ある実施形態において、電界効果型トラン
ジスタである。

【００２９】ある実施形態において、前記電界効果型ト
ランジスタは、ボトムゲート型、トップゲート型、およ
び平面型の内のいずれかである。

【００３０】ある実施形態において、ナノメータスケー
ルの有機トランジスタである。

【００３１】本発明の表示装置は、上記のいずれかのト
ランジスタと、前記トランジスタに接続された画素とを
備えることを特徴とする。

【００３２】本発明の表示装置は、基板と、前記基板上
に形成された薄膜トランジスタとを有し、前記薄膜トラ
ンジスタは高分子包接錯体を含む有機層を備えることを
特徴とする。

【００３３】ある実施形態において、ゲート電極、ソー
ス電極およびドレイン電極と、前記ゲート電極、前記ソ
ース電極および前記ドレイン電極の間に設けられたゲー
ト絶縁層とをさらに有し、前記有機層は前記ソース電極
および前記ドレイン電極上に設けられている。

【００３４】ある実施形態において、前記有機層は、前
記ソース電極および前記ドレイン電極と直接接触してい
る。

【００３５】ある実施形態において、ゲート電極、ソー
ス電極およびドレイン電極をさらに有し、前記有機層と
前記ゲート電極、前記ソース電極および前記ドレイン電
極とのいずれの間にも絶縁層が設けられていない。

【００３６】ある実施形態において、前記有機層は、前
記ゲート電極、前記ソース電極および前記ドレイン電極
のそれぞれと直接接触している。

【００３７】本発明の薄膜トランジスタの形成方法は、
基板を用意する工程と、前記基板上に薄膜トランジスタ
を形成する工程であって、高分子包接錯体を含む有機層
を形成する工程を含む工程とを包含することを特徴とす
る。

【００３８】ある実施形態において、ゲート電極を形成
する工程、ソース電極を形成する工程、およびドレイン
電極を形成する工程、および前記ゲート電極上にゲート
絶縁層を形成する工程を更に含み、前記有機層は前記ソ
ース電極および前記ドレイン電極上に形成される。

【００３９】ある実施形態において、ゲート電極を形成
する工程、ソース電極を形成する工程、およびドレイン
電極を形成する工程を更に含み、前記ゲート電極、前記
ソース電極および前記ドレイン電極の間に絶縁層が形成
されない。

【００４０】ある実施形態において、前記有機層が、前
記ゲート電極、前記ソース電極および前記ドレイン電極
のそれぞれと直接接触している。

【００４１】ある実施形態において、前記有機層は前記
ゲート電極を覆い、前記ソース電極および前記ドレイン
電極は前記有機層上に形成されている。

【００４２】ある実施形態において、前記有機層を形成
する工程は、スピンコート法、ディップコート法、キャ
スティング法、印刷法、マイクロパターニング法および
インクジェット法の内のいずれかの方法を用いて、前記
高分子包接錯体の溶液を前記基板上に付与または印刷す
ることによって、前記高分子包接錯体の膜を形成する工
程を包含する。

【００４３】本発明の表示装置の製造方法は、上記のい
ずれかの薄膜トランジスタの形成方法によってトランジ
スタを形成する工程と、前記トランジスタの接続される
ように画素を形成する工程とを包含することを特徴とす
る。

【００４４】ある実施形態の表示装置は、液晶表示装置
や有機ＥＬ表示装置などの薄型表示装置である。

【００４５】

【発明の実施の形態】以下、図面を参照しながら本発明
による実施形態のトランジスタを説明する。まず、トラ
ンジスタの有機層を構成する高分子包接錯体について説
明する。高分子包接錯体を含む有機層は半導体層として
機能することもできるし、半導体層として機能するとと
もにゲート絶縁層として機能することもできる。

【００４６】一般に「高分子コンプレックス」とは、阿
部康次著、高分子コンプレックス、高分子学会−編集、
共立出版、ｐ．２〜ｐ．３に掲載されているように、異
種高分子同士、あるいは高分子と低分子（金属錯体を含
む）が特定の分子間力（静電相互作用、水素結合、電荷
移動相互作用、ファンデアワールス力、疎水性相互作
用、配位結合等）を介して形成された分子集合体であ
り、特定の組成、性質を示す集合体のことである。そし
て高分子コンプレックスはその形状により、種々の錯体
に分類されるが、包接錯体はその代表的な例である。

【００４７】包接錯体とは、ホスト分子が形成する空隙
（以下、「内空」という。）中にゲスト分子を捕捉した
錯体を意味し、それは、ホスト分子の内空の形状から、
筒形およびかご型に分類される。本発明では、導電性を
有するゲスト高分子として線状高分子が好適に用いら
れ、ホスト分子としては筒型ホスト分子が好適に用いら
れる。なお、他のタイプの高分子をゲスト分子として用
いることも可能で、バスケットタイプの内空を有する分
子をホスト分子として利用することもできる。

【００４８】導電性ゲスト高分子としては、キャリア伝
導性の線状のπ共役系高分子が好ましい。π共役系高分
子のなかでも、ポリ（ｐ−フェニレン）、ポリ−ｐ（フ
ェニレンビニレン）、ポリチオフェン、ポリ（メトキシ
−（エチル−ヘキソキシ）−フェニレンビニレン）、ポ
リ（ジアルコキシ−フェニレンビニレン）、ポリ（ナフ
タレンビニレン）等が好適に用いられる。例示したこれ
らのπ共役系高分子は、ポリアニリンで代表される導電
性高分子と異なり、プロトンの脱離や付加が起こり難い
という特徴があり、その結果、電解液のｐｈやその他の
外的要因によって容易に導電体から絶縁体に転移を起こ
すことがないという利点を有している。

【００４９】また、π共役系高分子以外の高分子として
は、ポリスチレンスルホン酸塩やポリ（Ｎ−メチル−４
−ビニルピリジニウム塩）を好適に用いることができ
る。これらの高分子は、π共役系導電性高分子（例えば
ポリチオフェン）に対してドーピング剤として機能し、
また溶解性を向上することができる。ポリスチレンスル
ホン酸塩などは電荷が過多あるいは過少であるため、π
共役系高分子と電荷を授受することによって、π共役系
高分子に導電性を付与あるいは増大させることができ
る。

【００５０】導電性ゲスト高分子の重合度は、１０以上
であることが好ましく、２０以上であることがさらに好
ましい。一般に、重合度が高いほど安定性に優れ、ま
た、導電性にも優れる。但し、重合度が２００を超える
と溶解性が低下するなどするので好ましくない。他の好
ましい高分子材料を用いることもできる。

【００５１】筒型のホスト分子は、低分子であっても、
高分子であってもよい。例えば、シクロデキストリン、
クラウンエーテル、カリックスアレン、環状シラザン、
環状ヘミアセタールエステルならびにこれらの誘導体が
好適に用いられる。もちろん、これらの重合体（高分
子）も好適に用いられる。この中でも、シクロデキスト
リンおよびその誘導体ならびにこれらが架橋された高分
子が好適に用いられる。

【００５２】線状の導電性ゲスト分子が、非共有結合的
な相互作用によって、筒型のホスト分子の内空に包接さ
れるように、ゲスト分子およびホスト分子を選択する。
詳細なメカニズムは未解明な点も多く残されているが、
例えば、シクロデキストリンのように、分子の外側に極
性基を有し、内空が疎水性の筒型ホスト分子は、内空に
種々の線状導電性高分子を自発的に包接することが実験
的に確かめられている。すなわち、筒型ホスト分子と線
状導電性高分子は一種の自己組織化構造を形成する。ホ
スト分子に包接される線状導電性高分子の分子鎖の数は
典型的には１本または２本であるが、これに限られな
い。

【００５３】線状導電性高分子が筒型ホスト分子の内空
に包接されると、線状導電性高分子の運動が束縛される
結果、コンフォメーションが限定される。その結果、線
状導電性高分子の分子鎖に沿った方向のキャリア移動度
が大きくなる。また、コンフォメーションが限定される
ため、ミクロブラウン運動によるサーモクロミズムの発
生も抑制されるので、熱に対する安定性も向上する。

【００５４】また、筒型ホスト分子間の相互作用によっ
て高分子包接錯体同士が互いに実質的に平行または平行
に配列し、その内空に包接された線状導電性高分子はそ
の分子鎖に沿って実質的に平行または平行に配列される
ことになる。従って、高分子包接錯体で形成された半導
体層の線状導電性高分子の分子鎖に沿った方向のキャリ
ア移動度がさらに向上する。

【００５５】さらに、筒型ホスト分子は一般に絶縁性を
有しているので、線状導電性高分子間（分子鎖に垂直方
向に隣接する分子間）のホッピング伝導が抑制され、線
状高分子の分子鎖に沿った方向のキャリア移動度が向上
する。一般に従来の導電性高分子のキャリア移動度がａ
−Ｓｉやｐ−Ｓｉに比べて低いのは、導電性高分子のホ
ッピングサイトによるホッピング伝導が起こるためであ
る。導電性高分子と筒型ホスト分子とで高分子包接錯体
を形成させることにより、分子鎖に直交する方向のホッ
ピング伝導を抑制することによって、分子鎖に沿った方
向のキャリア移動度が向上するとともに、導電性は顕著
な異方性を呈するようになる。すなわち、キャリアの利
用効率が向上する。なお、高分子包接錯体の配向方向
は、例えば配向処理を施した基板の表面を利用すること
によって制御することができる。配向処理としては、例
えば、ポリイミドあるいはポリフェニレンビニレンにラ
ビング処理を施せばよい。なお、他の公知の配向処理を
行ってもよい。

【００５６】筒型ホスト分子は、低分子であってもよい
し、高分子であってもよい。高分子量の筒型ホスト分子
を用いることによって、キャリア移動度や安定性を向上
することができる。例えば、低分子量の筒型ホスト分子
の内空に線状導電性高分子を包接させてから、低分子量
の筒型ホスト分子を重合することによって高分子量の筒
型ホスト分子の内空に線状導電性高分子が包接された高
分子包接錯体が得られる。

【００５７】分子の外側の極性基を有する筒型ホスト分
子や分子の外側に極性基を導入することによって極性溶
媒に対する溶解性を改善することができる。すなわち、
線状導電性高分子をそのまま用いると溶媒に溶解できな
いものであっても、筒型ホスト分子と高分子包接錯体を
形成させることによって、溶媒に対する溶解性を向上す
ることができる。筒型ホスト分子の外側の極性は化学的
に修飾することによって調節することができる。また、
線状導電性高分子と筒型ホスト分子の内空との親和性も
それぞれを化学的に修飾することによって調節すること
ができる。但し、線状導電性高分子としてπ共役系高分
子を用いる場合、高分子鎖は本質的に疎水性であるの
で、π共役系高分子を化学修飾することなく疎水性の内
空を有するホスト分子を用いることが好ましい。π共役
系高分子を化学修飾すると分子鎖が大きくなり、筒型ホ
スト分子の内空に包接され難くなったり、高分子包接錯
体に対する機能性部分の体積割合が小さくなる。

【００５８】また、線状導電性高分子を筒型ホスト分子
の内空に包接させることによって、線状導電性高分子を
外界から保護することができる。すなわち、疎水性の内
空に包接された導電性高分子は、空気中の水分や酸素か
ら保護されるので、酸化などによる劣化が抑制され、寿
命が著しく長くなる。

【００５９】線状導電性高分子の末端に嵩高い末端基を
導入することが好ましい。線状導電性高分子が筒型ホス
ト分子の内空に包接される反応は、一種の平衡反応であ
り、ホスト分子の内空に一旦包接された線状導電性高分
子が内空から離脱することがある。線状導電性高分子の
末端に嵩高い末端基を導入することによってこの離脱を
防止し、高分子包接錯体を安定化することができる。末
端基は、線状高分子の両方の末端に導入することが好ま
しいが、一方の末端であっても十分な効果を得ることが
できる。

【００６０】ここでいう「嵩高い」末端基とは、線状導
電性高分子がホスト分子の内空から離脱するのを抑制・
防止する効果が得られる程度の大きさを有する末端基を
指し、内空の大きさや線状導電性高分子の構造にも依存
する。例えば、ホスト分子としてシクロデキストリンを
用いる場合、最も内空サイズの小さいα−シクロデキス
トリンの場合、ベンゼン環を１つ有する末端基であれ
ば、キャップとして機能する。また、最も内空サイズの
大きいγ−シクロデキストリンの場合には、ベンゼン環
を３つ以上有する末端基であればキャップとして機能す
る。

【００６１】嵩高い末端基としては、例えば不飽和結合
を有する化合物として、ペリレン誘導体＞ペリレン＞ピ
レン誘導体＞ピレン＞フェナントレン誘導体、アントラ
セン誘導体＞フェナントレン、アントラセン＞ナフタレ
ン誘導体＞ナフタレンを挙げることができる（＞は体積
の大小関係を示す）。また、飽和化合物としては、シク
ロオクタデカン＞シクロテトラデカン＞シクロドデカン
＞シクロデカン、アダマンタンを挙げることができる。

【００６２】また、末端基は反応性を有し、互いに結合
するものが好ましい。特に、線状高分子としてπ共役系
高分子を用いる場合には、不飽和結合を有する化合物を
末端基として導入し、末端基同士を結合させることによ
って、π共役長が長くなるとともに、導電性高分子の末
端の数が減少することによってホッピング伝導のサイト
がさらに減少するので、導電性高分子の分子鎖方向に沿
ったキャリア移動度をさらに向上させることができる。
また、不飽和結合を有する末端基を導入すると、末端基
同士を結合させる反応として光反応を利用できるという
利点もある。なお、末端に導入した反応性基を互いに結
合させ、線状導電性高分子を高分子量化することによっ
て得られる効果は、嵩高い末端基に限られない。

【００６３】以下に例示する実施形態のトランジスタに
おいては、シクロデキストリン系化合物（誘導体および
架橋体を含む）をホスト分子として用い、導電性のゲス
ト高分子としてπ共役系高分子を用いる。

【００６４】まず、有機半導体層に好適に用いられる高
分子包接錯体について説明する。

【００６５】代表的なシクロデキストリンは、下記の
（化１）で示されるように、グルコースの環状オリゴマ
ーである。シクロデキストリンは、グルコースの数（４
〜１０個）によって内空の大きさを選択できる。また、
シクロデキストリンは、純度の高い化合物を大量に入手
することが容易であり、様々な化学的修飾が容易である
という利点も有している。

【００６６】

【化１】

【００６７】シクロデキストリンは、内空のサイズによ
り、α−シクロデキストリン、β−シクロデキストリ
ン、γ−シクロデキストリンに分けられ、α−シクロデ
キストリンの内空が最も小さく、γ−シクロデキストリ
ンの内空が最も大きい。これらのサイズの異なるシクロ
デキストリンは目的、用途に合わせて使い分ければよ
い。

【００６８】シクロデキストリンは、分子の外側にヒド
ロキシル基等の極性が高い官能基を有するので、内空は
極性が低く疎水性の高い状態になっている。そのため、
π共役系高分子などの疎水性の高い化合物を内空に容易
に取り込み、包接錯体を形成し易い。

【００６９】また、高分子包接錯体は、シクロデキスト
リン分子の外側の極性基の作用によって、極性溶媒に溶
解し易い。また、シクロデキストリンの内空に取り込ま
れたゲスト分子は、運動が束縛されコンフォメーション
が限定されるので、上述したように、キャリア移動度や
安定性が向上する。また、導電性高分子間のホッピング
伝導が抑制されることによってキャリア移動度が上昇す
る。シクロデキストリンは、図１（ａ）および（ｂ）
に模式的に示すように、π共役系導電性高分子を包接す
る。図１（ａ）および（ｂ）では、シクロデキストリン
を筒として示している。

【００７０】図１（ａ）に示した高分子包接錯体は、１
本の線状導電性高分子が複数のシクロデキストリンの内
空を貫通した構造を有している。図１（ａ）の高分子包
接錯体は、複数の低分子シクロデキストリンを有してい
るが、図１（ｂ）に示したように、隣接するシクロデキ
ストリンが互いに架橋した高分子シクロデキストリン
（シクロデキストリン架橋体）を有する高分子包接錯体
としてもよい。このような架橋構造を有するシクロデキ
ストリンは、例えば、特開平１０−１９５１０８号公報
に開示されている方法で合成することができる。高分子
包接錯体を形成することによるキャリア移動度の上昇お
よび安定性の向上効果は、架橋構造を有するシクロデキ
ストリンを用いた場合の方が大きい。もちろん、低分子
シクロデキストリンと架橋シクロデキストリンとを組み
合わせて用いてもよい。

【００７１】シクロデキストリンの内空の大きさは、グ
ルコースの数によって異なるので、図２（ａ）および
（ｂ）に示すように、線状導電性高分子の２本の分子鎖
がシクロデキストリンの内空を貫通する構造を有する高
分子包接錯体を形成することもできる。シクロデキスト
リンに包接される導電性高分子は典型的には同種である
が、異種の高分子であってもよい。

【００７２】また、図３に示すように、導電性線状高分
子の末端に光反応性官能基（ここではアントラセン）を
導入し、線状高分子の末端同士を光反応等により結合さ
せることにより、よりホッピングサイトの数を少なくす
ることができる。従って末端基の導入により、より高い
キャリア移動度が得られる。光反応性官能基としては、
光二量化反応性を示すアントラセンやナフタレン等が好
適に用いられる。

【００７３】また、ここでは嵩高い末端基を導入してい
るので、導電性線状高分子がシクロデキストリンの内空
から離脱するのを防止することもできる。末端基の大き
さは、シクロデキストリンの内空の大きさに応じて適宜
選択され得る。

【００７４】キャリア伝導性の線状のπ共役系高分子材
料としては、ポリ−ｐ−フェニレンビニレンを例示した
が、これ以外に、ポリ（ｐ−フェニレン）、ポリチオフ
ェン、ポリ（メトキシ−（エチル−ヘキソキシ）−フェ
ニレンビニレン）、ポリ（ジアルコキシ−フェニレンビ
ニレン）、ポリ（ナフタレンビニレン）等が好適に用い
られ、その重合度は１０以上が好ましく、２０以上がさ
らに好ましい。

【００７５】上述した高分子包接錯体を用いて半導体層
として機能する有機層を形成する方法には、公知の成膜
方法を広く適用することができる。高分子包接錯体は、
導電性高分子そのものに比べて溶媒に対する溶解性に優
れるので、種々の溶媒を用いて溶液を調製することがで
きる。この溶液をスピンコーティング法、ディップコー
ティング法、キャスティング法、印刷法およびインクジ
ェット法等の方法により基板上に塗布または印刷し、乾
燥後、必要に応じて加熱処理することにより、高分子包
接錯体の膜を形成することができる。また、半導体層を
支持体上に形成し、支持体から基板に転写してもよい。

【００７６】次に、高分子包接錯体からなる有機層を備
えるトランジスタの構成を説明する。以下では、アクテ
ィブ駆動型の表示装置のアクティブ素子として好適に用
いられる電界効果型トランジスタ（以下、ＦＥＴとい
う。）を例示する。本発明はＦＥＴに限られず、ボトム
ゲート型、トップゲート型や平面型（ゲート電極、ソー
ス電極およびドレイン電極が共通の面内に隣接して配置
された非積層型）を含む他のＦＥＴやトランジスタにも
適用される。

【００７７】本発明によるＦＥＴ１０の模式な断面図を
図４に示す。ＦＥＴ１０は、ボトムゲート型のトランジ
スタであり、絶縁性基板１上に形成されたゲート電極２
と、ゲート電極２を覆うように形成されたゲート絶縁層
３と、ゲート絶縁層３上に形成されたソース電極４およ
びドレイン電極５と、ソース電極４とドレイン電極５と
の間に設けられた半導体層（有機層）６をと有してい
る。また、半導体層６は、ソース電極４およびドレイン
電極５のそれぞれの一部を覆うように形成されている。

【００７８】ＦＥＴ１０は、例えば、以下のようにして
製造される。

【００７９】まず、絶縁性基板１上にゲート電極２を形
成する。ゲート電極２の材料としては、Ｃｒ、Ａｌ、Ｔ
ａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉ
ｎ、Ｎｉ、Ｎｄやこれらの合金、ポリシリコン、非晶質
シリコン、錫酸化物、酸化インジウム、インジウム錫酸
化物（ＩＴＯ；ＩｎｄｉｕｍｕＴｉｎＯｘｉｄｅ）
等の無機材料や、ドープされた導電性高分子（例えば、
ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリ
スチレンスルホン酸ナトリウムとの混合物等）等の有機
材料が挙げられる。また、２層以上の膜を積層しても良
い。蒸着法やスパッタリング法、塗布法または印刷法な
ど材料に応じた公知の成膜方法を用いて導電性の膜を堆
積した後、フォトリソグラフィー工程およびエッチング
工程によって、この導電性膜をゲート電極２の所定の形
状に加工する。

【００８０】次に、ゲート電極２を覆うように、ゲート
絶縁層３を形成する。ゲート絶縁層３の材料としては、
ＳｉＯ₂、ＳｉＮ、Ａｌ₂Ｏ₃、等の無機材料や、ポリク
ロロピレンポリエチレンテレフタレート、ポリオキシメ
チレン、ポリビニルクロライド、ポリフッ化ビニリデ
ン、ポリメチルメタクリレート、ポリカーボネート、ポ
リイミド、ポリサルフォン、ポリオルガノシロキサンな
どの高分子材料が挙げられる。また、２層以上の膜を積
層しても良い。ゲート絶縁層３も公知の成膜方法で堆積
され、必要に応じてパターニングされる。

【００８１】ゲート絶縁層３上にソース電極４およびド
レイン電極５を形成する。ソース電極４およびドレイン
電極５の材料としては、ゲート電極２と同様の材料を用
いて、同様の方法で形成され得る。もちろん、ゲート電
極２の材料とソース電極４およびドレイン電極５の材料
とは異なっても良いし、同じでも良い。２層以上の膜を
積層しても良い。

【００８２】次いで、高分子包接錯体を含む有機半導体
層を形成する。例えば、高分子包接錯体を含む半導体層
は、上述したように、高分子包接錯体の溶液を調製し、
この溶液を用いて種々の塗布方法および印刷法で形成す
ることができる。乾燥後、必要に応じて加熱処理するこ
とにより、高分子包接錯体の膜を形成することができ
る。

【００８３】以上の工程により、本発明によるＦＥＴ１
０を製造することができる。本発明によるＦＥＴの構造
は、上記の例に限られず、トップゲート型であってもよ
く、さらに、ドレイン電極／ゲート電極／ソース電極が
同じ層に並んで配置された平面型などの非積層型構造で
も構わない。

【００８４】本発明による有機ＦＥＴが有する半導体層
は、上述したように、高分子包接錯体を有するので、高
いキャリア移動度を有する。さらに、空気中の酸素や水
分の影響を受け難いので安定性が高く、高信頼性、高耐
久性を有する。また、高分子包接錯体は、互いに平行に
配向するので導電異方性の半導体層となる。半導体層を
形成する過程で、下地層に配向処理を行い、高分子包接
錯体をゲート長方向に平行に配向させると、半導体層の
キャリア移動度を実質的に向上させることができる。

【００８５】また、この半導体層は、単に高分子包接錯
体を含む溶液を塗布または印刷するだけで形成すること
ができるとともに、半導体膜の形成に高い温度を必要と
しないので、プラスチック基板上にも容易に形成でき
る。

【００８６】また、高分子包接錯体の導電性高分子の種
類や不純物のドープ量を多くすることによって、電極と
して利用可能なレベルの導電性を有する膜を形成するこ
ともできるので、ゲート電極２、ソース電極４およびド
レイン電極５を全て、高分子包接錯体を含む膜で形成す
ることもできる。

【００８７】なお、電極材料として用いられる従来の導
電性高分子としては、例えば、ポリスチレン鎖、ポリシ
ロキサン鎖、ポリエーテル鎖、ポリエステル鎖、ポリア
ミド鎖やポリイミド鎖等の主鎖に、フタロシアニン系誘
導体、アゾ化合物系誘導体、ペリレン系誘導体、キナク
リドン系誘導体、多環キノン系誘導体、シアニン系誘導
体、フラーレン誘導体、インドール、カルバゾール等の
含窒素環式化合物誘導体、ヒドラゾン誘導体、トリフェ
ニルアミン誘導体、多環芳香族化合物誘導体等の側鎖が
導入されたものが挙げられる。さらに、共役系高分子鎖
である、ポリ（ｐ−フェニレン）等の芳香族系共役系高
分子、ポリアセチレン等の脂肪族系共役系高分子、ポリ
ピロールやポリチオフェン等の複素環式共役系高分子、
ポリアニリン類やポリフェニレンサルファイド等の含ヘ
テロ原子共役系高分子、ポリ（フェニレンビニレン）や
ポリ（アリーレンビニレン）や、ポリ（チエニレンビニ
レン）等の上記共役系高分子の構成単位が交互に結合し
た構造を有する複合型共役系高分子等の炭素型共役系高
分子や、ポリシラン類や、ジシラニレンポリマー類、ジ
シラニレンー炭素系共役性ポリマー構造などが挙げられ
る。

【００８８】本発明によるＦＥＴは、液晶表示装置や有
機ＥＬ表示装置や、トランジスタを含む他の表示装置に
好適に用いられる。例えば、表示装置を作製する際に
は、ＦＥＴ１０のドレイン電極５に接続された画素電極
を形成する必要がある。画素電極は、透過型液晶表示装
置の場合、錫酸化物、酸化インジウム、ＩＴＯ等の透明
導電膜を用いて形成される。反射型液晶表示装置の場
合、ＡｌやＡｇ等の金属膜を用いて形成される。また、
有機ＥＬ表示装置を作製する際には、Ｍｇ、Ｃａ、Ａ
ｌ、Ａｕ等の金属膜を用いる。画素電極にドレイン電極
やソース電極と同じ材料を用いると、画素電極をドレイ
ン電極やソース電極と同じ工程で形成することができ
る。また、異なる材料を用いる場合は、ドレイン電極や
ソース電極を形成する前あるいは後に画素電極を形成す
る。

【００８９】本発明によるＦＥＴを用いることによっ
て、液晶表示装置や有機ＥＬ表示装置などのアクティブ
駆動型の表示装置を安価に製造することができる。もち
ろん、本発明によるトランジスタは、他の種々の電子機
器に用いることができる。

【００９０】以下、本発明によるトランジスタの半導体
層に好適に用いられる高分子包接錯体の合成例を示す。

【００９１】シクロデキストリンを用いて導電性線状高
分子を包接するためには、慣用的な方法を利用すること
ができる。シクロデキストリンを所定の溶媒に溶解させ
て攪拌し、そこに導電性線状高分子を添加するだけで、
包接錯体を形成することができる。攪拌は、好ましくは
室温〜７０℃、より好ましくは２０℃〜４０℃において
行う。種々のシクロデキストリン系化合物が市販されて
おり、架橋シクロデキストリンは、例えば上述の特開１
０−１９５１０８号公報に記載されている方法に従って
合成することができる。

【００９２】次に、図５を参照しながら、導電性線状高
分子の末端に光反応性官能基を導入した高分子包接錯体
の合成方法を説明する。ここでは、導電性高分子とし
て、ポリチオフェンを用いて説明する。

【００９３】まず、（化２）で示されるポリチオフェン
をビルスマイヤー反応によりホルミル化（またはアルデ
ヒド化）させると（化３）の化合物が得られる。（化
３）をトーレンス試薬（銀アンモニウムイオン）を用い
て酸化させると、（化４）で示される、末端がカルボキ
シル基で修飾されたポリチオフェンが得られる。

【００９４】さらに（化４）のカルボキシル基を塩化チ
オニル等の試薬を用いて、（化５）で示される酸塩化物
が得られる。（化５）で示されるポリチオフェンの酸塩
化物をシクロデキストリンで包接した後、アントラセン
メタノールと反応させることにより、（化６）で示され
る末端にアントラセンを導入したポリチオフェンが得ら
れる。

【００９５】（化６）で示される高分子包接錯体に特定
波長の光を照射することにより、アントラセンの光二量
化反応が起こり、より共役長の長い筒型状の高分子包接
錯体が得られる（図３参照）。

【００９６】本合成例は、導電性高分子としてポリチオ
フェンを用いたが、他の導電性高分子（ポリフェニレン
系、ポリフェニレンビニレン系、ポリフルオレン系等）
についても同様の合成経路を用いて末端を修飾すること
ができる。

【００９７】図４に示した逆スタガー構造の有機薄膜ト
ランジスタ１０を作製する。ゲート電極２はＴａを、ソ
ース電極４およびドレイン電極５はアルミニウムを用い
て形成する。有機半導体層６は、ポリチオフェンをシク
ロデキストリン化合物で包接した種々の高分子包接錯体
を用いる。

【００９８】トランジスタ１０は、例えば、以下の手順
で好適に作製される。

【００９９】（１）マスクを用いた蒸着法でＴａを基板
１上に堆積することによって、ゲート電極２を形成す
る。

【０１００】（２）ゲート電極２の表面を酸化すること
によって、ゲート絶縁層３を形成する。

【０１０１】（３）マスクを用いた蒸着法でアルミニウ
ムを堆積することによって、ソース電極４およびドレイ
ン電極５を形成する。このとき、チャネル長が例えば約
１２μｍとなるように、ソース電極４とドレイン電極５
との間隔を設定した。

【０１０２】（４）高分子包接錯体を含む溶液をインク
ジェット法により所定の位置に付与し、乾燥することに
よって、有機半導体層６を形成する。有機半導体層６は
単分子層以上であればよく、１００ｎｍ以上１０００ｎ
ｍ以下の範囲にあることが好ましい。

【０１０３】高分子包接錯体として、ポリチオフェン
（化２）をシクロデキストリン（化１：ｎ＝７）で包接
した高分子包接錯体を用いると、有機薄膜ＦＥＴ１０の
キャリア移動度として、０．３ｃｍ²Ｖ^-1ｓ^-1を得るこ
とができる。キャリア移動度は、例えばタイムオブフラ
イト法によって測定され得る。また、電流―電圧特性と
しては、およそ７桁のオン／オフ電流比を得ることがで
きる。キャリア移動度、オン／オフ電流比の両結果は共
に現行のａ−Ｓｉの性能に匹敵するものである。また、
この有機薄膜ＦＥＴ１０の寿命は、ポリチオフェン（化
２）だけを用いて半導体層を形成した場合の５倍以上
（例えば１万時間を越える）を有し得る。なお、ポリチ
オフェン（化２）だけを用いて半導体層を形成した場合
のキャリア移動度は８．５ｘ１０^-5ｃｍ²Ｖ^-1ｓ^-1であ
り、またオン／オフ電流比はおよそ３桁程度である。

【０１０４】上記の高分子包接錯体のシクロデキストリ
ンに代えて、架橋シクロデキストリン（図１（ｂ）参
照）を用いることによって、キャリア移動度をさらに向
上（例えば０．８ｃｍ²Ｖ^-1ｓ^-1程度）させることがで
きる。

【０１０５】上記の高分子包接錯体のポリチオフェンの
末端をアントラセンでキャップすることによって、キャ
リア移動度をさらに向上（例えば１．３ｃｍ²Ｖ^-1ｓ^-1
程度）させることができる。さらに、このアントラセン
を光二量化することによって、キャリア移動度をさらに
向上（例えば８．５ｃｍ²Ｖ^-1ｓ^-1程度）させることが
できる。

【０１０６】次に、本発明によるトランジスタを用いた
液晶表示装置１００の模式的な断面図を図６に示す。こ
の液晶表示装置１００は典型的なＴＮモードのＴＦＴ型
液晶表示装置であり、ＴＦＴとして高分子包接錯体から
形成された半導体層を有するＦＥＴ１０を用いた点以外
は公知の構成を有しており、公知の方法で製造できる。

【０１０７】ガラス基板１１上に、ゲート電極１２、ゲ
ート絶縁層１３、ソース電極１４、ドレイン電極１５お
よび有機半導体層１６を有するＦＥＴ１０が形成されて
いる。ＦＥＴ１０のドレイン電極１５には、ＩＴＯから
形成された画素電極１７が接続されている。対向基板の
ガラス基板１１には、ＩＴＯから形成された対向電極１
９が設けられている。一対の基板１１の液晶層２０側の
表面は、配向膜１８を全面に設けられている。液晶層２
０の液晶分子は、配向膜１８によってＴＮ配向されてい
る。液晶材料として正の誘電率異方性を持つネマティッ
ク液晶を用い、プレチルト角が約２°のポリイミド配向
膜を用いる。

【０１０８】この液晶表示装置１００は４Ｖで駆動する
ことができる。本発明によるトランジスタは従来のａ−
ＳｉＴＦＴに比べ高いキャリア移動度を有し、さらにオ
ン／オフ電流比が大きいことから、より小型化すること
ができる。従って開口率を従来のａ−ＳｉＴＦＴを用い
た場合の６５％を８５％まで向上することができる。そ
の結果、冷陰管バックライトを用いたときの輝度は、従
来の３００Ｃｄから５００Ｃｄに向上することができ
る。さらに、オン／オフ電流比がａ−ＳｉＴＦＴより高
いため、正面コントラスト比を従来の３００：１から５
００：１に向上することができる。さらに、正面コント
ラスト比が向上することによって、視野角特性も改善さ
れ得る。コントラスト比が１０：１以上となる視野角は
上下、左右共８０°以上となり得る。

【０１０９】このように、本発明のＦＥＴを用いること
によって、液晶表示装置を高性能化することができる。
また、ＦＥＴの製造プロセスを簡略化することができる
ので、液晶表示装置を安価に製造することができる。本
発明によるＦＥＴは、例示した液晶表示装置に限られ
ず、種々のタイプの液晶表示装置に用いることができ
る。

【０１１０】次に、本発明によるトランジスタを用いた
有機ＥＬ表示装置２００の模式的な断面図を図７に示
す。この有機ＥＬ表示装置２００は典型的なＴＦＴ型有
機ＥＬ表示装置であり、ＴＦＴとして高分子包接錯体か
ら形成された半導体層を有するＦＥＴ１０を用いた点以
外は公知の構成を有しており、公知の方法で製造でき
る。上述したように、ＴＦＴ１０は、ゲート電極１０
２、ゲート絶縁層１０３、ソース電極１０４、ドレイン
電極１０５および有機半導体層１０６を有している。

【０１１１】有機ＥＬ表示装置２００は、透明電極（Ｉ
ＴＯ）１０７が被覆された透明基板１０１上に有機薄膜
からなる電界発光層１１１および正孔輸送層１１２が積
層され、その上にマトリックス状に分離された画素電極
１１３が形成されており、各画素電極１１３上には、ド
レイン電極１０５を介してＦＥＴ１０が配置されてい
る。

【０１１２】この有機ＥＬ表示装置２００は、発光面を
ＦＥＴ１０の大きさに依存せずに配置することができる
のでの発光面の開口率が高い。また、層間絶縁層１１４
は平坦化層として機能するので、フルカラー表示装置を
構成する場合、各画素のＦＥＴ１０は平坦な層の上に構
成することができる。

【０１１３】有機ＥＬ表示装置２００は、例えば、ソー
ス電圧５Ｖ、ゲート電圧５Ｖで駆動することができ、従
来の２０００Ｃｄ／ｍ²〜３０００Ｃｄ／ｍ²の発光輝度
を７０００Ｃｄ／ｍ²まで向上することができる。ま
た、動画表示も可能である。

【０１１４】さらに、電界発光層１１１として、赤色発
光層、緑色発光層、青色発光層をストライプ状に並べて
形成することによってカラー表示装置を構成することが
できる。このカラー表示装置で例えばソース電圧５Ｖ、
ゲート電圧５Ｖで、動画表示すると、従来の１０００〜
１５００Ｃｄ／ｍ²の発光輝度を３０００Ｃｄ／ｍ²まで
向上することができる。さらに、オン／オフ電流比がａ
−ＳｉＴＦＴより高いため、正面コントラスト比を従来
の３００：１から５５０：１に向上することができる。

【０１１５】このように、本発明のＦＥＴを用いること
によって、有機ＥＬ表示装置を高性能化することができ
る。また、ＦＥＴの製造プロセスを簡略化することがで
きるので、有機ＥＬ表示装置を安価に製造することがで
きる。本発明によるＦＥＴは、例示した有機ＥＬ表示装
置に限られず、種々のタイプの有機ＥＬ表示装置に用い
ることができる。

【０１１６】なお、逆スタガー型のＦＥＴ１０を用いた
例を説明したが、プレーナ型のＦＥＴを用いることもで
きる。

【０１１７】上述した種々の構造を有する実施形態の表
示装置に限られず、高分子包接錯体を含む有機層を備え
た他の構成のトランジスタを例えば表示装置に用いるこ
とができる。

【０１１８】図８Ａは、本発明の他の実施形態によるボ
トムゲート型のＦＥＴ３００の断面構造を模式的に示す
図である。もちろん、これに限られず、トップゲート型
を含む他のトランジスタに適用することができる。

【０１１９】図８Ａに示したように、ＦＥＴ３００は、
絶縁性基板３０１上にゲート電極３０２を有している。
従来のＦＥＴや上述の実施形態のＦＥＴと異なり、ＦＥ
Ｔ３００は、ゲート電極３０２を覆うゲート絶縁層を有
していない。その代わりに、高分子包接錯体を含む有機
層３０６がゲート電極３０２を覆うように形成されてい
る。ソース電極３０４およびドレイン電極３０５は、有
機層３０６上に形成されている。有機層３０６は、半導
体層とゲート絶縁層との機能を有している。有機層３０
６は、高分子包接錯体の単分子層でも良いし、単分子で
あってもよい。

【０１２０】ＦＥＴ３００は、例えば、以下の様にして
製造することができる。

【０１２１】まず、ゲート電極３０２を絶縁性基板３０
１上に形成する。ゲート電極３０２の好ましい材料とし
て、ゲート電極２の材料としては、Ｃｒ、Ａｌ、Ｔａ、
Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎ
ｉ、Ｎｄやこれらの合金、ポリシリコン、非晶質シリコ
ン、錫酸化物、酸化インジウム、インジウム錫酸化物
（ＩＴＯ；ＩｎｄｉｕｍｕＴｉｎＯｘｉｄｅ）等の
無機材料や、ドープされた導電性高分子（例えば、ポリ
エチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチ
レンスルホン酸ナトリウムとの混合物等）等の有機材料
が挙げられる。また、２層以上の膜を積層しても良い。
蒸着法やスパッタリング法、塗布法または印刷法など材
料に応じた公知の成膜方法を用いて導電性の膜を堆積し
た後、フォトリソグラフィー工程およびエッチング工程
によって、この導電性膜をゲート電極２の所定の形状に
加工する。

【０１２２】次に、ゲート電極３０２を覆うように、有
機層３０６を形成する。例えば、高分子包接錯体を含む
有機層は、上述したように、高分子包接錯体の溶液を調
製し、この溶液を用いて種々の塗布方法および印刷法で
形成することができる。乾燥後、必要に応じて加熱処理
することにより、高分子包接錯体の膜を形成することが
できる。

【０１２３】上記高分子包接錯体の溶液の調製に際して
は、図８Ｂに示すように、ホスト分子（例えば、ＣＤ）
を過剰にゲスト分子と混合することが好ましい。絶縁性
を有するホスト分子を過剰に含む上記溶液を用いること
によって、ゲスト分子をより完全に覆うことができる。
さらに、上記溶液に過剰に含まれたホスト分子は、ゲー
ト絶縁層として機能することができる層を形成すること
もできる。従って、半導体層およびゲート絶縁層として
機能する有機層を形成する場合には、ホスト分子を過剰
に含む溶液を用いることが好ましい。

【０１２４】次に、有機層３０６上にソース電極３０４
およびドレイン電極３０５を形成する。ソース電極３０
４およびドレイン電極３０５の材料としては、ゲート電
極３０２と同様の材料を用いて、同様の方法で形成され
得る。もちろん、ゲート電極３０２の材料とソース電極
３０４およびドレイン電極３０５の材料とは異なっても
良いし、同じでも良い。２層以上の膜を積層しても良
い。

【０１２５】図８Ａに示した構造および配置は、本願明
細書に開示した表示装置や他の適当な表示装置に用いら
れる他のトランジスタに適用することができる。

【０１２６】高分子包接錯体を含む有機層、ゲート電
極、ソース電極およびドレイン電極の他の構成も可能で
ある。

【０１２７】図９Ａは、本発明の実施形態によるＦＥＴ
４００の高分子包接錯体の他の構成を含む部分を模式的
に示す図である。

【０１２８】図９Ａにおいて、高分子包接錯体を含む有
機層４０６、ゲート電極４０２、ソース電極４０４、ド
レイン電極４０５の配置およびこれを形成するプロセス
は、例えば、図８Ａに示したのと同様であることが好ま
しい。但し、高分子包接錯体を含む有機層４０６の絶縁
性の包接化合物が部分的に除去されており、導電性高分
子がその上に直接形成されたソース電極４０４およびド
レイン電極４０５と電気的に接触している点において、
図８Ａに示した構成と異なっている。

【０１２９】この有機層４０６の形成方法の例を図９Ｂ
を参照しながら説明する。ここでは、導電性高分子とし
て、ポリチオフェンを用いて説明する。

【０１３０】まず、（化７）で示されるポリチオフェン
をビルスマイヤー反応によりジホルミル化（またはジア
ルデヒド化）させると（化８）の化合物が得られる。
（化３８）をトーレンス試薬（銀アンモニウムイオン）
を用いて酸化させると、末端がカルボキシル基で修飾さ
れたポリチオフェンが得られる。さらに、このカルボキ
シル基を塩化チオニル等の試薬を用いて、（化９）で示
される酸塩化物が得られる。

【０１３１】次に、（化９）で示されるポリチオフェン
の酸塩化物をシクロデキストリンで包接することによっ
て、（化１０）で示される抱接錯体が得られる。この包
接錯体（化１０）をアントラセンメタノールと反応させ
ることにより、（化１１）で示される末端にアントラセ
ンを導入したポリチオフェンが得られる。

【０１３２】（化１１）で示される高分子包接錯体と
（化１２）で示される末端にアントラセンを有するポリ
チオフェンとの混合物に特定波長の光を照射すると、ア
ントラセンの光二量化反応が起こる。その結果、図９Ｂ
において（化１３）で示す、共役鎖の両端末が露出され
た筒状の高分子包接錯体が得られる。

【０１３３】図１０は、本発明の実施形態によるＦＥＴ
５００の高分子包接錯体の他の構成を含む部分を模式的
に示す図である。

【０１３４】図１０に示した構成は、高分子包接錯体を
含む有機層５０６の導電性高分子と電気的な接続を形成
するソース電極５０４およびドレイン電極５０５の配置
が、図８Ａに示した構成と異なっている。ゲート電極５
０２、ソース電極５０４およびドレイン電極５０５は、
金属結晶から形成されている。ソース電極５０４および
ドレイン電極５０５は、有機層５０６の両端部におい
て、高分子包接錯体のゲスト分子である導電性高分子と
電気的に接続されている。ゲート電極５０２と導電性高
分子とは絶縁性ホスト分子（ＣＤ）によって絶縁されて
いる。高分子包接錯体としては、図９Ｂに化学式１３で
示した両端において導電性高分子が絶縁性のホスト分子
（ＣＤ）から露出されたものを用いることが好ましい。

【０１３５】図１０に示したトップゲート型の構成は、
例えば、基板（不図示）にソース電極５０４およびドレ
イン電極５０５を公知の成膜プロセスおよびパターニン
グプロセスによって形成し、図８Ａを参照しながら説明
したのと同様の方法で高分子包接錯体を含む有機層５０
６を形成した後、有機層５０６上に、例えばインクジェ
ット法を用いてゲート電極５０２を形成することによっ
て、作製することができる。勿論、トップゲート型に限
られず、高分子包接錯体を含む有機層５０６、ゲート電
極５０２、ソース電極５０４、ドレイン電極５０５の配
置およびこれを形成するプロセスは、例えば、図８Ａに
示したのと同様であってもよい。

【０１３６】図１１は、本発明の実施形態によるＦＥＴ
６００の高分子包接錯体の他の構成を含む部分を模式的
に示す図である。

【０１３７】図１１に示した構成は、高分子包接錯体を
含む有機層６０６の導電性高分子と電気的な接続を形成
するソース電極６０４およびドレイン電極６０５の配置
が、図８Ａに示した構成と異なっている。また、ゲート
電極６０２、ソース電極６０４およびドレイン電極６０
５は、従来の導電性高分子（π共役系高分子とドーパン
ト高分子との混合物）から形成されている。ソース電極
６０４およびドレイン電極６０５は、有機層６０６の両
端部において、高分子包接錯体のゲスト分子である導電
性高分子と電気的に接続されている。ゲート電極６０２
と導電性高分子とは絶縁性ホスト分子（ＣＤ）によって
絶縁されている。高分子包接錯体としては、図９Ｂに化
学式１３で示した両端において導電性高分子が絶縁性の
ホスト分子（ＣＤ）から露出されたものを用いることが
好ましい。

【０１３８】図１１に示したトップゲート型の構成は、
例えば、基板（不図示）にソース電極６０４およびドレ
イン電極６０５を公知の成膜プロセスおよびパターニン
グプロセスによって形成し、図８Ａを参照しながら説明
したのと同様の方法で高分子包接錯体を含む有機層６０
６を形成した後、有機層６０６上に、例えばインクジェ
ット法を用いてゲート電極６０２を形成することによっ
て、作製することができる。勿論、トップゲート型に限
られず、高分子包接錯体を含む有機層５０６、ゲート電
極５０２、ソース電極５０４、ドレイン電極５０５の配
置およびこれを形成するプロセスは、例えば、図８Ａに
示したのと同様であってもよい。

【０１３９】図８Ａ、図９Ａ、図１０および図１１に示
した好ましい実施形態の構成によって、以下に説明する
利点を得ることができる。上記の説明から明らかなよう
に、図８Ａ、図９Ａ、図１０および図１１に示した実施
形態のトランジスタは、ゲート絶縁層を有していない。
これは、高分子包接錯体を含む有機層は、導電性高分子
を抱接する絶縁性の包接化合物を有しており、有機層を
ゲート電極を覆うように、且つ、ソース電極とドレイン
電極との間に形成できることによる。その結果、製造工
程は簡略化され、且つ、トランジスタのコストを低減す
ることができる。

【０１４０】さらに、図８Ａ、図９Ａ、図１０および図
１１に示した好ましい実施形態のトランジスタにおいて
は、従来のトランジスタのように、ゲート絶縁層と半導
体層との厚さの比や表面状態を制御する必要が無く、そ
の結果、電流−電圧特性およびオン−オフ比を有してい
る。例えば、図９Ｂに示したように、ポリフェニレンビ
ニレンを架橋していないＣＤ分子で抱接した高分子包接
錯体を用いると、１０ ⁴オーダのオン−オフ比が得られ
る。さらに、架橋したＣＤ分子で抱接した高分子包接錯
体を用いると、オン−オフ比は１０⁶オーダまで向上す
る。

【０１４１】さらに、図８Ａ、図９Ａ、図１０および図
１１に示した好ましい実施形態のトランジスタは、ナノ
メータスケールの大きさを有し得るので、従来のトラン
ジスタに比べて非常に優れた特性を有するのナノメータ
スケールが得られる。例えば、図８Ａ、図９Ａ、図１０
および図１１に示した好ましい実施形態のトランジスタ
の有機層は、好ましくは、０．５ｎｍ以上１０ｎｍ以下
の厚さを有し、長さ（チャネ長に相当）は１ｎｍ以上２
０ｎｍ以下である。

【０１４２】図８Ａ、図９Ａ、図１０および図１１に示
した好ましい実施形態のトランジスタの構成は、他のト
ランジスタに適用することが可能で、そのようなトラン
ジスタは、例示した表示装置や他の表示装置に用いるこ
とができる。

【０１４３】本発明の実施形態によるトランジスタを表
示装置に用いることによって、以下に示すような利点を
得ることができる。表示装置の画素開口率を著しく向上
することができ、表示装置の輝度を向上することができ
る。また、表示装置の画素サイズを小さくすることがで
き、表示装置の解像度を向上することができる。特に、
液晶表示装置よりも薄い有機ＥＬ表示装置を実現するこ
とが可能になる。さらに、従来のトランジスタを有する
フレキシブル表示装置（例えば液晶表示装置や有機ＥＬ
表示装置）よりも、変形（例えば曲げや延伸）に対する
耐性に優れ、良好な特性を維持することが可能なフレキ
シブル表示装置が得られる。

【０１４４】

【発明の効果】本発明によると、従来の導電性高分子を
用いたトランジスタよりも特性および／または信頼性が
改善された有機トランジスタが提供される。本発明によ
るトランジスタは、アクティブ駆動型表示装置のアクテ
ィブ素子として好適に用いられ、従来のａ−ＳｉＴＦＴ
と同程度またはそれ以上の特性を有しつつ、安価に製造
することが可能である。

【図面の簡単な説明】

【図１】（ａ）および（ｂ）本発明によるトランジスタ
に用いられる高分子包接錯体の構造を模式的に示す図で
ある。

【図２】（ａ）および（ｂ）本発明によるトランジスタ
に用いられる他の高分子包接錯体の構造を模式的に示す
図である。

【図３】本発明によるトランジスタに用いられる高分子
包接錯体の末端基の反応を利用した二量化反応を模式的
に示す図である。

【図４】本発明による実施形態の電界効果型トランジス
タ１０の模式的な断面図である。

【図５】本発明によるトランジスタに用いられる、末端
基でキャップされた高分子包接錯体の合性反応を説明す
るための図である。

【図６】本発明による実施形態の液晶表示装置１００の
模式的な断面図である。

【図７】本発明による実施形態の有機ＥＬ表示装置２０
０の模式的な断面図である。

【図８Ａ】本発明の他の実施形態によるボトムゲート型
のＦＥＴ３００の断面構造を模式的に示す図である。

【図８Ｂ】図８Ａに示したＦＥＴ３００の有機層の好ま
しい形成方法を説明するための図である。

【図９Ａ】本発明の実施形態によるＦＥＴ４００の高分
子包接錯体の他の構成を含む部分を模式的に示す図であ
る。

【図９Ｂ】図９Ａに示したＦＥＴ４００の有機層の好ま
しい形成方法を説明するための図である。

【図１０】本発明の実施形態によるＦＥＴ５００の高分
子包接錯体の他の構成を含む部分を模式的に示す図であ
る。

【図１１】本発明の実施形態によるＦＥＴ６００の高分
子包接錯体の他の構成を含む部分を模式的に示す図であ
る。

【符号の説明】

１、１１、１０１絶縁性基板、ガラス基板、透明性基
板２、１２、１０２ゲート電極３、１３、１０３ゲート絶縁層４、１４、１０４ソース電極５、１５、１０５ドレイン電極６、１６、１０６有機層

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 HA04 JA25 JA26 JA34 JA37 JA41 JB56 KA09 KA10 KA11 KA18 KB25 MA01 MA02 MA10 NA25 5F110 AA01 AA14 AA30 BB01 CC01 CC03 DD01 EE01 EE02 EE03 EE04 EE07 EE09 EE14 EE42 EE43 EE44 FF01 FF02 FF03 FF09 GG05 GG24 GG42 HK01 HK02 HK03 HK04 HK07 HK09 HK21 NN72

Claims

【特許請求の範囲】

【請求項１】第１電極と、第２電極と、前記第１電極
と前記第２電極との間に設けられた有機層と、前記有機
層に電界を印加するための第３電極とを備え、前記有機層は高分子包接錯体を含む、トランジスタ。
【請求項２】前記高分子包接錯体は、ホスト分子に包
接された導電性を有するゲスト高分子を有する、請求項
１に記載のトランジスタ。
【請求項３】前記ホスト分子は架橋構造を有する高分
子を含む、請求項１または２に記載のトランジスタ。
【請求項４】前記ゲスト高分子は嵩高い末端基を少な
くとも１方の末端に有しており、それによって、前記ゲ
スト高分子が前記ホスト分子に包接された状態が安定化
されている、請求項１から３のいずれかに記載のトラン
ジスタ。
【請求項５】前記ゲスト高分子は反応性の末端基を有
し、前記末端基同士が結合している、請求項２から４の
いずれかに記載のトランジスタ。
【請求項６】前記ゲスト高分子はπ共役系高分子であ
って、前記末端基は前記ゲスト高分子とπ共役系を形成
している、請求項２から５のいずれかに記載のトランジ
スタ。
【請求項７】前記ゲスト分子は、線状高分子である、
請求項２から５のいずれかに記載のトランジスタ。
【請求項８】前記ホスト分子は筒状分子である、請求
項２から７のいずれかに記載のトランジスタ。
【請求項９】前記ホスト分子は、低分子量分子または
高分子量分子のいずれかである、請求項８に記載のトラ
ンジスタ。
【請求項１０】前記ゲスト分子の重合度が少なくとも
１０以上２００以下である、請求項２から９のいずれか
に記載のトランジスタ。
【請求項１１】電界効果型トランジスタである、請求
項１から１０のいずれかに記載のトランジスタ。
【請求項１２】前記電界効果型トランジスタは、ボト
ムゲート型、トップゲート型、および平面型の内のいず
れかである、請求項１１に記載のトランジスタ。
【請求項１３】ナノメータスケールの有機トランジス
タである、請求項１から１２のいずれかに記載のトラン
ジスタ。
【請求項１４】請求項１から１３のいずれかに記載の
トランジスタと、前記トランジスタに接続された画素と
を備える表示装置。
【請求項１５】基板と、前記基板上に形成された薄膜
トランジスタとを有し、前記薄膜トランジスタは高分
子包接錯体を含む有機層を備える表示装置。
【請求項１６】ゲート電極、ソース電極およびドレイ
ン電極と、前記ゲート電極、前記ソース電極および前記
ドレイン電極の間に設けられたゲート絶縁層とをさらに
有し、前記有機層は前記ソース電極および前記ドレイン
電極上に設けられている、請求項１５に記載の表示装
置。
【請求項１７】前記有機層は、前記ソース電極および
前記ドレイン電極と直接接触している、請求項１６に記
載の表示装置。
【請求項１８】ゲート電極、ソース電極およびドレイ
ン電極をさらに有し、前記有機層と前記ゲート電極、前記ソース電極および前
記ドレイン電極とのいずれの間にも絶縁層が設けられて
いない、請求項１５に記載の表示装置。
【請求項１９】前記有機層は、前記ゲート電極、前記
ソース電極および前記ドレイン電極のそれぞれと直接接
触している、請求項１８に記載の表示装置。
【請求項２０】基板を用意する工程と、前記基板上に薄膜トランジスタを形成する工程であっ
て、高分子包接錯体を含む有機層を形成する工程を含む
工程と、を包含する、薄膜トランジスタの形成方法。
【請求項２１】ゲート電極を形成する工程、ソース電
極を形成する工程、およびドレイン電極を形成する工
程、および前記ゲート電極上にゲート絶縁層を形成する
工程を更に含み、前記有機層は前記ソース電極および前
記ドレイン電極上に形成される、請求項２０に記載の薄
膜トランジスタの形成方法。
【請求項２２】ゲート電極を形成する工程、ソース電
極を形成する工程、およびドレイン電極を形成する工程
を更に含み、前記ゲート電極、前記ソース電極および前
記ドレイン電極の間に絶縁層が形成されない、請求項２
０に記載の薄膜トランジスタの形成方法。
【請求項２３】前記有機層が、前記ゲート電極、前記
ソース電極および前記ドレイン電極のそれぞれと直接接
触している、請求項２２に記載の薄膜トランジスタの形
成方法。
【請求項２４】前記有機層は前記ゲート電極を覆い、
前記ソース電極および前記ドレイン電極は前記有機層上
に形成されている、請求項２２に記載の薄膜トランジス
タの形成方法。
【請求項２５】前記有機層を形成する工程は、スピン
コート法、ディップコート法、キャスティング法、印刷
法、マイクロパターニング法およびインクジェット法の
内のいずれかの方法を用いて、前記高分子包接錯体の溶
液を前記基板上に付与または印刷することによって、前
記高分子包接錯体の膜を形成する工程を包含する、請求
項２０から２４のいずれかに記載の薄膜トランジスタの
形成方法。
【請求項２６】請求項２０から２５のいずれかに記載
の薄膜トランジスタの形成方法によってトランジスタを
形成する工程と、前記トランジスタの接続されるように画素を形成する工
程と、を包含する表示装置の製造方法。