JP4652718B2 - 液晶ディスプレイの製造方法 - Google Patents
液晶ディスプレイの製造方法 Download PDFInfo
- Publication number
- JP4652718B2 JP4652718B2 JP2004136425A JP2004136425A JP4652718B2 JP 4652718 B2 JP4652718 B2 JP 4652718B2 JP 2004136425 A JP2004136425 A JP 2004136425A JP 2004136425 A JP2004136425 A JP 2004136425A JP 4652718 B2 JP4652718 B2 JP 4652718B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- insulating layer
- liquid crystal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
特に、薄膜形成にオフセット印刷法を用いた液晶ディスプレイの製造方法に関する。
そして、トランジスタ素子には、アモルファスシリコン(a−Si)膜や多結晶シリコン(p−Si)膜が形成される。
一般にトランジスタ素子が形成される基板には、薄膜トランジスタ形成時の高温処理に耐え得るようにするため、軟化点や融点が高い材料が選択される。
それに応じて、a−Si膜を用いた液晶ディスプレイには硬質ガラス基板が、またp−Si膜を用いた液晶ディスプレイには石英ガラス基板が用いられている。
p−Si膜は、基板上に形成されたa−Si膜をレーザーアニールして結晶化させることにより得られるので、耐熱性が必要とされるのである。
なお単結晶シリコン(c−Si)が基板として用いられる場合もある。
図11は従来のアクティブマトリックス基板の製造工程の流れを示しており、図12はトランジスタ素子の断面を示している。
この製造工程では、先ず、ステップS100において、硬質ガラス基板100の上にゲート電極101が形成される。
ゲート電極101を形成するにあたっては、先ず、硬質ガラス基板上にTi,Mo,Al,Ta,Cr及びこれらの合金の単層膜又は積層膜からなる金属膜(膜厚300〜500nm)をスパッタ法や真空蒸着法により形成する。
因みに、スパッタ法とは、真空中に不活性ガス(主にArガス)を導入しながら基板とターゲット(成膜させる物質)間に直流高電圧を印加し、イオン化したArをターゲットに衝突させて、ターゲット物質を基板に成膜させる方法である。
エッチング後は、フォトレジストを硬質ガラス基板上から取り去る。
なお、エッチングとしては、ウェット式とドライ式とがある。
ウェット式のエッチングは、硫酸、硝酸、りん酸、又はフッ酸等の薬液で腐食を行う方法であり、ドライ式のエッチングは、被加工物にイオンを衝突させて、フォトレジストに覆われていない部分を削り取る方法である。
ドライ式を用いると、垂直方向にのみエッチングが進行しウェット式に比べて微細な加工を行うことができるが、製造コストは増加する。
なお、これらの層は、プラズマCVD法の他にも真空蒸着、スピンコート法又はディップ法等を用いて形成することも可能である。
ゲート絶縁層102は、窒化シリコン(SiN)膜からなるが、この膜は例えば、SiH4ガス、NH3ガス、H2ガス、及びN2ガスを原料とする。
このa−Siを成膜する際、最後の方にPH3ガスが混合され、半導体層103の上層はn型のシリコン膜(Si膜)とされる。
このようにして、a−Si膜103aとn型のSi膜103bとが形成されることになる。
ソース/ドレイン電極104を形成するにあたっては、先ず、硬質ガラス基板上にTi,Mo,Al,Ta,Cr及びこれらの合金の単層膜又は積層膜からなる金属膜(膜厚300〜500nm)をスパッタ法や真空蒸着法により形成する。
次いで、フォトレジストをマスクして該金属膜をエッチングし、ソース/ドレイン電極104を形成する。
この時、a−Si膜103aに至るまで半導体層103をエッチングし、n型のSi膜103bを2つに分断すると、npn型のトランジスタが形成される。
図13は従来のアクティブマトリックス基板の製造工程の流れを示しており、図14及び図15はトランジスタ素子の製造時の各工程毎の断面を示している。
この製造工程では、先ず、ステップS105において、プラズマCVD法、スピンコート法、又はディップ法により、石英ガラス基板107の上面にSiN膜からなる下地層108が形成される〔図14(a)参照〕。
このSiN膜は、例えば、SiH4ガス、NH3ガス、H2ガス及びN2ガスを原料とし、100nm程の厚さとされる。
下地層108は、石英ガラス基板107からの不純物をブロックする役割を果たす。
半導体層109は、ステップS105で下地層108を形成した後に、石英ガラス基板107をCVD内から取り出すことなく、そのまま連続して成膜し〔図14(b)参照〕、次いで、レーザーアニール装置に移し、アニーリングによりa−Siをp−Siに相変化させることにより形成される〔図14(c)参照〕。
更に、このチャネル部上には、ゲート絶縁膜となるSiO2膜110が形成される。
SiO2膜110は、例えば、テトラエトキシシランを原料としプラズマCVD法により形成する。
そして、この活性金属膜を被着した状態で熱処理を施すことによって、ゲート電極中の結晶欠陥が減少させられ、結晶性が改善される。
ゲート電極111には、Ti,Mo,W,Al,Ta,Cr及びこれらの合金の単層膜又は積層膜が用いられる。
次いで、フォトレジストをマスクしてエッチングすることにより、画素毎のSiO2膜110及びゲート電極111が形成される〔図14(e)参照〕。
次いで、ステップS110において、CVD装置内で層間絶縁層となるSiO2膜112が成膜され、フォトレジストをマスクとしてエッチングし、コンタクトホール112aを形成する〔図15(b)参照〕。
データ線113は、コンタクトホール112aが埋まるようにスパッタリングによりMo/AlNd/Moの積層層を形成してからフォトレジストをマスクとしてエッチングすることにより形成される〔図15(c)参照〕。
次いで、ステップS112において、SiO2膜112及びデータ線113の上にITO膜が形成され、フォトレジストをマスクしエッチングを施すことより、画素電極となる透明電極114が形成される〔図15(d)参照〕。
オフセット印刷法によるパターン形成には2種類ある。
その1つは、基板の被エッチング層に直接、レジストインキによるレジストパターンを印刷する方法(直接法)であり、もう1つは、被エッチング層上に先ずフォトレジスト層を形成し、又はその上に更に粘着層を形成し、このフォトレジスト層又は粘着層の上に遮光性インキによるマスクパターンを印刷し、次いで露光・現像して被エッチング層上にレジストパターンを形成する方法(マスク法)である。
それはアクティブマトリックス型液晶ディスプレイは、高速応答性に優れていること、階調表現が可能であること、画像に濃淡ムラが生じないこと等の種々の利点があるからである。
そこで、薄膜トランジスタ回路を形成するにあたり、タクトタイムの短縮化による生産効率の向上を図ると共に、設備面での省力化や材料費の低減化を通じて製造コストの削減を図ることが、要望されている。
すなわち、本発明は、液晶ディスプレイの生産効率を向上させると共に、設備面での省力化を図ることができる液晶ディスプレイの製造方法を提供することを目的とする。
また、印刷による転写を使用することから、エッジング等を必要としなくなり、化学的な感光剤の処理も不要となり、環境を汚さない。
そのため、タクトタイムの短縮化を伴う液晶ディスプレイの生産効率を向上を図ることができ、また、真空チャンバーやフォトレジストが不要となることから、設備面の省力化及び設備設置スペースの縮小化を図ることができる。
図1は、本発明の一実施形態に係る液晶ディスプレイの製造方法に用いるグラビア印刷装置を示している。
本実施形態では、図1(a)に示すようにフィルム1にグラビア印刷を施してから、図1(b)に示すようにフィルム1を硬質ガラス基板2に転写する。
なお、フィルム1には、例えば、Si系のフィルムを用いることができる。
一方のロール3に巻かれたフィルム1は、他方のロール4により積極的に巻き取られることで移動する。
フィルム1は、一対の静止ローラ6とテンションローラ5とにより張力が調整される。
グラビアローラ7の外周面には多数の溝7aが形成されており、この溝7aにインキを充填しフィルム1を押圧することで、フィルム1にインキが転写される。
なお、グラビアローラ7は、ステッピングモータ等により駆動され、回転位置が正確に制御される。
ファニッシャーローラ8の一部はインキ容器9内のインキに浸され、ファニッシャーローラ8が回転すると、ローラ表面に吸着されたインキがグラビアローラ7に接触し、グラビアローラ表面の溝7aにインキを充填することになる。
例えば、ドクターナイフ10をグラビアローラ7に押し付ける圧力は、0.6〜0.7kg/cm2程にされる。
このプレスローラ11がフィルム1を押圧する圧力は、例えば、3.3kg/cm2が採用される。
そして、このようにしてインキが転写されたフィルム1は、静止ローラ12を経て、乾燥機13により90℃程で熱風乾燥され、最後に、インキが乾燥した状態のフィルム1がロール4に巻き取られる。
すなわち液晶ディスプレイのパネルの大きさに合わせてフィルム1が裁断され、硬質ガラス基板上に載置される。
このとき、硬質ガラス基板2は水平面に沿って配置された多数のコンベアローラ14により搬送される。
フィルム1が載置された硬質ガラス基板2は、コンベアローラ14で搬送される状態で一対のプレスローラ15により押圧され、乾燥したインキはフィルム1から基板上に転写される。
フィルム1の転写速度は、例えば、4m/minとされ、転写圧力は5kg/cm2とされる。
その後、フィルム1を基板上から剥離し、グラビア印刷法による基板へのインキの転写が終了する。
先ず、トランジスタ素子が複数整列配置される液晶ディスプレイの一部分を示す。
硬質ガラス基板2には、ゲート電極16、ゲート絶縁層17、半導体層18、ソース/ドレイン電極19、層間絶縁層20、画素電極21が形成されている。
更にその上層には、配向膜22A、液晶層23、配向膜22B、共通電極24、及びカラーフィルター層25が形成され、カラーフィルター層25の上面には硬質ガラス基板26が設けられている。
なお、硬質ガラス基板2の下面側と硬質ガラス基板26の上面側とには通常、偏向フィルターが設けられる。
例えば、RGB系では、カラーフィルター層25は、赤色(R)、緑色(G)又は青色(B)の光を透過させる。
液晶ディスプレイを表示させるには、薄膜トランジスタに電圧を印加し、液晶層23の分子を基板厚み方向に沿わせ光を透過可能な状態にする。
そのため、光は液晶層23を透過することができない。
図3は、液晶ディスプレイの製造方法を示すフローチャートである。
この製造工程では、硬質ガラス基板2の上に薄膜トランジスタを形成するために、図1(a)に示した装置によりグラビア印刷を複数回繰り返すことで、フィルム1に複数の層からなるトランジスタが形成される。
層間絶縁層20は流動性のある高分子により形成され、例えば、絶縁性が高く転移温度が高いポリアミック酸、ポリイミド、及びアクリル樹脂との内の少なくとも1種を有機溶媒に溶解したものが用いられる。
層間絶縁層20に形成された凹凸は、グラビアローラ7の外周面に凹凸を形成することにより転写される。
層間絶縁層20が印刷されたフィルム1は、ロール4に巻き取られた後、プレスローラ11によるグラビアローラ7へのフィルム1の押圧が解除され、ロール3に巻き戻される。
このときインキ容器9には、Al,Mo,Cr,Cu,Ag,Auの内の少なくとも1種類を含む金属粒子が溶媒に分散されてなる金属ペーストが収容されており、ソース/ドレイン電極19の材料となる。
この溶媒は、流動性のある高分子とされ、例えば、ポリアミック酸、ポリイミド、及びアクリル樹脂との内の少なくとも1種を有機溶媒に溶解したものが用いられる。
そして、ソース/ドレイン電極19が印刷されたフィルム1は、ロール4に巻き取られた後、ロール3に巻き戻され、ステップS3に進む。
Si膜18bは、流動性のある高分子に半導体粒子が分散されてなるペーストであり、半導体粒子には、c−Si,a−Si,p−Si等が用いられる。
このように半導体層18は、溶媒に半導体粒子が分散されてなるペーストにより形成されているので、グラビア印刷にとって好適な粘度に調整することができる。
強いては、フィルム1に印刷を施した場合でも、ペーストのフィルム面方向への延展を避けることができ、回路の微細化に十分対応できる。
なお、Si膜18bが、層間絶縁層20により2つに分断されることで、半導体層18はnpn型の半導体にされる。
ゲート絶縁層17の材料には、ポリアミック酸、ポリイミド、及びアクリル樹脂の内の少なくとも1種を有機溶媒に溶解した流動性のある高分子が用いられる。
そして、ステップS8において、このように複数の薄膜が積層されたフィルム1が、図1(b)に示すように硬質ガラス基板2に転写される[図7(a)参照]。
そして、層間絶縁層20等が形成された硬質ガラス基板2が真空チャンバー内に搬送され、プラズマCVD法によりコンタクトホール20aを埋めるようにITO膜が形成される[図8(a)参照]。
そして、このITO膜をエッチングすることで、画素毎の電極である画素電極21が形成される[図8(b)参照]。
配向膜22Aは、上述したように液晶層内の分子を所定の方向に配向させる性質を有する。
配向膜22Aの材料としては、ポリイミド樹脂、ポリアミド樹脂、又はポリビニルアルコール樹脂等が用いられる。
カラーフィルター層25は、ポリイミド樹脂、アクリル樹脂、又はエポキシ樹脂等に着色剤を混入して形成される。
この配向膜22Bは、配向膜22Aと同じ材質のものが用いられる。
以上が、いわゆるアレイ工程である。
これはいわゆるセル工程である。
なお、スペーサー27には、球状のポリマビーズを用いることができる。
この状態から、画素電極21と共通電極24との間に液晶を注入し、液晶層23を形成する。
そして、図2に示したような液晶ディスプレイの液晶画面の作製が終了する。
例えば、上述した一実施形態では、ロール4に巻き取られたフィルム1がロール3に巻き戻されるグラビア印刷装置の例について説明したが、他の印刷手法も可能である。
また、上述した一実施形態では、プラズマCVD法によりITO膜による画素電極21を形成した例について説明したが、コンタクトホール20aの穴径を広げ、グラビア印刷により画素電極を形成するようにしても良い。
また、配向膜22Aや配向膜22Bをスピンコート法やシルク印刷法等により形成する例で示したが、配向膜22Aは画素電極21の上にグラビア印刷により形成してもよく、また配向膜22Bを共通電極24の上にグラビア印刷により形成してもよい。
2 硬質ガラス基板
3,4 ロール
5 テンションローラ
6 静止ローラ
7 グラビアローラ
7a 溝
8 ファニッシャーローラ
9 インキ容器
10 ドクターナイフ
11 プレスローラ
12 静止ローラ
13 乾燥機
14 コンベアローラ
15 プレスローラ
16 ゲート電極
17 ゲート絶縁層
18 半導体層
18a,18b Si膜
19 ソース/ドレイン電極
20 層間絶縁層
20a コンタクトホール
21 画素電極
22A,22B 配向膜
23 液晶層
24 共通電極
25 カラーフィルター層
26 硬質ガラス基板
27 スペーサー
100 硬質ガラス基板
101 ゲート電極
102 ゲート絶縁層
103 半導体層
103a a−Si膜
103b Si膜
104 ソース/ドレイン電極
105 層間絶縁層
105a コンタクトホール
106 画素電極
107 石英ガラス基板
108 下地層
109 半導体層
110 SiO2膜
111 ゲート電極
112 SiO2膜
112a コンタクトホール
113 データ線
114 透明電極
Claims (4)
- 基板上にトランジスタ素子が複数整列配置され、且つ画素電極及び共通電極が設けられた液晶ディスプレイの製造方法であって、
フィルムに層間絶縁層を印刷するステップS1と、
該層間絶縁層の上面側の断面略台形状の溝に、ソース電極又はドレイン電極を印刷するステップS2と、
該ソース電極又はドレイン電極の凹部にSi膜を印刷するステップS3と、
該Si膜にイオン注入装置によりイオンドーピングし、n型の半導体とするステップS4と、
イオンドーピングされたSi膜の上面に更に前記Si膜と同じ材料のSi膜を印刷し、これらのSi膜により半導体層を形成するステップS5と、
該半導体層の上面に、ゲート絶縁層を印刷するステップS6と、
該ゲート絶縁層の上に前記ソース電極又は前記ドレイン電極と同じ材質のゲート電極を印刷するステップS7と、
前記フィルムに形成されたこれらの複数の薄膜を、硬質ガラス基板に転写するステップS8と、
前記層間絶縁層にエッチングが施され、コンタクトホールを形成し、該コンタクトホールを埋めるようにITO膜を形成し、そして、該ITO膜をエッチングすることで、画素毎の電極である前記画素電極を形成するステップS9と、
該画素電極の上面に、配向膜を形成するステップS10と、
もう一方の基板である硬質ガラス基板上にカラーフィルター層を形成するステップS11と、
該カラーフィルター層の上に前記画素電極と同じ材料からなる前記共通電極を形成するステップS12と、
該共通電極の上面に、前記配向膜と同じ材質の配向膜を形成するステップS13と、
前記ステップS1からステップS10を施した硬質ガラス基板と、前記ステップS11〜ステップS13を施した硬質ガラス基板と、をスペーサーを挟んで対向するように近接して配置し、前記画素電極と前記共通電極との間に液晶を注入し、液晶層を形成するステップS14と、
を備え、
前記半導体層、前記ゲート絶縁層、前記層間絶縁層、前記画素電極及び前記共通電極、並びにトランジスタ素子の構成要素である前記ゲート電極、前記ソース電極及び前記ドレイン電極が、グラビア印刷法により形成されたものであり、
前記半導体層は、溶媒に半導体粒子が分散されてなるペーストを用いて形成され、
前記ゲート絶縁層又は前記層間絶縁層は、流動性のある高分子を用いて形成され、
トランジスタ素子の構成要素である前記ゲート電極、前記ソース電極又は前記ドレイン電極が、金属粒子が溶媒に分散されてなる金属ペーストを用いて形成され、
前記画素電極と前記共通電極とが、透明の導電性物質粒子が溶媒に分散されてなるペーストを用いて形成されたことを特徴とする液晶ディスプレイの製造方法。 - 前記半導体粒子は、c−Si,a−Si,p−Siであることを特徴とする請求項1に記載の液晶ディスプレイの製造方法。
- 前記流動性のある高分子は、ポリアミック酸、ポリイミド、及びアクリル樹脂の中の少なくとも1種類を有機溶媒に溶解したものであることを特徴とする請求項1に記載の液晶ディスプレイの製造方法。
- 前記金属ペーストは、Al,Mo,Cr,Cu,Ag,Auの内の少なくとも1種類を含むことを特徴とする請求項1に記載の液晶ディスプレイの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004136425A JP4652718B2 (ja) | 2004-04-30 | 2004-04-30 | 液晶ディスプレイの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004136425A JP4652718B2 (ja) | 2004-04-30 | 2004-04-30 | 液晶ディスプレイの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005316310A JP2005316310A (ja) | 2005-11-10 |
JP4652718B2 true JP4652718B2 (ja) | 2011-03-16 |
Family
ID=35443785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004136425A Expired - Fee Related JP4652718B2 (ja) | 2004-04-30 | 2004-04-30 | 液晶ディスプレイの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4652718B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1890322A3 (en) * | 2006-08-15 | 2012-02-15 | Kovio, Inc. | Printed dopant layers |
GB2480875B (en) * | 2010-06-04 | 2014-09-03 | Plastic Logic Ltd | Production of electronic switching devices |
CN114390423B (zh) * | 2021-09-02 | 2023-09-26 | 苏州清听声学科技有限公司 | 一种定向发声屏绝缘层压印制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0342628A (ja) * | 1989-07-10 | 1991-02-22 | Matsushita Electric Ind Co Ltd | 分布したシリコン・トランジスターを有する基板とこれからなる液晶表示装置とそれらの製法 |
JP2002100759A (ja) * | 2000-09-20 | 2002-04-05 | Fujitsu Ltd | 半導体素子およびその製造方法 |
WO2003016599A1 (fr) * | 2001-08-09 | 2003-02-27 | Asahi Kasei Kabushiki Kaisha | Element a semi-conducteur organique |
JP2003298067A (ja) * | 2001-12-25 | 2003-10-17 | Sharp Corp | トランジスタおよびそれを用いた表示装置 |
JP2004022224A (ja) * | 2002-06-13 | 2004-01-22 | Mitsubishi Materials Corp | 透明導電膜形成用塗布液、透明導電膜形成方法、液晶表示装置用薄膜トランジスタの製造方法、および液晶表示装置 |
-
2004
- 2004-04-30 JP JP2004136425A patent/JP4652718B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0342628A (ja) * | 1989-07-10 | 1991-02-22 | Matsushita Electric Ind Co Ltd | 分布したシリコン・トランジスターを有する基板とこれからなる液晶表示装置とそれらの製法 |
JP2002100759A (ja) * | 2000-09-20 | 2002-04-05 | Fujitsu Ltd | 半導体素子およびその製造方法 |
WO2003016599A1 (fr) * | 2001-08-09 | 2003-02-27 | Asahi Kasei Kabushiki Kaisha | Element a semi-conducteur organique |
JP2003298067A (ja) * | 2001-12-25 | 2003-10-17 | Sharp Corp | トランジスタおよびそれを用いた表示装置 |
JP2004022224A (ja) * | 2002-06-13 | 2004-01-22 | Mitsubishi Materials Corp | 透明導電膜形成用塗布液、透明導電膜形成方法、液晶表示装置用薄膜トランジスタの製造方法、および液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005316310A (ja) | 2005-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8210890B2 (en) | Method of fabricating organic electroluminescence display device comprising an elastic contact electrode | |
US8507916B2 (en) | Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate | |
US6940578B2 (en) | Method for fabricating liquid crystal display device | |
US7915062B2 (en) | Method of manufacturing a TFT array substrate | |
US20160351643A1 (en) | Array substrate, its manufacturing method and display device | |
KR100887702B1 (ko) | 액정 디스플레이 제조 방법 | |
TWI574081B (zh) | 液晶顯示裝置及其製造方法 | |
WO2017128565A1 (zh) | 低温多晶硅阵列基板的制作方法 | |
US20060172470A1 (en) | Method of manufacturing thin film element | |
US7790582B2 (en) | Method for fabricating polysilicon liquid crystal display device | |
EP1890333A2 (en) | Display device and method of making the same | |
US8093596B2 (en) | Pixel structure | |
US7834960B2 (en) | Thin film transistor array substrate structures | |
US7140296B2 (en) | Method for forming pattern of liquid crystal display device | |
WO2013143294A1 (zh) | 阵列基板、其制作方法以及显示装置 | |
JP4652718B2 (ja) | 液晶ディスプレイの製造方法 | |
CN110998857A (zh) | 一种薄膜晶体管及其制备方法与薄膜晶体管阵列 | |
US20120069260A1 (en) | Active matrix substrate, liquid crystal display device including the same, and method for fabricating active matrix substrate | |
KR0154831B1 (ko) | 액정셀의 제조 방법 | |
KR20120077566A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
KR20070104090A (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
US20240170492A1 (en) | Array substrate, manufacturing method thereof, and display panel thereof | |
US8329518B1 (en) | Methods for manufacturing thin film transistor array substrate and display panel | |
KR101982097B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
US20020085167A1 (en) | Method of fabricating a liquid crystal display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |