KR20120077566A - 산화물 박막 트랜지스터의 제조방법 - Google Patents

산화물 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20120077566A
KR20120077566A KR1020100139565A KR20100139565A KR20120077566A KR 20120077566 A KR20120077566 A KR 20120077566A KR 1020100139565 A KR1020100139565 A KR 1020100139565A KR 20100139565 A KR20100139565 A KR 20100139565A KR 20120077566 A KR20120077566 A KR 20120077566A
Authority
KR
South Korea
Prior art keywords
thin film
oxide
film transistor
substrate
solution composition
Prior art date
Application number
KR1020100139565A
Other languages
English (en)
Other versions
KR101820167B1 (ko
Inventor
김수연
김진욱
김성희
김위용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100139565A priority Critical patent/KR101820167B1/ko
Publication of KR20120077566A publication Critical patent/KR20120077566A/ko
Application granted granted Critical
Publication of KR101820167B1 publication Critical patent/KR101820167B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 산화물 박막 트랜지스터의 제조방법은 산화물 반도체를 액티브층으로 이용한 산화물 박막 트랜지스터에 있어, 금속 함유 산화물의 용액 조성물에 아세트산(acetic acid)을 활성제(activator)로 첨가하여 수화반응(hydrolysis) 및 축합반응(condensation)을 활성화함으로써 분산 안정성을 향상시키기 동시에 빠른 박막 형성을 가능하게 하기 위한 것으로, 기판 위에 산화물 반도체 박막을 형성하는 단계는 금속 함유 산화물로 구성된 전구체를 용매에 용해시켜 용액 조성물을 제조하는 단계; 상기 용액 조성물에 활성제로 아세트산을 첨가하는 단계; 및 상기 용액 조성물을 도포공정을 통해 기판 위에 도포하는 단계를 포함하는 것을 특징으로 한다.

Description

산화물 박막 트랜지스터의 제조방법{METHOD OF FABRICATING OXIDE THIN FILM TRANSISTOR}
본 발명은 산화물 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 박막 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 박막 트랜지스터가 개발되고 있는데, 대표적인 산화물 반도체는 2-6족 화합물에 해당하는 산화아연(ZnO)이 있다. 산화아연은 오랫동안 연구되어 왔으며 중요한 반도체 물성 중 하나인 전계 효과 이동도가 비정질 실리콘에 비해 높고 우수한 특성을 나타내고 있다.
이때, 상기 산화물 반도체를 산화물 박막 트랜지스터의 액티브층으로 이용하기 위해서는 기판 위에 산화물 반도체를 박막 형태로 형성하여야 하는데, 상기 산화물 반도체 박막의 제조방법으로는 기존의 RF(radio frequency) 또는 DC(direct current) 마그네트론 스퍼터링(magnetron sputtering), 이온 빔 스퍼터링(ion beam sputtering), 반응성 공-증발법(reactive co-evaporation), 펄스 레이저 증착, 열증착 방법 및 화학증착 방법 등이 있다.
그러나, 대량 생산이 가능하고 제조 비용을 낮추기 위해서는 저비용의 대면적화가 가능한 용액기반 기술로 박막 트랜지스터를 제조하는 방법이 요구되고 있다. 이때, 용액 공정에 사용되는 물질은 저온에서 형성할 수 있어야 하며, 형성된 박막 트랜지스터는 높은 이동도 및 높은 Ion/Ioff를 갖추어야 한다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 용액기반 기술로 산화물 반도체 박막을 형성하도록 한 산화물 박막 트랜지스터의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기 용액기반 기술로 산화물 반도체 박막을 형성하는데 있어, 분산 안정성을 향상시키기 동시에 빠른 박막 형성이 가능하도록 한 산화물 박막 트랜지스터의 제조방법을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 산화물 박막 트랜지스터의 제조방법은 산화물 반도체를 액티브층으로 이용한 산화물 박막 트랜지스터의 제조방법에 있어, 기판 위에 산화물 반도체 박막을 형성하는 단계는 금속 함유 산화물로 구성된 전구체를 용매에 용해시켜 용액 조성물을 제조하는 단계; 상기 용액 조성물에 활성제로 아세트산을 첨가하는 단계; 및 상기 용액 조성물을 도포공정을 통해 기판 위에 도포하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 산화물 박막 트랜지스터의 다른 제조방법은 산화물 반도체를 액티브층으로 이용한 산화물 박막 트랜지스터의 제조방법에 있어, 기판 위에 산화물 반도체 박막을 형성하는 단계는 용매에 활성제로 아세트산을 첨가하는 단계; 상기 아세트산이 첨가된 상기 용매에 금속 함유 산화물로 구성된 전구체를 용해시켜 용액 조성물을 제조하는 단계; 및 상기 용액 조성물을 도포공정을 통해 기판 위에 도포하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 기판은 유리기판 또는 플라스틱 기판으로 형성하는 것을 특징으로 한다.
이때, 상기 금속 함유 산화물은 졸-겔(sol-gel) 공정을 이용하여 제조하는 것을 특징으로 한다.
상기 금속 함유 산화물은 갈륨과 인듐 함유 산화물로 이루어지며, 상기 갈륨과 인듐 함유 산화물로 구성된 전구체를 2-methoxyethanol에 용해시켜 용액 조성물을 제조하는 것을 특징으로 한다. 또는, 상기 아세트산이 첨가된 2-methoxyethanol에 갈륨과 인듐 함유 화합물로 구성된 전구체를 용해시켜 용액 조성물을 제조하는 것을 특징으로 한다.
상기 금속 함유 산화물은 알루미늄 함유 산화물, 아연 함유 산화물, 주석 함유 산화물 및 이들의 화합물을 포함하는 것을 특징으로 한다.
상기 도포공정에는 딥 코팅(dip coating), 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing) 또는 오프셋 프린팅(offset printing) 등의 방법을 이용하는 것을 특징으로 한다.
상기 산화물 반도체 박막을 형성한 후, 소정의 열처리를 진행하여 상기 산화물 반도체 박막 내에 함유된 아세트산을 포함하는 용매를 제거하는 단계를 추가로 포함하는 것을 특징으로 한다.
이때, 상기의 열처리는 한번만 진행할 수 있으며, 또는 1차 열처리 후 2차 열처리를 진행하는 것을 특징으로 한다.
상기 열처리는 산소 분위기 열처리 또는 수분 함유 열처리 중의 어느 하나일 수 있으며, 100℃ ~ 600℃의 온도에서 1min ~ 60min동안, 바람직하게는 400℃ ~ 600℃의 온도에서 10min ~ 60min동안 진행하는 것을 특징으로 한다.
소정의 패터닝공정을 통해 상기 산화물 반도체 박막을 패터닝하여 상기 기판 위에 액티브층을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 비정질 산화물 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
또한, 상기 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 고가의 진공 장비를 이용하지 않아도 되는 용액기반 기술로 산화물 반도체 박막을 형성함에 따라 대량 생산이 가능하고 제조 비용을 절감할 수 있는 효과를 제공한다.
특히, 상기 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 금속 함유 산화물의 용액 조성물에 아세트산을 활성제로 첨가하여 수화반응 및 축합반응을 활성화함으로써 분산 안정성을 향상시키기 동시에 빠른 박막 형성을 가능하게 할 수 있다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 본 발명의 제 1 실시예에 따른 산화물 반도체 박막의 형성방법을 개략적으로 나타내는 흐름도.
도 3은 본 발명의 제 2 실시예에 따른 산화물 반도체 박막의 형성방법을 개략적으로 나타내는 흐름도.
도 4는 본 발명의 실시예에 따라 제조된 산화물 박막 트랜지스터의 전기적 특성을 예를 들어 나타내는 표.
도 5는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 6a 내지 도 6g는 상기 도 5에 도시된 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터의 제조방법의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 산화물 반도체 박막의 형성방법을 개략적으로 나타내는 흐름도이다.
먼저, 졸-겔(sol-gel) 공정을 이용하여 소정의 금속 함유 산화물을 제조한다(S110).
이때, 일 예로 상기 금속 함유 산화물은 갈륨과 인듐 함유 산화물(GIO)로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 알루미늄 함유 산화물(Al2O3), 아연 함유 산화물(ZnO), 주석 함유 산화물(SnO2) 및 이들의 화합물을 포함한다.
참고로, 상기 졸-겔이라 함은 유동성을 띤 졸로부터 반고체와 같은 점성 특성을 나타내는 겔로의 전이를 포함하는 일련의 과정을 일컫는다. 이때, 상기 졸은 일반적으로 1nm ~ 1000nm 정도의 입자들로 이루어져 있어서 반데르발스 인력(van der Waals forces)이나 표면전하의 작용이 주된 원인이 되어 침전 없이 균일하게 분산된 콜로이드입자를 의미하며, 상기 겔은 하나의 분자가 고분자화 되거나 입자 졸의 응집 등에 의해 분산되어 있는 액상 전체로 확산된 거대분자를 의미한다.
상기 졸-겔 공정의 장점으로는 저온에서 생성가능하며, 보통의 방법으로 제조할 수 없는 새로운 조성의 화합물의 제조가 가능하고, 스퍼터링이나 화학증착 공정에 비하여 생산 효율이 높다는 것이다. 다만, 이러한 졸-겔 공정으로 용액을 제조하여 박막을 형성할 경우에는 분산 안정성과 박막형성 속도가 떨어지는 단점을 가지고 있다.
이에 본 발명에서는 용액기반 기술에서 최종 박막 구조에 큰 영향을 주는 수화반응(hydrolysis)의 속도를 향상시키고 열적으로 안정성을 유지하기 위해 금속 함유 산화물 전구체(precursor)에 아세트산(acetic acid)을 첨가하여 활성화시키는 것을 특징으로 한다.
이를 위해 상기 금속 함유 산화물로 구성된 전구체를 소정 용매에 용해시켜 용액 조성물을 제조한 후, 상기 용액 조성물에 활성제(activator)로 아세트산을 소량 첨가한다(S120, S130).
일 예로 상기 갈륨과 인듐 함유 산화물로 구성된 전구체를 2-methoxyethanol에 용해시켜 용액 조성물을 제조하고, 상기 용액 조성물에 활성제로 아세트산을 첨가한다. 이 경우 pH(수소이온 지수)는 0에서 4로 변화하게 된다.
이때, 상기 아세트산은 H+(hydrogen ion) 소스로써 박막을 형성할 때 수화반응 및 축합반응(condensation)을 활성화하는 역할을 한다.
상기 아세트산을 첨가하는 순서에 관계없이 상기 수화반응 및 축합반응을 촉진하며, 비슷한 전기적 물성을 나타내는 것을 알 수 있었다. 순서에 관계없이 비슷한 물성을 나타내는 것으로 보아 분산 안정성 또한 향상되는 것을 알 수 있다.
이후, 상기와 같이 제조된 용액 조성물을 소정의 도포공정을 통해 기판 위에 도포하여 산화물 반도체 박막을 형성하게 되는데(S140), 이때 상기 도포공정에는 딥 코팅(dip coating), 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing) 또는 오프셋 프린팅(offset printing) 등의 방법을 이용할 수 있다.
이때, 일 예로 상기 스핀 코팅의 방법에 의하면, 아세트산이 첨가된 용액 조성물을 기판 위에 도포한 후, 기판의 회전(spin-up)에 따른 원심력으로 상기 용액 조성물을 방사상으로 퍼져 나가게 한다. 이후, 스핀-오프(spin-off)를 통해 기판 위에 도포된 용액 조성물을 기판 주변으로 흐르게 하여 막의 두께를 얇게, 균일하게 한다.
이와 같이 기판 위에 용액 조성물로 이루어진 산화물 반도체 박막을 형성한 후에는 1차, 2차 열처리를 진행하여 상기 산화물 반도체 박막 내에 함유된 아세트산을 포함하는 용매를 제거하게 된다(S150).
이때, 용매의 증발에 의해서 상기 산화물 반도체 박막의 두께는 더 얇아지게 된다.
상기의 열처리는 한번만 진행할 수 있으며, 또는 1차 열처리 후 2차 열처리를 진행할 수도 있다.
또한, 상기 1차, 2차 열처리는 산소 분위기 열처리 또는 수분 함유 열처리 중의 어느 하나일 수 있으며, 100℃ ~ 600℃의 온도에서 1min ~ 60min동안, 바람직하게는 400℃ ~ 600℃의 온도에서 10min ~ 60min동안 진행할 수 있다.
이후, 포토리소그래피(photolithography)공정과 같은 소정의 패터닝공정을 통해 상기 산화물 반도체 박막을 패터닝하여 액티브층과 같은 패턴을 형성하게 된다(S160).
이하, 아세트산이 첨가된 용매에 금속 함유 산화물로 구성된 전구체를 용해시켜 용액 조성물을 제조한 본 발명의 제 2 실시예를 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 제 2 실시예에 따른 산화물 반도체 박막의 형성방법을 개략적으로 나타내는 흐름도이다.
상기 졸-겔 공정을 이용하여 소정의 금속 함유 산화물을 제조한다(S210).
이때, 일 예로 상기 금속 함유 산화물은 갈륨과 인듐 함유 산화물로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 알루미늄 함유 산화물, 아연 함유 산화물, 주석 함유 산화물 및 이들의 화합물을 포함한다.
전술한 바와 같이 본 발명에서는 용액기반 기술에서 최종 박막 구조에 큰 영향을 주는 수화반응의 속도를 향상시키고 열적으로 안정성을 유지하기 위해 금속 함유 산화물 전구체에 아세트산을 첨가하여 활성화시키는 것을 특징으로 한다.
이를 위해 소정 용매에 활성제로 아세트산을 소량 첨가한다(S220).
이때, 일 예로 2-methoxyethanol에 아세트산을 첨가할 수 있다.
이후, 상기 아세트산이 첨가된 상기 용매에 금속 함유 산화물로 구성된 전구체를 용해시켜 용액 조성물을 제조한다(S230).
이때, 일 예로 상기 아세트산이 첨가된 2-methoxyethanol에 갈륨과 인듐 함유 산화물로 구성된 전구체를 용해시켜 용액 조성물을 제조할 수 있는데, 이 경우 pH는 5에서 4로 변화하게 된다.
이와 같이 상기 아세트산을 첨가하는 순서에 관계없이 상기 수화반응 및 축합반응을 촉진하고 비슷한 전기적 물성을 나타내는 것을 알 수 있으며, 순서에 관계없이 비슷한 물성을 나타내는 것으로 보아 분산 안정성 또한 향상되는 것을 알 수 있다.
이후, 상기와 같이 제조된 용액 조성물을 소정의 도포공정을 통해 기판 위에 도포하여 산화물 반도체 박막을 형성하게 되는데(S240), 이때 상기 도포공정에는 딥 코팅, 스핀 코팅, 스프레이 코팅, 잉크젯 프린팅, 그라비아 프린팅 또는 오프셋 프린팅 등의 방법을 이용할 수 있다.
이때, 일 예로 상기 스핀 코팅의 방법에 의하면, 아세트산이 첨가된 용액 조성물을 기판 위에 도포한 후, 기판의 회전에 따른 원심력으로 상기 용액 조성물을 방사상으로 퍼져 나가게 한다. 이후, 스핀-오프를 통해 기판 위에 도포된 용액 조성물을 기판 주변으로 흐르게 하여 막의 두께를 얇게, 균일하게 한다.
이와 같이 기판 위에 용액 조성물로 이루어진 산화물 반도체 박막을 형성한 후에는 1차, 2차 열처리를 진행하여 상기 산화물 반도체 박막 내에 함유된 아세트산을 포함하는 용매를 제거하게 된다(S250).
이때, 용매의 증발에 의해서 상기 산화물 반도체 박막의 두께는 더 얇아지게 된다.
상기의 열처리는 한번만 진행할 수 있으며, 또는 1차 열처리 후 2차 열처리를 진행할 수도 있다.
또한, 상기 1차, 2차 열처리는 산소 분위기 열처리 또는 수분 함유 열처리 중의 어느 하나일 수 있으며, 100℃ ~ 600℃의 온도에서 1min ~ 60min동안, 바람직하게는 400℃ ~ 600℃의 온도에서 10min ~ 60min동안 진행할 수 있다.
이후, 포토리소그래피공정과 같은 소정의 패터닝공정을 통해 상기 산화물 반도체 박막을 패터닝하여 액티브층과 같은 패턴을 형성하게 된다(S260).
이와 같이 본 발명의 제 1 실시예 및 제 2 실시예에 따르면, 박막 형성시 고가의 진공 장비를 이용하지 않아도 되는 용액기반 기술을 이용함으로써 제조 비용을 낮출 수 있으며, 산화물 반도체 박막의 대면적 생산이 가능하게 된다. 또한, 빠른 박막형성 속도로 인해 저온에서 공정이 가능하며, 소자 성능이 향상되는 효과가 있다.
도 4는 본 발명의 실시예에 따라 제조된 산화물 박막 트랜지스터의 전기적 특성을 예를 들어 나타내는 표로써, 본 발명의 용액기반 기술을 이용한 GIO 박막으로 액티브층을 형성한 산화물 박막 트랜지스터의 전기적 특성을 진공증착의 방법으로 액티브층을 형성한 기존의 산화물 박막 트랜지스터의 전기적 특성과 비교하여 나타내고 있다.
이때, 상기 진공증착 GIO는 600℃에서 열처리를 진행하였고, 상기 액상 GIO는 500℃에서 열처리를 진행하였다.
상기 도 4를 참조하면, 본 발명의 용액기반 기술을 이용한 GIO 박막으로 액티브층을 형성한 산화물 박막 트랜지스터는 기존의 산화물 박막 트랜지스터에 비해 이동도 및 Ion/Ioff가 뒤쳐지지 않으면서도 제조 비용이 절감되고 대면적 생산이 가능한 이점이 있다.
이하, 상기의 산화물 반도체 박막을 이용한 산화물 박막 트랜지스터 및 그 제조방법을 도면을 참조하여 상세히 설명한다.
도 5는 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
본 발명의 실시예에 따른 어레이 기판에는 상기 어레이 기판 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인과 데이터라인이 형성되어 있다. 또한, 상기 게이트라인과 데이터라인의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판의 공통전극과 함께 액정층을 구동시키는 화소전극이 형성되어 있다.
이때, 도면에 도시된 바와 같이, 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 상기 어레이 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트절연막(115a), 상기 게이트전극(121) 상부에 산화물 반도체 박막으로 이루어진 액티브층(124)과 소정의 절연물질로 형성된 에치-스타퍼(etch stopper)(125) 및 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)으로 이루어져 있다.
그리고, 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 상기 소오스/드레인전극(122, 123)이 형성된 어레이 기판(110) 위에 형성된 보호층(115b) 및 상기 보호층(115b)에 형성된 콘택홀을 통해 상기 액티브층(124)의 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 포함한다.
이때, 상기 게이트전극(121)은 상기 게이트라인에 연결되고 상기 소오스전극(122)의 일부는 일 방향으로 연장되어 데이터라인에 연결되며, 전술한 바와 같이 상기 게이트라인과 데이터라인은 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하게 된다.
여기서, 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 산화물 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 산화물 반도체를 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
또한, 상기 산화물 반도체는 넓은 밴드 갭을 가질 수 있어 높은 색순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
특히, 상기 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 상기 액티브층(124)의 박막 형성시 고가의 진공 장비를 이용하지 않아도 되는 용액기반 기술을 이용함으로써 제조 비용을 낮출 수 있으며, 산화물 반도체 박막의 대면적 생산이 가능하게 된다. 또한, 빠른 박막형성 속도로 인해 저온에서 공정이 가능하며, 소자 성능이 향상되는 효과가 있다.
도 6a 내지 도 6g는 상기 도 5에 도시된 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 투명한 절연물질로 이루어진 어레이 기판(110) 위에 소정의 게이트전극(121)과 게이트라인(미도시)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 산화물 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판의 사용이 가능하다.
또한, 상기 게이트전극(121)과 게이트라인은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(이하, 포토공정이라 한다)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 몰리브덴 합금(Mo alloy), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질 또는 전도성 고분자를 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
다음으로, 도 6b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 어레이 기판(110) 전면에 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트절연막(115a)을 형성한다.
이때, 상기 게이트절연막(115a)으로 고분자를 이용한 박막이 적용될 수 있다.
그리고, 상기 게이트절연막(115a)이 형성된 어레이 기판(110) 전면에 소정의 산화물 반도체로 이루어진 산화물 반도체 박막(120)을 형성한다.
이때, 상기 산화물 반도체 박막은 전술한 본 발명의 실시예에 따른 박막 형성방법을 통해 형성할 수 있는데, 용액기반 기술을 이용함에 따라 산화물 반도체 박막의 대면적 대량생산이 가능하게 된다. 또한, 빠른 박막형성 속도로 인해 저온에서 공정이 가능한 이점이 있다.
이를 위해 먼저, 졸-겔 공정을 이용하여 소정의 금속 함유 산화물을 제조한다.
이때, 일 예로 상기 금속 함유 산화물은 갈륨과 인듐 함유 산화물로 이루어질 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 알루미늄 함유 산화물, 아연 함유 산화물, 주석 함유 산화물 및 이들의 화합물을 포함한다.
이후, 상기 금속 함유 산화물로 구성된 전구체를 소정 용매에 용해시켜 용액 조성물을 제조한 후, 상기 용액 조성물에 활성제로 아세트산을 소량 첨가한다. 일 예로 상기 갈륨과 인듐 함유 산화물로 구성된 전구체를 2-methoxyethanol에 용해시켜 용액 조성물을 제조하고, 상기 용액 조성물에 활성제로 아세트산을 첨가한다. 이 경우 pH는 0에서 4로 변화하게 된다.
또한, 다른 방법으로 소정 용매에 활성제로 아세트산을 소량 첨가한 후, 상기 아세트산이 첨가된 상기 용매에 금속 함유 산화물로 구성된 전구체를 용해시켜 용액 조성물을 제조할 수 있다. 일 예로 상기 아세트산이 첨가된 2-methoxyethanol에 갈륨과 인듐 함유 산화물로 구성된 전구체를 용해시켜 용액 조성물을 제조할 수 있는데, 이 경우 pH는 5에서 4로 변화하게 된다.
이와 같이 상기 아세트산을 첨가하는 순서에 관계없이 상기 수화반응 및 축합반응을 촉진하고 비슷한 전기적 물성을 나타내는 것을 알 수 있으며, 순서에 관계없이 비슷한 물성을 나타내는 것으로 보아 분산 안정성 또한 향상되는 것을 알 수 있다.
이후, 상기와 같이 제조된 용액 조성물을 소정의 도포공정을 통해 게이트절연막(115a)이 형성된 어레이 기판(110) 위에 도포하여 산화물 반도체 박막(120)을 형성하게 되는데, 이때 상기 도포공정에는 딥 코팅, 스핀 코팅, 스프레이 코팅, 잉크젯 프린팅, 그라비아 프린팅 또는 오프셋 프린팅 등의 방법을 이용할 수 있다.
이때, 일 예로 상기 스핀 코팅의 방법에 의하면, 아세트산이 첨가된 용액 조성물을 어레이 기판(110) 위에 도포한 후, 어레이 기판(110)의 회전에 따른 원심력으로 상기 용액 조성물을 방사상으로 퍼져 나가게 한다. 이후, 스핀-오프를 통해 어레이 기판(110) 위에 도포된 용액 조성물을 기판 주변으로 흐르게 하여 막의 두께를 얇게, 균일하게 한다.
이와 같이 어레이 기판(110) 위에 용액 조성물로 이루어진 산화물 반도체 박막(120)을 형성한 후에는 도 6c에 도시된 바와 같이, 1차, 2차 열처리를 진행하여 산화물 반도체 박막(120') 내에 함유된 아세트산을 포함하는 용매를 제거하게 된다.
이때, 용매의 증발에 의해서 상기 산화물 반도체 박막(120')의 두께는 더 얇아지게 된다.
상기의 열처리는 한번만 진행할 수 있으며, 또는 1차 열처리 후 2차 열처리를 진행할 수도 있다.
또한, 상기 1차, 2차 열처리는 산소 분위기 열처리 또는 수분 함유 열처리 중의 어느 하나일 수 있으며, 100℃ ~ 600℃의 온도에서 1min ~ 60min동안, 바람직하게는 400℃ ~ 600℃의 온도에서 10min ~ 60min동안 진행할 수 있다.
이후, 도 6d에 도시된 바와 같이, 포토공정과 같은 소정의 패터닝공정을 통해 상기 산화물 반도체 박막을 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 산화물 반도체로 이루어진 액티브층(124)을 형성한다.
그리고, 상기 어레이 기판(110) 전면에 소정의 절연물질로 이루어진 절연층을 증착한 후, 포토공정을 이용하여 선택적으로 패터닝함으로써 상기 액티브층(124) 상부에 상기 절연물질로 이루어진 에치-스타퍼(125)를 형성한다.
이때, 하프-톤 마스크 또는 회절마스크를 이용하여 상기 액티브층(124)과 상기 에치-스타퍼(125)를 동시에 패터닝할 수도 있으며, 상기 에치-스타퍼(125)를 형성하지 않을 수도 있다.
다음으로, 도 6e에 도시된 바와 같이, 상기 액티브층(124)과 에치-스타퍼(125)가 형성된 어레이 기판(110) 전면에 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 몰리브덴 합금, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질 또는 전도성 고분자를 사용할 수 있으며, 상기 도전물질이 2가지 이상 적층된 다층구조로 형성할 수 있다.
그리고, 포토공정을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(124)의 소오스/드레인영역에 전기적으로 접속하는 소오스/드레인전극(122, 123) 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인(미도시)을 형성하게 된다.
다음으로, 도 6f에 도시된 바와 같이, 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인이 형성된 어레이 기판(110) 전면에 보호막(115b)을 형성한 후, 포토공정을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)에 상기 액티브층(124)의 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.
이후, 도 6g에 도시된 바와 같이, 상기 보호막(115b)이 형성된 어레이 기판(110) 전면에 제 3 도전막을 형성한 후, 포토공정을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)에 상기 제 3 도전막으로 이루어지며, 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
이때, 상기 제 3 도전막은 상기 화소전극(118)을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.
본 발명은 용액기반 기술을 이용하여 산화물 반도체 박막을 형성하는데 특징이 있는 것이므로 박막 트랜지스터의 특정 구조에 한정되는 것은 아니며, 전술한 하부 게이트(bottom gate) 구조뿐만 아니라 상부 게이트(top gate) 구조 및 코플라나(coplanar) 구조 등 박막 트랜지스터의 구조에 상관없이 적용 가능하다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 산화물 반도체를 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110 : 어레이 기판 118 : 화소전극
121 : 게이트전극 122 : 소오스전극
123 : 드레인전극 124 : 액티브층

Claims (13)

  1. 산화물 반도체를 액티브층으로 이용한 산화물 박막 트랜지스터의 제조방법에 있어,
    기판 위에 산화물 반도체 박막을 형성하는 단계는
    금속 함유 산화물로 구성된 전구체를 용매에 용해시켜 용액 조성물을 제조하는 단계;
    상기 용액 조성물에 활성제로 아세트산을 첨가하는 단계; 및
    상기 용액 조성물을 도포공정을 통해 기판 위에 도포하는 단계를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  2. 산화물 반도체를 액티브층으로 이용한 산화물 박막 트랜지스터의 제조방법에 있어,
    기판 위에 산화물 반도체 박막을 형성하는 단계는
    용매에 활성제로 아세트산을 첨가하는 단계;
    상기 아세트산이 첨가된 상기 용매에 금속 함유 산화물로 구성된 전구체를 용해시켜 용액 조성물을 제조하는 단계; 및
    상기 용액 조성물을 도포공정을 통해 기판 위에 도포하는 단계를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  3. 제 1 항 및 제 2 항 중 어느 한 항에 있어서, 상기 기판은 유리기판 또는 플라스틱 기판으로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  4. 제 3 항에 있어서, 상기 금속 함유 산화물은 졸-겔(sol-gel) 공정을 이용하여 제조하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  5. 제 1 항에 있어서, 상기 금속 함유 산화물은 갈륨과 인듐 함유 산화물로 이루어지며, 상기 갈륨과 인듐 함유 산화물로 구성된 전구체를 2-methoxyethanol에 용해시켜 용액 조성물을 제조하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  6. 제 2 항에 있어서, 상기 아세트산이 첨가된 2-methoxyethanol에 갈륨과 인듐 함유 화합물로 구성된 전구체를 용해시켜 용액 조성물을 제조하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  7. 제 3 항에 있어서, 상기 금속 함유 산화물은 알루미늄 함유 산화물, 아연 함유 산화물, 주석 함유 산화물 및 이들의 화합물을 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  8. 제 7 항에 있어서, 상기 금속 함유 산화물로 구성된 전구체를 2-methoxyethanol에 용해시켜 용액 조성물을 제조하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  9. 제 3 항에 있어서, 상기 도포공정에는 딥 코팅(dip coating), 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing) 또는 오프셋 프린팅(offset printing) 등의 방법을 이용하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  10. 제 3 항에 있어서, 상기 산화물 반도체 박막을 형성한 후, 소정의 열처리를 진행하여 상기 산화물 반도체 박막 내에 함유된 아세트산을 포함하는 용매를 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  11. 제 10 항에 있어서, 상기의 열처리는 한번만 진행할 수 있으며, 또는 1차 열처리 후 2차 열처리를 진행하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  12. 제 10 항에 있어서, 상기 열처리는 산소 분위기 열처리 또는 수분 함유 열처리 중의 어느 하나일 수 있으며, 100℃ ~ 600℃의 온도에서 1min ~ 60min동안, 바람직하게는 400℃ ~ 600℃의 온도에서 10min ~ 60min동안 진행하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
  13. 제 3 항에 있어서, 소정의 패터닝공정을 통해 상기 산화물 반도체 박막을 패터닝하여 상기 기판 위에 액티브층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
KR1020100139565A 2010-12-30 2010-12-30 산화물 박막 트랜지스터의 제조방법 KR101820167B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100139565A KR101820167B1 (ko) 2010-12-30 2010-12-30 산화물 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139565A KR101820167B1 (ko) 2010-12-30 2010-12-30 산화물 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20120077566A true KR20120077566A (ko) 2012-07-10
KR101820167B1 KR101820167B1 (ko) 2018-03-02

Family

ID=46711026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139565A KR101820167B1 (ko) 2010-12-30 2010-12-30 산화물 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR101820167B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077503A (ko) * 2013-12-27 2015-07-08 엘지디스플레이 주식회사 액정표시장치
US9224598B2 (en) 2013-07-08 2015-12-29 Samsung Display Co., Ltd. Method of formation of tin oxide semiconductor thin film doped with antimony
KR20220137523A (ko) * 2021-04-02 2022-10-12 한국과학기술원 액체금속 전구체 용액, 이를 이용한 금속막 제조방법 및 이를 포함하는 전자소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR100987285B1 (ko) * 2008-12-22 2010-10-12 연세대학교 산학협력단 산화물 반도체 박막 및 산화물 박막 트랜지스터의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224598B2 (en) 2013-07-08 2015-12-29 Samsung Display Co., Ltd. Method of formation of tin oxide semiconductor thin film doped with antimony
KR20150077503A (ko) * 2013-12-27 2015-07-08 엘지디스플레이 주식회사 액정표시장치
KR20220137523A (ko) * 2021-04-02 2022-10-12 한국과학기술원 액체금속 전구체 용액, 이를 이용한 금속막 제조방법 및 이를 포함하는 전자소자

Also Published As

Publication number Publication date
KR101820167B1 (ko) 2018-03-02

Similar Documents

Publication Publication Date Title
KR101218090B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN102053435B (zh) 液晶显示设备及其制造方法
US8878181B2 (en) Oxide thin film transistor and method of fabricating the same
US8187919B2 (en) Oxide thin film transistor and method of fabricating the same
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
WO2013044836A1 (zh) 阵列基板及其制造方法和显示装置
KR20100130098A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110027472A (ko) 산화물 박막 트랜지스터 및 그 제조방법
US10211232B2 (en) Manufacture method of array substrate and array substrate manufactured by the method
KR101820167B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20100127593A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110055274A (ko) 산화물 박막 트랜지스터의 제조방법
KR101605723B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101875940B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110027470A (ko) 산화물 박막 트랜지스터의 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101322314B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110055271A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110070560A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right