KR20110070560A - 비정질 산화물 박막 트랜지스터 및 그 제조방법 - Google Patents

비정질 산화물 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20110070560A
KR20110070560A KR1020090127418A KR20090127418A KR20110070560A KR 20110070560 A KR20110070560 A KR 20110070560A KR 1020090127418 A KR1020090127418 A KR 1020090127418A KR 20090127418 A KR20090127418 A KR 20090127418A KR 20110070560 A KR20110070560 A KR 20110070560A
Authority
KR
South Korea
Prior art keywords
amorphous oxide
oxide semiconductor
thin film
substrate
film transistor
Prior art date
Application number
KR1020090127418A
Other languages
English (en)
Inventor
최추지
허재석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090127418A priority Critical patent/KR20110070560A/ko
Publication of KR20110070560A publication Critical patent/KR20110070560A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 비정질 산화물 박막 트랜지스터 및 그 제조방법은 아연 산화물(ZnO)계 산화물 반도체에 상기 ZnO와 안정적으로 산소 격자 사이트(oxygen lattice site)를 공유할 수 있는 억셉터 도펀트(acceptor dopant)를 첨가하는 동시에 전하이동도에 기여할 수 있는 전하 도너 도펀트(electron donor dopant)를 첨가하여 ABZnOx 형태의 비정질 산화물 반도체를 형성함으로써 소자특성 및 소자특성의 균일도를 향상시키기 위한 것으로, 기판을 제공하는 단계; 및 상기 기판 위에 비정질 산화물 반도체를 액티브층으로 사용한 박막 트랜지스터를 형성하는 단계를 포함하며, 상기 비정질 산화물 반도체는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하는 것을 특징으로 한다.
비정질 산화물 박막 트랜지스터, ZnO, 억셉터 도펀트, 전하 도너 도펀트

Description

비정질 산화물 박막 트랜지스터 및 그 제조방법{AMORPHOUS OXIDE THIN FILM TRANSISTOR AND METHOD OF FABRICATING THE SAME}
본 발명은 비정질 산화물 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 비정질 산화물 반도체를 액티브층으로 사용한 비정질 산화물 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성 된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 지금가지 가장 주목받는 디스플레이 소자이지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보 가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 아연 산화물(ZnO)계 산화물 반도체로 액티브층을 형성한 산화물 박막 트랜지스터를 개발하고 있는데, 이때 상기 ZnO계 산화물 반도체는 쉽게 결정화되는 성질의 ZnO에 의해 특성 균일도를 확보하지 못하는 한계를 가지고 있다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터는 기판(10) 위에 형성된 게이트전극(21), 상기 게이트전극(21) 위에 형성된 게이트절연막(15), 상기 게이트절연막(15) 위에 ZnO계 산화물 반도체로 형성된 액티브층(24) 및 상기 액티브층(24)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(22, 23)으로 이루어져 있다.
이때, 상기 액티브층(24)을 구성하는 ZnO계 산화물 반도체는 상기 액티브층(24)의 채널을 형성하는 상기 ZnO가 쉽게 결정화되는 성질을 가짐에 따라 특성 균일도를 확보하지 못하고 있다. 즉, 상기 ZnO계 산화물 반도체는 쉽게 결정성을 띠고, 산소결함(oxygen deficient) 조절이 용이하지 않아 특성 균일도를 확보하는데 한계가 있다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비정질 산화물 반도체를 액티브층으로 사용한 비정질 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 상기 비정질 산화물 박막 트랜지스터의 소자특성 및 소자특성의 균일도를 향상시키도록 한 비정질 산화물 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 비정질 산화물 박막 트랜지스터는 기판 위에 형성된 게이트전극; 상기 게이트전극이 형성된 기판 위에 형성된 게이트절연막; 상기 게이트절연막 위에 비정질 산화물 반도체로 형성된 액티브층; 및 상기 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극을 포함하며, 상기 비정질 산화물 반도체는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하는 것을 특징으로 한다.
본 발명의 다른 비정질 산화물 박막 트랜지스터는 기판 위에 비정질 산화물 반도체로 형성된 액티브층; 상기 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극; 상기 액티브층과 소오스/드레인전극이 형성된 기판 위에 형성된 게 이트절연막; 및 상기 게이트절연막 위에 형성된 게이트전극을 포함하며, 상기 비정질 산화물 반도체는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하는 것을 특징으로 한다.
본 발명의 비정질 산화물 박막 트랜지스터의 제조방법은 기판을 제공하는 단계; 및 상기 기판 위에 비정질 산화물 반도체를 액티브층으로 사용한 박막 트랜지스터를 형성하는 단계를 포함하며, 상기 비정질 산화물 반도체는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 비정질 산화물 박막 트랜지스터 및 그 제조방법은 비정질 산화물 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
또한, 본 발명에 따른 비정질 산화물 박막 트랜지스터 및 그 제조방법은 ZnO계 산화물 반도체에 억셉터 도펀트를 첨가하여 비정질 산화물 반도체를 형성함으로써 소자특성을 향상시킬 뿐만 아니라, 소자특성의 균일도 또한 향상시키는 효과를 제공한다. 특히, 본 발명에 따른 비정질 산화물 박막 트랜지스터 및 그 제조방법은 전하이동도의 저하 없이 소자특성의 균일도를 향상시킬 수 있는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 비정질 산화물 박막 트랜지스터 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 비정질 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 하부 게이트(bottom gate) 구조의 비정질 산화물 박막 트랜지스터를 예를 들어 나타내고 있다.
도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 비정질 산화물 박막 트랜지스터는 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트절연막(115), 상기 게이트절연막(115) 위에 비정질 산화물 반도체로 형성된 액티브층(124) 및 상기 액티브층(124)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)으로 이루어져 있다.
그리고, 도면에는 도시하지 않았지만, 상기 게이트전극(121)은 소정의 게이트라인에 연결되고 상기 소오스전극(122)의 일부는 일방향으로 연장되어 데이터라인에 연결되며, 상기 게이트라인과 데이터라인은 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하게 된다.
이때, 상기 비정질 산화물 반도체는 쉽게 결정성을 띠는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하게 되며, 특히 적용 가능한 억셉터 도펀트로는 상기 ZnO와 안정적으로 산소 격자 사이트를 공유할 수 있는 Fe, Ti, I2, Mg, Al, Mn, Cr, Ga, Sc, Yb, Zr, Sn, Hf 등을 포함하는 것을 특징으로 한다.
그리고, 이때 형성된 비정질 산화물 반도체는 ABZnOx 형태를 가질 수 있다.
이와 같이 일반적인 ZnO계 산화물 반도체는 쉽게 결정성을 띠고 산소결함의 조절이 용이하지 않아 특성 균일도를 확보하는데 한계가 있다. 그래서 본 발명은 ZnO계 산화물 반도체에 억셉터 도펀트를 첨가함으로써 전자 캐리어 농도가 낮아진 비정질 산화물 반도체를 제공하게 된다. 특히, 상기 본 발명은 전하이동도에 기여할 수 있는 전하 도너 도펀트를 추가로 첨가함으로써 전하이동도의 저하 없이 소자특성의 균일도를 확보할 수 있는 비정질 산화물 반도체를 제공하고, 더욱이 상기 비정질 산화물 반도체를 액티브층의 채널로 이용한 박막 트랜지스터를 제공하는 것을 특징으로 한다.
이에 따라 본 발명의 제 1 실시예에 따른 비정질 산화물 박막 트랜지스터는 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 산화물 반도체를 액티브층으로 적용한 비정질 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
또한, 상기 비정질 산화물 반도체는 넓은 밴드 갭을 가질 수 있어 높은 색순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
도 4a 내지 도 4c는 상기 도 3에 도시된 비정질 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 4a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110) 위에 소정의 게이트전극(121)을 형성한다.
이때, 본 발명의 비정질 산화물 박막 트랜지스터에 적용되는 비정질 산화물 반도체는 저온 증착이 가능하여, 플라스틱 기판, 플라스틱 필름, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(110)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(110)의 사용이 가능하다.
또한, 상기 게이트전극(121)은 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등의 불투명 도전물질 중 적어도 하나를 이용하여 단일층 또는 다중층으로 형성할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO), 인듐-틴-징크-옥사이드(Indium Tin Zinc Oxide; ITZO), ZnO:Al, ZnO:Ga 등의 투명 도전물질 중 적어도 하나를 이용하여 단일층 또는 다중층으로 형성하거나 상기 불투명 도전물질과 투명 도전물질을 각각 증착한 이중층으로 형성할 수도 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기 판(110) 전면에 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 게이트절연막(115)을 형성한다. 또한, 유기절연막으로 파릴렌(parylene) 또는 폴리아크릴레이트(polyacrilate)를 사용할 수도 있다.
이때, 상기 게이트절연막(115)은 화학기상증착(Chemical Vapour Deposition; CVD) 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD), 스퍼터링(sputtering), 원자층 증착(Atomic Layer Deposition; ALD)방법, 및 스핀 코팅(spin coating)방법으로 형성할 수 있다.
그리고, 상기 게이트절연막(115)이 형성된 기판(110) 전면에 소정의 비정질 산화물 반도체로 이루어진 비정질 산화물 반도체층을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 산화물 반도체로 이루어진 액티브층(124)을 형성한다.
이때, 전술한 바와 같이 상기 비정질 산화물 반도체는 쉽게 결정성을 띠는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하게 되며, 특히 적용 가능한 억셉터 도펀트로는 상기 ZnO와 안정적으로 산소 격자 사이트를 공유할 수 있는 Fe, Ti, I2, Mg, Al, Mn, Cr, Ga, Sc, Yb, Zr, Sn, Hf 등을 포함하고 상기 전하 도너 도펀트는 전하이동도에 기여하는 것을 특징으로 한다.
그리고, 이때 형성된 비정질 산화물 반도체는 ABZnOx 형태(A: 억셉터 도펀트, B: 전하 도너 도펀트)를 가질 수 있다.
이와 같은 특징을 가진 상기 본 발명의 제 1 실시예에 따른 비정질 산화물 반도체는 원자층 증착방법, 스퍼터링, 스핀 코팅방법, 프린팅 방법 중 하나를 이용하여 증착할 수 있으며, 이때 상기 억셉터 도펀트 및 도너 도펀트는 상기의 증착과정 중에 첨가되거나 상기 비정질 산화물 반도체층을 형성한 후에 첨가할 수도 있다.
참고로, 상기 원자층 증착방법은 기판의 표면과 화학적인 결합을 이용하여 분자를 표면에 화학 흡착시킨 후 흡착된 전구체를 표면 화학반응을 통하여 다음 전구체와 치환, 연소, 수소화(protonation) 등의 반응을 시켜 흡착과 치환을 번갈아 진행하기 때문에 초미세 층간(layer-by-layer) 증착이 가능하고 산화물을 최대한 얇게 증착할 수 있는 특징이 있다.
다음으로, 도 4c에 도시된 바와 같이, 상기 액티브층(124)이 형성된 기판(110) 전면에 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 소오스전극과 드레인전극을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등의 불투명 도전물질 중 적어도 하나를 이용하여 단일층 또는 다중층으로 형성할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드, 인듐-틴-징크-옥사이드, ZnO:Al, ZnO:Ga 등의 투명 도전물질 중 적어도 하나를 이용하여 단일층 또는 다중층으로 형성하거나 상기 불투명 도전물질과 투명 도전물질을 각각 증착한 이중층으로 형성할 수도 있다.
그리고, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(124)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)을 형성하게 된다.
한편, 상기 본 발명의 제 1 실시예에 따른 비정질 산화물 박막 트랜지스터는 게이트전극이 기판의 최하층에 위치한 하부 게이트전극 구조의 비정질 산화물 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 또한, 상기 본 발명의 제 1 실시예에 따른 비정질 산화물 박막 트랜지스터는 게이트전극 위에 액티브층과 소오스/드레인전극이 차례대로 위치하는 스태거드(staggered) 구조의 비정질 산화물 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 액티브층이 소오스/드레인전극 위에 위치하는 역 스태거드 구조의 비정질 산화물 박막 트랜지스터에도 적용 가능하며, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 5는 본 발명의 제 2 실시예에 따른 비정질 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 하부 게이트 구조의 비정질 산화물 박막 트랜지스터를 예를 들어 나타내고 있다.
특히, 상기 본 발명의 제 2 실시예에 따른 비정질 산화물 박막 트랜지스터는 액티브층이 소오스/드레인전극 위에 위치하는 역 스태거드 구조를 가지는 것을 제외하고는 상기 본 발명의 제 1 실시예에 따른 비정질 산화물 박막 트랜지스터와 실질적으로 동일한 구성으로 이루어져 있다.
도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 비정질 산화물 박막 트랜지스터는 기판(210) 위에 형성된 게이트전극(221), 상기 게이트전극(221) 위에 형성된 게이트절연막(215), 상기 게이트절연막(215) 위에 형성된 소오스/드레인전극(222, 223) 및 상기 소오스/드레인전극(222, 223)과 전기적으로 접속하며 비정질 산화물 반도체로 형성된 액티브층(224)으로 이루어져 있다.
그리고, 도면에는 도시하지 않았지만, 상기 게이트전극(221)은 소정의 게이트라인에 연결되고 상기 소오스전극(222)의 일부는 일방향으로 연장되어 데이터라인에 연결되며, 상기 게이트라인과 데이터라인은 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하게 된다.
이때, 상기 비정질 산화물 반도체는 쉽게 결정성을 띠는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하게 되며, 특히 적용 가능한 억셉터 도펀트로는 상기 ZnO와 안정적으로 산소 격자 사이트를 공유할 수 있는 Fe, Ti, I2, Mg, Al, Mn, Cr, Ga, Sc, Yb, Zr, Sn, Hf 등을 포함하고 상기 전하 도너 도펀트는 전하이동도에 기여하는 것을 특징으로 한다.
그리고, 이때 형성된 비정질 산화물 반도체는 ABZnOx 형태(A: 억셉터 도펀트, B: 전하 도너 도펀트)를 가질 수 있다.
한편, 전술한 바와 같이 상기 본 발명의 제 1 실시예 및 제 2 실시예에 따른 비정질 산화물 박막 트랜지스터는 게이트전극이 기판의 최하층에 위치한 하부 게이트전극 구조의 비정질 산화물 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 게이트전극이 기판의 최상층에 위치하는 상부 게이트(top gate) 구조의 비정질 산화물 박막 트랜지스터에도 적용 가능하며, 이를 다음의 본 발명의 제 3 실시예 및 제 4 실시예를 통해 상세히 설명한다.
도 6은 본 발명의 제 3 실시예에 따른 비정질 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 상부 게이트 구조의 비정질 산화물 박막 트랜지스터를 예를 들어 나타내고 있다.
특히, 상기 본 발명의 제 3 실시예에 따른 비정질 산화물 박막 트랜지스터는 소오스/드레인전극 위에 액티브층이 위치하는 스태거드 구조를 가지는 것을 특징으로 한다.
도면에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 비정질 산화물 박막 트랜지스터는 기판(310) 위에 형성된 소오스/드레인전극(322, 323), 상기 소오스/드레인전극(322, 323)과 전기적으로 접속하며 비정질 산화물 반도체로 형성된 액티브층(324), 상기 액티브층(324) 위에 형성된 게이트절연막(315) 및 상기 게이트절연막(315) 위에 형성된 게이트전극(321)으로 이루어져 있다.
그리고, 도면에는 도시하지 않았지만, 상기 게이트전극(321)은 소정의 게이트라인에 연결되고 상기 소오스전극(322)의 일부는 일방향으로 연장되어 데이터라인에 연결되며, 상기 게이트라인과 데이터라인은 기판(310) 위에 종횡으로 배열되어 화소영역을 정의하게 된다.
이때, 상기 비정질 산화물 반도체는 쉽게 결정성을 띠는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하게 되며, 특히 적용 가능한 억셉터 도펀트로는 상기 ZnO와 안정적으로 산소 격자 사이트를 공유할 수 있 는 Fe, Ti, I2, Mg, Al, Mn, Cr, Ga, Sc, Yb, Zr, Sn, Hf 등을 포함하고 상기 전하 도너 도펀트는 전하이동도에 기여하는 것을 특징으로 한다.
그리고, 이때 형성된 비정질 산화물 반도체는 ABZnOx 형태(A: 억셉터 도펀트, B: 전하 도너 도펀트)를 가질 수 있다.
도 7은 본 발명의 제 4 실시예에 따른 비정질 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 하부 게이트 구조의 비정질 산화물 박막 트랜지스터를 예를 들어 나타내고 있다.
특히, 상기 본 발명의 제 4 실시예에 따른 비정질 산화물 박막 트랜지스터는 액티브층 위에 소오스/드레인전극이 위치하는 역 스태거드 구조를 가지는 것을 제외하고는 상기 본 발명의 제 3 실시예에 따른 비정질 산화물 박막 트랜지스터와 실질적으로 동일한 구성으로 이루어져 있다.
도면에 도시된 바와 같이, 본 발명의 제 4 실시예에 따른 비정질 산화물 박막 트랜지스터는 기판(410) 위에 형성된 비정질 산화물 반도체로 형성된 액티브층(424), 상기 액티브층(424)의 소정영역과 전기적으로 접속하는 소오스/드레인전극(422, 423), 상기 소오스/드레인전극(422, 423) 위에 형성된 게이트절연막(415) 및 상기 게이트절연막(415) 위에 형성된 게이트전극(421)으로 이루어져 있다.
그리고, 도면에는 도시하지 않았지만, 상기 게이트전극(421)은 소정의 게이트라인에 연결되고 상기 소오스전극(422)의 일부는 일방향으로 연장되어 데이터라인에 연결되며, 상기 게이트라인과 데이터라인은 기판(410) 위에 종횡으로 배열되 어 화소영역을 정의하게 된다.
이때, 상기 비정질 산화물 반도체는 쉽게 결정성을 띠는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하게 되며, 특히 적용 가능한 억셉터 도펀트로는 상기 ZnO와 안정적으로 산소 격자 사이트를 공유할 수 있는 Fe, Ti, I2, Mg, Al, Mn, Cr, Ga, Sc, Yb, Zr, Sn, Hf 등을 포함하고 상기 전하 도너 도펀트는 전하이동도에 기여하는 것을 특징으로 한다.
그리고, 이때 형성된 비정질 산화물 반도체는 ABZnOx 형태(A: 억셉터 도펀트, B: 전하 도너 도펀트)를 가질 수 있다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 산화물 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 3은 본 발명의 제 1 실시예에 따른 비정질 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 4a 내지 도 4c는 상기 도 3에 도시된 비정질 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 5는 본 발명의 제 2 실시예에 따른 비정질 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 6은 본 발명의 제 3 실시예에 따른 비정질 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 7은 본 발명의 제 4 실시예에 따른 비정질 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110~410 : 기판 115~415 : 게이트절연막
121~421 : 게이트전극 122~422 : 소오스전극
123~423 : 드레인전극 124~424 : 액티브층

Claims (8)

  1. 기판을 제공하는 단계; 및
    상기 기판 위에 비정질 산화물 반도체를 액티브층으로 사용한 박막 트랜지스터를 형성하는 단계를 포함하며, 상기 비정질 산화물 반도체는 아연 산화물계(ZnO)계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하는 것을 특징으로 하는 비정질 산화물 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 기판은 유리기판 또는 플라스틱 기판으로 형성하는 것을 특징으로 하는 비정질 산화물 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 억셉터 도펀트는 상기 ZnO와 안정적으로 산소 격자 사이트를 공유할 수 있는 Fe, Ti, I2, Mg, Al, Mn, Cr, Ga, Sc, Yb, Zr, Sn, Hf 등을 포함하고 상기 전하 도너 도펀트는 전하이동도에 기여하는 것을 특징으로 하는 비정질 산화물 박막 트랜지스터의 제조방법.
  4. 제 1 항에 있어서, 상기 비정질 산화물 반도체는 ABZnOx 형태(A: 억셉터 도펀트, B: 전하 도너 도펀트)를 가지는 것을 특징으로 하는 비정질 산화물 박막 트랜지스터의 제조방법.
  5. 기판 위에 형성된 게이트전극;
    상기 게이트전극이 형성된 기판 위에 형성된 게이트절연막;
    상기 게이트절연막 위에 비정질 산화물 반도체로 형성된 액티브층; 및
    상기 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극을 포함하며, 상기 비정질 산화물 반도체는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하는 것을 특징으로 하는 비정질 산화물 박막 트랜지스터.
  6. 기판 위에 비정질 산화물 반도체로 형성된 액티브층;
    상기 액티브층의 소정영역과 전기적으로 접속하는 소오스/드레인전극;
    상기 액티브층과 소오스/드레인전극이 형성된 기판 위에 형성된 게이트절연막; 및
    상기 게이트절연막 위에 형성된 게이트전극을 포함하며, 상기 비정질 산화물 반도체는 ZnO계 산화물 반도체에 억셉터 도펀트 및 전하 도너 도펀트를 첨가하여 형성하는 것을 특징으로 하는 비정질 산화물 박막 트랜지스터.
  7. 제 5 항 및 제 6 항 중 어느 한 항에 있어서, 상기 억셉터 도펀트는 상기 ZnO와 안정적으로 산소 격자 사이트를 공유할 수 있는 Fe, Ti, I2, Mg, Al, Mn, Cr, Ga, Sc, Yb, Zr, Sn, Hf 등을 포함하고 상기 전하 도너 도펀트는 전하이동도에 기여하는 것을 특징으로 하는 비정질 산화물 박막 트랜지스터.
  8. 제 7 항에 있어서, 상기 비정질 산화물 반도체는 ABZnOx 형태(A: 억셉터 도펀트, B: 전하 도너 도펀트)를 가지는 것을 특징으로 하는 비정질 산화물 박막 트랜지스터.
KR1020090127418A 2009-12-18 2009-12-18 비정질 산화물 박막 트랜지스터 및 그 제조방법 KR20110070560A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127418A KR20110070560A (ko) 2009-12-18 2009-12-18 비정질 산화물 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127418A KR20110070560A (ko) 2009-12-18 2009-12-18 비정질 산화물 박막 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110070560A true KR20110070560A (ko) 2011-06-24

Family

ID=44402051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127418A KR20110070560A (ko) 2009-12-18 2009-12-18 비정질 산화물 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110070560A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031945A (ko) 2016-09-21 2018-03-29 고려대학교 산학협력단 박막 트랜지스터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180031945A (ko) 2016-09-21 2018-03-29 고려대학교 산학협력단 박막 트랜지스터

Similar Documents

Publication Publication Date Title
US10256344B2 (en) Oxide thin film transistor and method of fabricating the same
US8058116B2 (en) Method of fabricating an amorphous zinc-oxide based thin film transistor (TFT) including source/drain electrodes formed between two oxide semiconductor layers
US8878181B2 (en) Oxide thin film transistor and method of fabricating the same
US8187919B2 (en) Oxide thin film transistor and method of fabricating the same
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR20100130098A (ko) 산화물 박막 트랜지스터의 제조방법
TW201131778A (en) Semiconductor device and method for manufacturing the same
KR20100002899A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110027472A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101697588B1 (ko) 액정표시장치 및 그 제조방법
KR101622182B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110027470A (ko) 산화물 박막 트랜지스터의 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110070560A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
US20120298985A1 (en) Thin film transistor and method of fabricating the same
KR20110070562A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법
KR20110055271A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20140129818A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101322314B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110070561A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application