JPH0342628A

JPH0342628A - 分布したシリコン・トランジスターを有する基板とこれからなる液晶表示装置とそれらの製法

Info

Publication number: JPH0342628A
Application number: JP1177521A
Authority: JP
Inventors: Hiroshi Yamazoe; 山添　博司; Shingo Fujita; 晋吾藤田; Isao Ota; 勲夫太田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-07-10
Filing date: 1989-07-10
Publication date: 1991-02-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、分布したシリコン・トランジスターを有する
基板とこれからなる液晶表示装置とそれらの製法。

従来の技術従来、各絵素、ないし各座標点にトランジスターを付属
させた基板としては、多結晶シリコン層または非晶質シ
リコン層を、化学蒸着法（ＣＶＤ法）ないしプラズマＣ
ＶＤ法で形成し、これを何回かのフォト・リソグラフィ
ーおよびエソチップ工程でもって得られるものが公知で
ある。これらのトランジスターは、多結晶シリコン層ま
たは非晶質シリコン層薄膜から形成されるので、薄膜ト
ランジスター、略してＴＰＴと称される。（薄膜ハンド
ブック　日本学術振興会薄膜第１３１委員会編）。また
これらのＴＰＴは電界効果トランジスター、すなわちＦ
ＥＴである。

この際、基板上にマトリクス状に分布したＭＯＳ・ＦＥ
Ｔないし類似のＭｉｓ−ＦＥＴの相互結線は基板上に形
成される。勿論、各結線の交差（通常、各結線は絶縁さ
れている）すなわちクロス・オーバーは基板上に多数形
成されいる。

発明が解決しようとする課題従来のＴＰＴ基板では、製作において、大面積において
、多段のフォト・リソグラフィーおよびエソチップ工程
を要し、従って生産原価を上昇させ、歩留りを著しく損
なうこととなる。ＩＣに比べて、製品の面積が桁違いに
大きく、単位面積当たり、同一の欠陥があるとしても、
歩留りを著しく差異が出る。

通常、均質な平滑性のある基板として研磨したガラス基
盤か使われるが、それても均質性や平滑性では、ボリソ
シプ４されたシリコン・ウェーハには劣る。これば良品
歩留りに大きく影響する。

また、ヰ産原価の点から、高価な基盤は使用出来ないが
、このことば、生産工程を著しく制限する。例えは、基
板としては、ソーダライムや有機フィルムが値段の点で
望ましいが、基板温度の点からより望ま、しい多結晶シ
リコン層の形成は不可能であり、次善の策として非晶質
シリコン層の形成がなされるのが実状である。

非晶質シリコン層からＦＥＴを形成した場合、ゲート電
圧の闇値の時間的安定性に難があること、非晶質シリコ
ン層の形成の点から、大きさには自ずと制限があると思
われる。

多結晶シリコンからＦＥＴを形成した場合、ソースとド
レイン間のリーク電流が大きくなりがちであること、多
結晶シリコンの形成の点から、大きさには、厳しい制限
があると思われる。

多数のマトリクス状ＦＥＴからの配線は当然、多数のク
ロス・オーバーを伴う。これの絶縁不良は当然製品不良
に至る。

製品歩留りを上昇させるためには、このクロス・オーバ
ーの絶縁歩留りを完璧にする必要がある。

課題を解決するための手段本発明は前述のような課題を解決するために、基板状に
、少なくともマトリクス状に配設された複数のシリコン
・チップを有し、前記シリコン・チップは、少なくとも
１個のトランジスターと、このトランジスターへ接続さ
れた２個の配線と、この配線のクロスオーバーとを有す
るような分布したシリコン・トランジスターを有する基
板を提供するものである。

本発明はまた、基板上に、少なくともマトリクス状に配
設された複数のシリコン・チップを有し、前記シリコン
・チップは、少なくとも１個のＭＯＳトランジスターと
、これのケート電極及びソース電極からの配線と、この
配線のクロス・オーバーとを有し、前記基板上に前記配
線への信号印加手段を有し、前記基板上に絵素電極及び
これへの前記Ｍｏ５ｔ−ランシスターのドレイン電極か
らの電気的接続手段を有する基板を液晶層を挟持する一
方の基板としてなるような液晶表示装置をも提供するも
のである。

更に本発明は、少なくとも１個のトランジスターと、こ
のトランジスターへ接続された２個の配線と、この配線
のクロス・オーバーとを有し、かつこの領域の四周は約
１ミクロン以上の厚みの二酸化珪素からなる単位領域を
、主面上にマトリクス状に有するシリコン・ウェーハを
、基材と主面を対向させて、接着層を介在させて貼り合
わせる第１の過程と、前記シリコン・ウェーハを裏面か
ら化学的または機械的に研削する第２の過程と、前記シ
リコン・ウェーへの裏面を、二酸化珪素かはとんと侵さ
ず、シリコンを侵すような選択ポリッシングを行う第３
の過程と、二酸化珪素を侵し、シリコンをほとんど侵さ
ないような化学エッチを行い、前記単位領域からなる独
立した、前記基材に接着されたシリコン・チップを得る
第４の過程と、基材上の各シリコン・チップを基板に転
移させる第５の過程とを少なくとも含む工程からなるよ
うな分布したシリコン・トランジスターを有する基板の
製法、または液晶表示装置の製法を明らかにする。

なお、今まで述べたシリコン・チップは主面上に前記の
もの以外に容量素子や抵抗素子、及びこれらの配線を含
むものであってもよい。

作用本発明では、トランジスター群はシリコン・ウェファ−
の上にＩＣ工程で作られる。このＩＣ工程は、多段のフ
ォト・リソグラフィーおよびエツチング工程を要すとは
言え、通常のＴＰＴ基板プロセスに比べて、管理された
基材や材料、管理されたプロセスではるかに歩留り良く
生産されること、また、ＴＰＴ基板プロセスの分散され
たＦＥＴ群を作るよりも、集結されたトランジスター群
を作るよりも、集結されたトランジスター群をある程度
の高密度で作る方か、歩留りで上かり、しかもコストも
下かることは、明らかである。すなわち、通常のＴ　Ｐ
　Ｔ”プロセスにおいて、歩留りを支配するトランジス
ターやクロス・オーバーを作る所は、実績のあるＩＣプ
リセスに依存すると言う思想に基ずく。

本発明によるものは、トランジスターを予め、別の所で
作るので、基板として安価なソーダライムや有機フィル
ムが使える。基板の大きさにも、非晶質シリコンあるい
は多結晶シリコンを沈積するわけでないので、それほど
大きな制約は無い。

トランジスターがＦＥＴの場合、単結晶シリコンから作
るので、キャリヤの易動度が大きく出来更にゲート電圧
の闇値の時間的安定性に優れ、またソースとドレイン間
のリーク電流も微小となる。

クロス・オーバーも歩留り及び信頼性の高いＩＣプロセ
スで作るので、全体の製品歩留りは大きく向上する。

実施例以下、本発明の詳細な説明する。本発明を具体化する方
法として、以下のよ−うな方法を実施し、効果を得た。

第１は、基材を、固い、例えば石英基材やシリコン基材
を使い、ホット・メルト接着剤やピセイン（高純度ピッ
チ）等でシリコン・ウェーハとの接着を第１の過程で為
し、第５の過程で、シリコン・チップを有する基材と基
盤とを主面を対向させて、エポキシ樹脂やＵＶ硬化接着
剤等で貼り合わせ、次に可湿して機械的に基材のみを除
去することであった。これらの接着の際には、減圧雰囲
０気で行うことが重要である。

第２は、第４の過程で分離されたシリコン・チップを、
まず基材から長尺のテープに転移させ、このシリコン・
チップを基板に熱転写的な手法で転移させることであっ
た。

第３としては、基材として、機械的あるいは加温と機械
的な力により延伸し得る支持基材を使用し、第４の過程
で前記支持基材上に分離されたシリコン・チップを得て
後、第５の過程で前記支持基材を精密に延伸する過程と
、支持基材上の各シリコン・チップを基板に転移させる
ことであった。

なお、得られた分布したシリコン・トランジスターを有
する基板を使って、液晶表示装置ないし液晶パネルは通
常の方法で得られる。

ここでは、第１及び第３の方法について述べる。

（実用例１）第１図を用いて、まず実施例１の概略の説明を行う。１
はシリコン・ウェーハ、２はξクロン以上の厚みの二酸
化珪素、３は基材、４は第１接着層、５は第２接着層、
６は基板、７は分布したシ１リヨン・トランジスター及びクロス・オーバー等を有す
るチップ、８は、トランジスターやクロス・オーバー、
配線等を有するトランジスタ一部、９は透明絵素電極で
ある。

第１図（ａ）において、シリコン・ウエハーと基材とを
第一接着層を介して、主面を対向させて貼り合わす。気
泡が入らぬように、真空雰囲気を使う。第１図（ｂ）に
おいて、シリコン・ウエハーを裏面からの湿式粗研磨で
、シリコン・ウェーハが約３０ミクロンの厚みに研磨す
る。薄くしすぎると、表面に結晶欠陥等を誘発し、シリ
コン・ウエハー上のトランジスターの特性を損なう。第
１図（Ｃ）において、選択ポリッシング法により、丁度
二酸化硅素層と同じ厚みのシリコン・ウエハーが得られ
る。選択ポリッシング法では、シリコンは侵し、二酸化
硅素は実質上径さない。この極薄シリコン・ウエハーを
得るためのプロセスは電子通信学介資料５ＳＤ８６−６
３、Ｐ３７に詳しい。すなわち、二酸化硅素層がストッ
パーとなるこの侵食の比が１０−４と他の実験から評価
される。

２次にＢＨＦ　（フッ酸緩衝液）等、実質上、シリコンを
侵さず、二酸化硅素を大いに侵す腐食液で処理して第１
図（ｄ）を得る。第１図（ｅ）において、基材を加温雰
囲気中で機械的に引き延ばす。

第１図（ｆ）において、基板に、第２接着層を介して、
位置合わせしつつ、基材の主面と対向させて、貼り合わ
す。気泡が出ないように、注意する。

第１図（ｇ）で、第１接着層を含めて、基材を除去して
、基板上に分布したシリコン・トランジスターを得る。

場合によっては、基板を更に薄く樹脂被覆したり、酸素
プラズマ処理を行う。第１　図（ｈ）で、絵素電極を透
明導電層、よく使われるのは、錫添加イブイウムの沈積
、及び微細加工により、形威し、その他、信号線（通常
ソース・ハ）、及び走査線（通常ゲート・パー）、およ
びドレインと絵素電極との接続をクロム、やアル旦ニウ
ム等の蒸着、及び微細加工により得る。（Ｉ）において
、通常のプロセスで液晶パネルを得る。この過程は、第
１図では省く。

以下に、若干説明を補足する。

３４インチのシリコン単結晶ウェーハ上に、ｎＭＯ３とこ
れらのソース配線とゲート配線、及びこれらのクロスオ
ーバーを含む２０実クロン径の正方形領域を、マトリク
ス状に、５０旦クロン・ピッチで配列され、前記正方形
領域以外の所はいわゆるＬＯＧＯ３手法で、２ξクロン
厚みの二酸化硅素で覆われているようにした。これらは
、通常の確立されたｎ　Ｍ　ＯＳプロセスで可能であっ
た。

主面に、酢酸ビニル・モノマーとエチレン・モノマーを
乳化共重合させて得る酢酸ビニル系エマルジョンを塗布
されたポリスチレン系熱可塑性エラストマー基材を人手
した。従って、ポリスチレン系熱可塑性エラストマーを
基材とし、第１接着層は酢酸ビニル系樹脂からなり、約
７０℃に熱して接着された。

粗研磨はアル旦すまたは細かいカーポランダム粒によっ
た。

選択ポリッシングは、エチレンシアしン・ピロカテコー
ルを用いた、メカノケミカルな研磨によりなされた。

４基板はソータ・ライムとした。

第２接着層にばＵＶ硬化樹脂や、エポキシ樹脂が望まし
い。

出来た液晶パネルは、特性においては、通常の薄膜トラ
ンジスター（ＴＰＴ）付きパネルのそれを凌ぎ、欠陥も
、最初にシリコン・ウェーハ状態で検査した結果と比較
して、増加は無かった。なお、欠陥に備えて、シリコン
・ウェーへの単位領域に、と多数作る等、対策は容易で
あった。

（実用例２）実例１において、基材を約１００旦クロン厚みの石英ガ
ラスとし、第１接着層をピセイン（高純度ピッチ）を使
う。第１接着層は加熱、減圧雰囲気で行う（第１図ａ）
。第１図（ｅ）の基材の延伸は行わない。第１図（ｇ）
の基材の引き剥がしは、加熱して行う。基板側に残留し
たピセインは、トリエタンでよく洗浄し、さらに酸素プ
ラズマに晒す。

その後、第１図（ｈ）、（ｉ）に対応する操作を行い、
液晶パネルを得る。

５出来た液晶パネルは、特性においては、通常の薄膜トラ
ンジスター（ＴＰＴ）付きパネルのそれを凌ぎ、欠陥も
、最初にシリコン・ウェーハ状態で検査した結果と比較
して、増加は無かった。

本実施例では、液晶パネルについて述べたが、人力装置
等、アクティブ素子が面内に分布したデバイスを要する
ものにも本発明は関係している。

また、実現手段も本実施例には、拘束されない。

発明の効果本発明は、アクティブ素子が面内に分布したデバイスに
関するものであり、産業上の価値は大なるものがある。

【図面の簡単な説明】

第１図は実施例を説明するための構成断面図である。１・・・・・・シリコン・ウェーハ、２・・・・・・１
ミクロン以上の厚みの二酸化硅素層、３・・・・・・基
材、４・・・・・・第１接着層、５・・・・・・第２接
着層、６・・・・・・基板、７・・・・・・分布したシ
リコン・トランジスター及びクロス・オーバー等を有す
るチップ、８・・・・・・トランシロスターやクロスオーバー、配線等を含むトランジスタ一
部、９・・・・・・絵素電極。

Claims

【特許請求の範囲】

（１）基板上に、少なくともマトリクス状に配設された
複数のシリコン・チップを有し、前記シリコン・チップ
は、少なくとも１個のトランジスターと、このトランジ
スターへ接続された２個の配線と、この配線のクロスオ
ーバーとを有することを特徴とする分布したシリコン・
トランジスターを有する基板。
（２）少なくとも１個のトランジスターと、このトラン
ジスターへ接続された２個の配線と、この配線のクロス
オーバーとを有し、かつこの領域の四周は約１ミクロン
以上の厚みの二酸化硅素からなる単位領域を、主面上に
マトリクス状に有するシリコン・ウェーハを基材と主面
を対向させて、接着層を介在させて貼り合わせる第１の
過程と、前記シリコン・ウェーハを裏面から化学的また
は機械的に研削する第２の過程と、前記シリコン・ウェ
ーハの裏面を二酸化硅素がほとんど侵さず、シリコンを
侵すような選択ポリッシングを行う第３の過程と、二酸
化硅素を侵し、シリコンをほとんど侵さないような化学
エッチを行い、前記単位領域からなる独立した、前記基
材に接着されたシリコン・チップを得る第４の過程と、
基材上の各シリコン・チップを基板に転移させる第５の
過程とを少なくとも含む工程からなることを特徴とする
請求項１記載の分布したシリコン・トランジスターを有
する基板の製法。
（３）基板上に、少なくともマトリクス状に配設された
複数のシリコン・チップを有し、前記シリコン・チップ
は、少なくとも１個のＭＯＳトランジスターと、これの
ゲート電極及びソース電極からの配線と、この配線のク
ロスオーバーとを有し、前記基板上に前記配線への信号
印加手段を有し、前記基板上に絵素電極及びこれへの前
記ＭＯＳトランジスターのドレイン電極からの電気的接
続手段を有する基板を液晶祖層を挟持する一方の基板と
してなることを特徴とする分布したシリコン・トランジ
スターを有する基板からなる液晶表示装置。
（４）少なくとも１個のトランジスターと、このトラン
ジスターへ接続された２個の配線と、この配線のクロス
オーバーとを有し、かつこの領域の四周は約１ミクロン
以上の厚みの二酸化硅素からなる単位領域を、主面上に
マトリクス状に有するシリコン・ウエハーを基材と主面
を対向させて、接着層を介在させて貼り合わせる第１の
過程と、前記シリコン・ウェーハの裏面から化学的また
は機械的に研削する第２の過程と、前記シリコン・ウエ
ハーの裏面を、二酸化硅素がほとんど侵さず、シリコン
を侵すような選択ポリッシングを行う第３の過程と、二
酸化珪素を侵し、シリコンをほとんど侵さないような化
学エッチを行い、前記単位領域からなる独立した、前記
基材に接着されたシリコン・チップを得る第４の過程と
、基材上の各シリコン・チップを基板に転移させる第５
の過程とを少なくとも含む工程からなることを特徴とす
る請求項第３記載の分布したシリコン・トランジスター
を有する液晶表示装置の製法。