JPH0342627A

JPH0342627A - 液晶光弁用基体とその製法

Info

Publication number: JPH0342627A
Application number: JP1177504A
Authority: JP
Inventors: Hiroshi Yamazoe; 山添　博司; Katsuhiko Kumakawa; 克彦熊川; Keisuke Tsuda; 津田　圭介; Isako Kikuchi; 菊池　伊佐子; Isao Ota; 勲夫太田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-07-10
Filing date: 1989-07-10
Publication date: 1991-02-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、トランジスター、特にＭＯＳ−ＦＥＴ（メタ
ル−オキサイド−半導体・電界効果トランジスター）ス
イッチを有する液晶光弁用基体とその製法に関する。

従来の技術従来、各光弁要素ないし、各絵素にトランジスターを付
属させた基体としては、多結晶シリコン層または非晶質
シリコン層を、化学藤着法（ＣＶＤ法）ないしブラスマ
ＣＶＤ法で形成し、これを何回かのフォト・リソグラフ
ィー及びエツチング工程でもって得られるものが公知で
ある。これらのトランジスターは、多結晶シリコン層ま
たは非晶質シリコン層薄膜から形成されるので、薄膜ト
ランジスター、略してＴＰＴと称される。（薄膜ハンド
ブック　日本学術振興会薄膜筒１３１　　委員全編）。

またこれらのＴＰＴは電界効果トランジスター、すなわ
ちＦＥＴである。

この際、基板上にマドトリクス状に分布したＭＯＳ　−
ＦＥＴないし類似のＭＩＳ−ＦＥＴの相互結線は基体上
に形成される。勿論、各結線の交差（通常、各結線は絶
縁されている）すなわちクロス・オーバーは基体上に多
数形成される。

発明が解決しようとする課題従来のＴＰＴ基板では、製作において、大面積において
、多段のフォト・リソグラフィー及びエツチング工程を
要し、従って生産原価を上昇させ、歩留りを著しく損な
うこととなる。ＩＣに比べて、製品の面積が桁違いに大
きく、単位面積当たり同一の欠陥があるとしても、歩留
りに著しく差異が出る。

通常、均質な平滑性のある基板として研磨したガラス基
板が使われるか、それでも均質性や平滑性では、ポリ・
ノシュされたシリコン・ウェーハには劣る。これは、良
品歩留りに大きく影響する。

また、生産原価の点から、高価な基板は使用出来ないが
、このことば、生産工程を著しく制限する。例えば、基
板としては、ソーダ・ライムや有機フィルムが値段の点
で望ましいが、基板温度の点からより望ましい多結晶シ
リコン層の形成は不可能であり、次善の策として非晶質
シリコン層の形成がなされるのが実状である。

非晶質シリコン層からＦＥＴを形成した場合、ゲート電
圧の闇値の時間的安定性に難があること、非晶質シリコ
ン層の形成の点から、大きさには自ずと制限があると思
われる。

多結晶シリコンからＦＥＴを形成した場合、ソースとド
レイン間のリーク電流が大きくなりがちであること、多
結晶シリコンの形成の点から、大きさには厳しい制限が
あると思われる。

多数のマトリクス状ＦＥＴからの配線は当然、多数のク
ロス・オーバーを伴う。これの絶縁不良は当然製品不良
に至る。製品歩留りを上昇させるためには、このクロス
・オーバーの絶縁歩留りを完璧にする必要がある。

課題を解決するための手段本発明は前述のような課題を解決するために、単結晶シ
リコン・ウェーハ基板上に、少なくともマトリクス状に
配設されたシリコン・トランジスターと、これらを電気
的に結ぶ配線と、配線群のクロス・オーバーを有し、前
記単結晶シリコン・ウェーハ基板と一体化し、主面が同
一平面のマトリクス状に配設された非晶質二酸化硅素層
とこの上の透明電極とこの電極と前記トランジスターと
の電気的接続手段とからなるような液晶光弁用基体を提
供するものである。

本発明はまた、単結晶シリコン・ウェーハ基板の主面上
において、マトリクス状に配設される絵素となる部分を
選択的に熱酸化して約１ξクロン以上の厚みの二酸化硅
素層を得ることと、同一主面上でマトリクス状に、少な
くともアリコン・トランジスターと、これらを電気的に
結ぶ配線と、クロス・オーバーとを形成する第１の過程
と、前記単結晶シリコン・ウェーハ基板と支持基材とを
、主面を対向させて、第１接着層を介在させて貼り合わ
せる第２の過程と、前記単結晶シリコン・ウェーハを裏
面から化学的または機械的に研削する第３の過程と、前
記単結晶シリコン・ウェーハの裏面を二酸化硅素がほと
んど侵さず、シリコンを侵すような選択ポリッシングを
行う第４の過程、薄くされた単結晶シリコン・ウエーノ
へ基板を保持する基材と透明基体とを、主面を対向させ
て、第２接着層を介して貼り合わせる第５の過程と、前
記基材と第１接着層を除去する第６の過程を少なくとも
含む工程からなるような液晶光弁用基体の製法をも明ら
かにするものである。

なお、今まで述べた単結晶シリコン・ウェーハ基板上に
、同時に容量素子や抵抗素子、及びこれらの配線が７１
−リクス状に配設されている場合も本発明は含まれる。

作用本発明では、１−ランシスター群、シリコン・ウェーハ
の上にＩＣ工程で作られる。このＩＣ工程は、多段のフ
ォト・リソグラフィー及びエツチング工程を要すとは言
え、通常のＴＰＴ基板プロセスに比べて、管理された基
材や材料、管理されたプロセスではるかに歩留り良く生
産されること、また、ＴＰＴ基板プロセスの分散された
ＦＥＴ群を作るよりも１．集結されたトランジスター群
をある程度の高密度で作る方が、歩留りが上がり、しか
もコストも下がることは明らかである。すなわち、通常
のＴＰＴプロセスにおいて、歩留りを支配するトランジ
スターやクロス・オーバーを作る所は、実績のあるＩＣ
プリセスに依存すると言う思想に基づ（。

トランジスターがＦＥＴの場合、単結晶シリコンから作
るので、キャリヤの易動度が大きく出来、更にゲート電
圧の闇値の時間的安定性に優れ、またソースとドレイン
間のリーク電流も微少となる。

クロス・オーバーも歩留り及び信頼性の高いクスプロセ
スで作るので、全体の製品歩留りは大きく向上する。

実施例以下、本発明の詳細な説明する。

第１図を用いて、まず実施例１の概略の説明を行う。１
は単結晶シリコン・ウェーハ基板、２ば１ミクロン以上
の厚みの二酸化硅素層であり、光弁要素となる部分、３
は透明電極であり、このシリコン・ウェーハはトランジ
スターの配線、信号配線、走査配線、これらの配線のク
ロス・オーバ、トランジスターと透明電極との結線を表
面に有している。４ば基材、５は第１接着層、６ば第２
接着層、７は基体、８ばトランジスターやクロス・オー
バー、配線を含むトランジスタ一部である。

（ａ）において、単結晶シリコン・ウェーハ基板の主面
上において、マトリクス状に配設される絵素となる部分
を選択的に熱酸化して約１．５ミクロンの厚みの二酸化
硅素層を得ることと、同一主面上でマトリクス状に、少
なくともｎＭＯｓトランジスターと、これらを電気的に
結ぶ配線と、クロス・オーバーとを形成する。これは、
通常の局部酸化プロセス、いわゆるＬＯＧＯＳプロセス
を用いて容易になされる（薄膜ハンドブック　日本学術
振興会、薄膜第１３１委員会編等参照）。なお、透明電
極は錫を含むインジウムでリフトオフ・プロセスを使っ
て形成される。

（ｂ）において、単結晶シリコン・ウェーハ基板とソー
ダ・ライムからなる支持基材とをピセイン（高純度ピッ
チ）からなる第１接着層を介して、主面を対向させて貼
り合わす。気泡が入らぬように真空雰囲気を使い、過熱
しながら接着する。

（Ｃ）において、単結晶シリコン・ウェーハ基板を裏面
からのアルξすを砥粒とする湿式粗研磨で、シリコン・
ウェーハが約３０ミクロンの厚みに研磨する。薄くしす
ぎると、表面に結晶欠陥等を誘発し、シリコン・ウェー
ハ上のトランジスターの特性を損なう。

（ｄ）において、選択ポリッシング法により、丁度二酸
化硅素層と同じ厚みのシリコン・ウェーハが得られる。

この極薄シリコン・ウェーハを得るプロセスは電子通信
学会資料５ＳＤ８６−６３．　Ｐ３７に詳しい。選択ポ
リッシング法では、シリコンは侵し、二酸化硅素は実質
上侵さない。すなわち、二酸化硅素層がストッパーとな
る。この侵食の比が１０−４と他の実験から評価される
。現実には、エチレンジアミン・ピロカテコールを用い
てメカノケ旦カルな研磨によりなされる。

（ｅ）において、ソーダ・ライムからなる基体に、エポ
キシ樹脂からなる第２接着層を介して、支持基材の主面
と対向させて、貼り合わす。気泡が出ないように、注意
する。

（ｆ）で、加熱して第１接着層を含めて、支持基材を除
去する。残留したピセインは、トリエタンでよく洗浄し
、その後酸素プラズマに晒す。かくて、液晶光弁用基体
を得る。

０（ｇ）通常のプロセスで液晶パネルを作る。この過程は
第１図において省略した。

出来た液晶パネルは、特性においては、通常の薄膜トラ
ンジスター（ＴＰＴ）付きパネルのそれを凌ぎ、欠陥も
、最初にシリコン・ウェーハ状態で検査した結果と比較
して、増加は無かった。なお、欠陥に備えて、マトリク
ス状に並んだ光弁要素の各々に対して、トランジスター
を多数作る等、対策は容易である。

なお、実現手段も本実施例には拘束されない。

また、光弁要素ないし、絵素となる部分は、第１図にお
いて、基体７と第２接着層が透光性であるという限定を
設けると、この部分には二酸化硅素層のみがあり、本パ
ネルは光透過型光弁として使用できる。前述の制限は大
きな制限ではない。

これと類似して、ＳＯ３型（シリコン・オン・サファイ
ア型）の基板からなる液晶光弁装置があるが、この場合
、サファイア上のシリコンは通常のシリコン・ウェーハ
に比べて、結晶性が悪く、またシリコンの沈積時にアル
ミニウム原子が拡散１すること等、問題が多い。

発明の効果本発明は、アクティブ素子が面内に分布したデバイスに
関するものであり、産業上の価値は大なるものがある。

【図面の簡単な説明】

第１図は実施例を説明するための構成断面図である。１・・・・・・単結晶シリコン・ウェーハ基板、２・・
・・・・１ξミクロン上の厚みの二酸化硅素層であって
光弁要素となる部分、３・・・・・・透明電極、４・・
・・・・基材、５・・・・・・第１接着層、６・・・・
・・第２接着層、７・・・・・・実体、８・・・・・・
トランジスタ一部。

Claims

【特許請求の範囲】

（１）単結晶シリコン・ウェーハ基板上に、少なくとも
マトリクス状に配設されたシリコン・トランジスターと
、これらを電気的に結ぶ配線と、配線群のクロス・オー
バーを有し、前記単結晶シリコン・ウェーハ基板と一体
化し、主面が同一平面のマトリクス状に配設された非結
晶二酸化硅素層とこの上の透明電極とこの電極と前記ト
ランジスターとの電気的接続手段とからなることを特徴
とする液晶光弁用基体。
（２）単結晶シリコン・ウェーハ基板の主面上において
、マトリクス状に配設される絵素となる部分を選択的に
熱酸化して約１ミクロン以上の厚みの二酸化硅素層を得
ることと、同一主面上でマトリクス状に、少なくともシ
リコン・トランジスターと、これらを電気的に結ぶ配線
と、クロス・オーバーとを形成する第１の過程と、前記
線結晶シリコン・ウェーハ基板と支持基材とを、主面を
対向させて、第１接着層を介在させて貼り合わせる第２
の過程と、前記単結晶シリコン・ウェーハを裏面から化
学的または機械的に研削する第３の過程と、前記単結晶
シリコン・ウェーハの裏面を、二酸化硅素がほとんど侵
さず、シリコンを侵すような選択ポリッシングを行う第
４の過程と、薄くされた単結晶シリコン・ウェーハ基板
を保持する基材と透明基体とを、主面を対向させて、第
２接着層を介して貼り合わせる第５の過程と、前記基材
と第１接着層を除去する第６の過程を少なくとも含む工
程からなることを特徴とする液晶光弁用基体の製法。