KR100275828B1 - 석영 기판상의 단결정 실리콘 박막 트랜지스터 형성방법 - Google Patents

석영 기판상의 단결정 실리콘 박막 트랜지스터 형성방법 Download PDF

Info

Publication number
KR100275828B1
KR100275828B1 KR1019950702647A KR19950702647A KR100275828B1 KR 100275828 B1 KR100275828 B1 KR 100275828B1 KR 1019950702647 A KR1019950702647 A KR 1019950702647A KR 19950702647 A KR19950702647 A KR 19950702647A KR 100275828 B1 KR100275828 B1 KR 100275828B1
Authority
KR
South Korea
Prior art keywords
single crystal
crystal silicon
layer
substrate
island
Prior art date
Application number
KR1019950702647A
Other languages
English (en)
Other versions
KR960700522A (ko
Inventor
칼루리 알. 사마
찰스 에스. 챈리
Original Assignee
데이비드 에스. 호이리스
하니웰 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이비드 에스. 호이리스, 하니웰 인코포레이티드 filed Critical 데이비드 에스. 호이리스
Publication of KR960700522A publication Critical patent/KR960700522A/ko
Application granted granted Critical
Publication of KR100275828B1 publication Critical patent/KR100275828B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

고온 기판(20)상에 단결정 아일랜드(34)를 형성하는 본 발명은 예를 들어 능동 매트릭스 디스플레이(10)용의 고이동도 박막 트랜지스터 집적 드라이버(13)를 형성어하기 위한 고온 처리의 사용을 가능케한다. 본 발명은 단결정 실리콘 기판(18)사이에 에치 스톱층(30)을 증착시키는 단계와, 에치 스톱층(30)상에 단결정 실리콘 소자층(32)을 증착시키는 단계와, 단결정 실리콘 기판(18), 에치 스톱층(30), 단결정 실리콘 소자층(32) 및 석영 기판(20)의 에지를 접착제로 밀봉 및 고착시키는 단계와, 실리콘 기판(18)의 일부분과 접착제(22)의 일부분을 그라인딩하는 단계와, 실리콘 기판(18)의 잔여 부분을 에칭하는 단계와, 접착제(22)의 잔여 부분을 제거하는 단계와, 에치 스톱층(30)을 에칭하는 단계와, 단결정 실리콘 소자층(32)사아에 아일랜드(34)를 형성하기 위해 단결정 실리콘 소자층(32)상에 포토레지스트 매스크를 가하는 단계와, 단결정 실리콘 아일랜드(34)를 에칭하는 단계와, 단결정 실리콘 아일랜드(34)를 석영 기판(20)에 확산 결합시키는 비실온 처리단계를 포함한다.

Description

[발명의 명칭]
석영 기판상의 단결정 실리콘 박막 트랜지스터 형성 방법
[도면의 간단한 설명]
제1도는 종래 기술 드라이버 및 능동 매트릭스 디스플레이의 레이아웃을도시하고 있다.
제2도는 동일 기판상의 단결정 실리콘 집적 드라이버 및 단결정 능동 매트릭스 디스플레이 장치의 레이아웃을도시하고 있다.
제3도는 실리콘, 석영 및 다른 종류의 그래스에 대한 열팽창 계수를 나타내는 그래프이다.
제4a-4g도는 석영 기판상에 단결정 TFT를 제조하기 위한 일련의 단계를 나타내고 있다.
제5도는 석영 기판에 위치된 실리콘으로 제조된 CMOS 소자에 대한 단면도이다.
[발명의 상세한 설명]
[발명의 배경]
본 발명은 고해상도 능동 매트릭스 디스플레이기술에 관한 것으로, 특히 고온 투명 기판상에서의 고이동도를 갖는 단결정 실리콘 박막 트랜지스터의 제조에 관한 것이다.
고해상도 능동 매트릭스 디스플레이는 컴퓨터, 방송, 전자 공학 및 항공 전자 공학을 포함한 각종 응용 분야에서 요구된다. 종래 기술에서, 고해상도 능동 매트릭스 디스플레이는 외부 로우 및 칼럼 드라이버가 가요성 케이블이나 기타 접속 기구를 포함한 디스플레이 그래스에 접속되는 비정질 실리콘(a-Si) 능동 매트릭스 박막 트랜지스터(TFT)를 사용하여 제조된다. 외부 로우 및 칼럼 드라이버는 종래의 단결정 실리콘 웨이퍼를 사용하여 제조되며, 이는 저해상도 디스플레이만을 충족시킨다. 이러한 이유는 디스플레이 해상도가 증가하는 경우에 상호 접속의 수가 증가하고 상호 접속 피치가 감속하기 때문이다. 이러한 상호 접속 밀도의 증가로 디스플레이에 대한 이 외부 드라이버의 접속이 극히 어려우며 실용적이지 못하다. 예를 들어 상호 접속 중심간의 거리인 상호 접속 피치가 0.006인치(150㎛) 이하가 될 때 외장 드라이버의 실행 수행도는 경감된다. 라이트 밸브 디스플레이(light valve display)는 인치당 천개의 라인(1pi) 이상의 고해상도를 요구하며, 0.001인치(25㎛)이하의 피치는 외부 드라이버에 대한 상호 접속을 실현하는 것이 거의 불가능하게 된다. 이러한 극소의 피치 상호 접속 문제에 대한 해결책은 능동 매트릭스 어레이와 함께 디스플레이 그래스상에 로우 및 칼럼 드라이버를 제조 즉, 드라이버를 집적시키는 것이다. 집적된 드라이버는 고해상도의 디스플레이를 가능케하고, 외부 접속 수를 수천에서 수십으로 감소시키며, 디스플레이 시스템 신뢰도를 향상시키고, 비용을 감소시킨다. 그러나, 현재의 디스플레이 장치에서의 a-Si TFT의 낮은 이동도(예를 들어, 1㎠/v.s)때문에, 요구된 성능이 제공되지 않을 것이므로 고해상도 디스플레이 장치에 드라이버를 집적시키는 것은 실용적이지 못하다. 이러한 상황에 부응하여, 집적된 드라이버를 갖는 디스플레이 장치에 대한 종래 기술에 의해 다결정 실리콘(p-Si) TFT가 개발되었다. p-Si TFT의 이동도는 대략 50㎠/v.s이다. p-Si TFT 보다 매우 뛰어난 이동도를 갖기는 하지만, 복잡한 직렬-병렬 구조의 드라이버 설계를 필요로 한다. 다결정 실리콘 TFT에서의 "오프" 전류가 높기 때문에 "오프" 전류를 감소시키기 위해 2개의 TFT가 직렬 접속된다.
600㎠/v.s의 이동도를 갖는 단결정 실리콘 TFT를 사용하여 매우 우수한 집적 드라이버를 제조할 수 있다. 벌크 실리콘 소자에 비교할 만한 성능을 갖는 단결정 실리콘 TFT를 그래스상에 제조할 수 있다면, 성능의 저하없이 집적 드라이버를 갖는 고해상도 디스플레이 장치의 제조가 가능하다.
종래 기술에 있어서, 투명 기판상에 단결정 실리콘 TFT를 제조하는 두가지 방법이 모색되고 있다. 이러한 방법중 한 방법은 절연체상에 실리콘이 존재하는 기판(silicon-on-insulator (SOI) substrate)에 TFT 드라이버를 제조하는 단계, SOI 기판의 드라이버 측의 부분을 접착제를 갖는 투명 디스플레이 기판에 부착시키는 단계, 및 드라어버층에 TFT가 남겨지도록 실리콘 웨이퍼를 에칭하는 단계를 포함한다. 이 방법은 저온 접착 결합의 열악한 신뢰도 및 이러한 접착층의 존재로 인한 고전류 드라이버의 성능에 대한 저하 효과라는 문제점을 갖고 있다.
제2방법은 팽창율 정합 그래스 기판(expansion-matched glass substrate)에 에치-스톱층(etch-stop layer)을 갖는 실리콘 웨이퍼를 정전기적으로 결합시키는 단계, 박막 단결정 실리콘 소자층이 남겨지도록 실리콘 웨이퍼 및 에치 스톱층을 에칭하는 단계, 및 그래스의 변형점으로 나타나는 더 낮은 처리 온도 (약 600℃)를 이용하여 이 소자층상에 TFT를 제조하는 단계를 포함한다. 이 방법은 저온 소자 처리의 이용시에 추가 장치를 요구한다. 본 발명은 투명 기판상에 단결정 실리콘 TFT를 제조하기 위한 전술된 두 방법의 단점을 해소한다.
[발명의 개요]
본 발명은 에치 스톱층을 갖는 실리콘 웨이퍼에 용융된 석영 기판을 결합하는 단계, 박막 단결정 실리콘 소자층이 남겨지도록 실리콘 웨이퍼 및 상기 에치 스톱층을 제거하는 단계, 및 종래의 고온 소자 처리 과정을 이용하여 능동 매트릭스 및 집적 드라이버용의 단결정 실리콘 TFT를 제조하는 단계를 포함한 방법을 사용한다.
본 발명의 특징은 투명 디스플레이 기판상에 고이동도 단결정 실리콘 TFT를 제조하는 방법의 개발 및 능동 매트릭스 디스플레이 장치의 해상도 및 신뢰도의 향상에 있다. 석영은 필요 크기 및 요구 표면 품질로 용이하게 이용가능하여, 화학적 고순도와 고온 내구성을 갖고, 종래 실리콘 집적회로 처리 기술로 처리 가능하므로, 본 발명의 기판으로서 용융된 석영을 사용하는 것은 장점을 갖는다.
[바람직한 실시예에 대한 설명]
제1도는 능동 매트릭스 디스플레이 어레이(11)는 이 어레이(11)에서 분리되어 가요성 컨넥터(17)에 의해 어레이(11)에 접속되는 인쇄 회로 기판(23)상에 위치된 드라이버(13)를 포함한다. 이러한 구성은 디스플레이 해상도 및 신뢰도를 제한한다. 제2도는 동일 기판상에 집적된 로우 드라이버(19)와 칼럼 드라이버(20)를 갖는 능동 매트릭스 어레이(11)를 포함한 본 발명의 디스플레이 장치(10)를 예시하고 있다. 드라이버 접속을 위해 소수의 외부 인터컨넥터(21)가 제공된다.
종래의 고온 소자 처리를 위해 석영과 같은 고온 투명 기판을 사용하는 것이 바람직할 것이지만, 제3도에도시된 바와 같이 석영의 열팽창 계수(12)와 실리콘의 열팽창 계수(14)간의 차이가 크기 때문에 실리콘 웨이퍼에 석영(sio2) 기관을 결하시키는 것은 불가능하다. CORNING 7059 그래스의 열팽창 계수(15)는 특히 600℃ 부근에서 다른 재료와 매우 큰 격차를 나타낸다. CORNING 1733 그래스 기판의 열팽창 계수(16)는 실리콘 열팽창계수(14)와 매우 유사하다. 그러므로, 실리콘 웨이퍼가 CORNING 1733에 결합되어 파손없이 저온 (예를 들어, 600℃)에서 처리될 수 있다. 그러나, 실리콘이 확산 또는 양극 처리(anodical process)에 의해 고온에서 석영에 결합된다면, 이 결과로 생성된 석영-실리콘 화합체는 석영과 실리콘의 파손 강도를 초과하는 열적응력에 의해 실온으로의 냉각 동안 여러 조각으로 분열되거나 균열이 발생할 것이다.
단결정 실리콘 기판 표면이 친수성(hydrophilic)을 갖도록 형성된다면, 단결정 실리콘 기판은 실온에서도 석영 기판에 결합될 것이다. 그러나, 이러한 유형의 결합 강도는 실리콘 웨이퍼 및 에치-스톱층의 최종 잔여부분을 제거하기 위해 선택적 에칭을 실행하기 앞서 실리콘 기판의 주요 부분을 제거하기 위한 그라인딩 및 래핑 과정을 실행하는 동안에 실리콘-석영 화합체를 한 유니트로 유지하기에 불충분하다. 본 발명은 최종 과정의 파괴 특성을 방지한다.
제4a-4g도는 석영 기판(20)상에 단결정 TFT를 제조하는 단계를 포함한 각종 단계를 예시한다. 먼저 제4a도에서는 보론이 약하게도핑된(p-) 대략 22mil 두께의 단결정 실리콘 기판(18)상에 보론이 강하게도핑된(p++)에치 스톱층으로서의 실리콘층(30)을 900℃에서 2㎛ 두께로 에피텍셜 증착시킨다. 그리고 나서, 이 실리콘 에치 스톱층(30)상에 보론이 약하게도핑된(p-) 단결정 실리콘 소자층(32)을 900℃에서 약 0.6㎛ 두께로 에피택셜 증착시킨다. 이 단결정 실리콘 소자층(32)의 표면은 표면 평면에대해 0.3㎛이하의 표면 편차를 갖는다. 이 단결정 실리콘 소자층(32)의 표면은 H2O2를 포함한 용액으로 세척된다. 세척된 단결정 실리콘 소자층(32)의 표면에 0.3μm 이하의 표면 편차를 갖는 비정질 석영 기판(20)의 표면을 결합시키며, 이때 석영 기판(20) 및 실리콘 소자층(32)의 표면은 실온에서의 수소-산소(H-O) 결합을 통해 자연적으로 결합한다. 제4b도는 실리콘 기판(18), 에치 스톱층(30), 단결정 실리콘 소자층(32) 및 석영층(20)의 결합을 고착 및 밀봉시키는 과정을 나타내고 있다. 제4c도는 석영층(20)에 대해 크기별로 절단된 상이한 크기의 층들(18, 30 및 32)을 포함하며 이러한 층들을 고착 및 밀봉시키기 위해 이러한 층들에 접착제(22)가 가해진 다른 구조를 예시하고 있다. 제4d도는 실리콘 기판(18) 및 접착제(22)의 일부를 그라인딩하는 과정을 예시하고 있다. 실리콘 기판(18)의 잔여 부분은 에틸렌디아민 피로카테콜(ethylenediamine pyrocatechol)로 에칭된다. 접착제(22)의 잔여 부분은 층(20, 30 및 32)의 에지에서 물리적으로 제거된다. 에치 스톱층이 에칭된다. 아일랜드(34)는 단결정 실리콘 소자층(32)에 가해진 포토레지스트 매스크로 형성된다. 단결정 실리콘 아일랜드의 드라이 에칭은 포토레지스트 매스크의 패턴에 따라 단결정 소자층(32)의 부분에 반응 이온 에칭으로 실행된다. 단결정 실리콘 아일랜드(34)는 약 1,000℃에서 산소 분위기로 열적 산화되어 실리콘 아일랜드(34)사아에 약 500Å의 실리콘 이산화물층을 형성한다. 이러한 처리후에, 집적된 드라이버용의 고이동도 박막 트랜지스터를 형성하기 위한 단계가 진행된다.
전술된 바와 같이, 친수성을 갖는 실리콘 층(32)을 형성한 후, 이 실리콘층(32)의 표면은 실온에서 석영 기판(20)에 결합된다. 실리콘 표면의 친수성을 이루기 위해 RCA 용액(RCA1-1NH3:5H2O:1H2O2또는 RCA2-1HC1:6H2O:1H2O2) 또는 H2SO4와 H2O2를 포함한 용액으로 실리콘층(32)를 세척한다. 실리콘층(32) 및 석영(20)의 결합 표면은 0.3㎛ 편차를 초과하지 않는 평면형 표면을 갖는다. 표면의 입자를 제거하기 위해 실리콘 층(32)과 석영 웨이퍼(20)의 표면을 클린룸에서 세척한 후에야 보이드(void)가 없는 매우 균일한 결합이 이루어질 수 있다. 결합후, 이 화합체층(24)은 제46도에도시된 바와 같은 적합한 접착제(22)로 에지 밀봉된다. 제4d도는 실리콘 기판(18)과 석영 기판(20) 모두가 동일 크기 및 동일 에지인 경우를 예시하고 있다. 제4c도는 기판(18, 20)의 크기 및 에지가 동일하지 않은 경우를 예시하고 있다. 제4b도 또는 제4c도의 구조가 사용될 수 있다. 에지 밀봉/접착 재료(22)는 두가지 목적을 위해 사용된다. 먼저, 결합을 더 확고히 하여 에지 밀봉/접착 재료(22)가 일부의 접착제(22)의 그라인딩을 포함한 후속의 실리콘 그라인딩 및 래핑 과정 동안 실리콘-석영 기판 화합체(24)를 완전하게 유지시키는 기능을 하며, 그 결과는 제4d도의 화합체(24)로 나타난다. 두번째로, 밀봉/결합 재료(22)는 래핑 및 디닝(thinning) 과정 동안 기판(18, 20)의 에지에서의 부적절하게 결합된 지역을 통해 물과 다른 화학적 에칭 용액이 결합 계면내로 스며들지 못하도록 하는 기능을 한다. 제4c도는 부적절한 결합으로 인한 계면 에지에서의 크레비스(26)를 예시한다. 물이나 에칭용액이 계면으로 스며들 경우, 화합체 층(24)의 분리가 발생할 수도 있다. 에지 밀봉용으로 효과적인 접촉제(22)로는 EPO-TEK 301(에폭시 테크놀러지 Inc.)가 있다. 이 에폭시의 얇은 방울이 주사기로 기판 화합체(24)의 에지에 가해지게 된다. 포트 레지스트 또는 다른 접착제와 같은 다른 재료가 에지 밀봉을 위해 사용될 수도 있다.
제4e도는 에지 밀봉 제거 및 실리콘 그라인딩과 래핑 과정후의 화합체(28)를 나타낸다. 둥글지 않은 잔여 실리콘 기판(18)은 에틸렌디아민 피로카테올(EDP) 선택 에칭에 의해 선택적으로 에칭된다. 에폭시 에지 밀봉은 기계적 수단에 의해 석영 기판(20)에서 쉽게 제거된다. 그리고 나서, 1HF:3HNO3:8HAc 부식액으로의 선택 에칭에 의해 에치 스톱층(30:통상 2㎛의 두께를 가짐)에 대한 제거가 후속되며, 이로써 제4e도에도시된 바와 같이 박막(0.6㎛) 단결정 실리콘 소자층(32)이 남는다. 제4f도는 집적된 TFT 능동 매트릭스 디스플레이와 로우 및 칼럼 드라이브 회로의 제조를 위한 실리콘 아일랜드 (메사:34)를 형성하기 위해 실리콘 소자층(32)이 사진석판 기술로 패터닝되고 건식 에칭된 (반응 이온 에칭(RIE)으로)경우의 결과를 나타낸다. 제4f도의 처리 단계까지의 모든 단계는 실온에서 실행된다.
제4g도는 산소 분위기에서의 실리콘 아일랜드(34)에 대한 고온 어닐링/확산 결합이 실행되는 다음 처리 단계의 결과를 나타낸다. 실리콘 아일랜드(34)를 갖는 석영 웨이퍼(20)가 어닐링/산화 용광로에 위치되며, 여기서 온도는 분당 약 20℃의 온도 경사율로 실온에서 대략 1,000℃까지 천천히 증가된다. 용광로가 약 500℃에 달한 시점에서, 아일랜드(34)상에 약 500Å 두께의 열적 실리콘 이산화물(36)을 성장시키기 위해 산소가 용광로내에서 순환된다. 이 처리는 전체 60분 정도 실행되는데, 25분 정도는 용광로 온도가 500℃에서 1000℃로 증가되며 나머지 35분은 약 1,000℃를 유지한다. 이 시간이 경과된 후, 기판(20)이 용광로에서 꺼내진다. 제4g도에서의 실리콘-온-석영 구조(28)는 약 1,000℃에서 어닐링되도록 가열되지만, 실리콘 박막 아일랜드(34)의 열적 응력이 이들의크기, 즉 직경이나 폭의 제곱에 따라 증가하기 때문에 구조체(20)는 별다른 열적 응력 문제를 나타내지 않는다. 250×250㎛정도의 크기를 갖는 아일랜드는 1,000℃ 정도의 극고온에서 응력의 파괴 효과없이 형성될 수 있을 것이다. 따라서, 단결정 실리콘 소자 박막(32)을 대표적으로 10×10㎛ 정도의 크기를 갖는 아일랜드(34)로 에칭하는 것은 고온에서 실리콘 박막 아일랜드(34)에 극소의 열적 응력을 나타낸다.
고온 어닐링 처리에 의해 실리콘 아일랜드(34)와 석영 기판(20)간의 결합 강도의 상당한 증가를 갖는 확산 결합이 이루어진다. 또한, 이러한 어닐링 처리에 의해 500Å 두께의 열정 산화물(36)이 성장되며 이 산화물은 후속된 CMOS 소자 공정을 위한 임플랜트 스크린 산화물(implant screen oxide)로서 사용된다. 확산 결합된 구조체(28)는 종래의 고온 실리콘 CMOS 소자 공정을 이용하여 처리될 것이다. 종래의 고온 실리콘 CMOS 처리 공정은 집적된 드라이버를 갖는 능동 매트릭스 디스플레이 장치용으로 제5도에 도시된 바와 같은 N 채널 및 P 채널 단결정 실리콘 TFT(40, 42)중의 하나를 제조하는데 사용될 것이다.

Claims (18)

  1. 석영 기판(20)상에 단결정 실리콘 아일랜드(34)를 제조하는 방법에 있어서, 단결정 실리콘 기판(18)상에 에치 스톱층(30)을 증착시키는 단계와; 상기 에치 스톱층(30)상에 단결정 실리콘 소자층(32)을 증착시키는 단계와; 실온에서 상기 석영 기판(20)을 단결정 실리콘 소자층(32)에 결합시키는 단계와; 상기 단결정 실리콘 기판(18), 에치 스톱층(30), 단결정 실리콘 소자층(32) 및 석영 기판(20)의 에지들을 접착제(22)로 밀봉 및 고착시키는 단계와; 상기 실리콘 기판(18)의 일부분과 상기 접착제(22)의 일부분을 그라인딩하는 단계와; 상기 실리콘 기판(18)의 잔여 부분을 에칭하는 단계와; 상기 접착제(22)의 잔여 부분을 제거하는 단계와; 상기 에치 스톱층(30)을 에칭하는 단계와; 상기 단결정 실리콘 소자층(32)상에 포토레지스트 마스크를 가하여 상기 단결정 실리콘 소자층(32)상에 아일랜드(34)를 형성하는 단계와; 상기 단결정 소자층(32)상에 아일랜드(34)를 형성하는 단계와; 상기 단결정 실리콘 아일랜드(34)를 석영 기판(20)에 확산 결합시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 단결정 실리콘 아일랜드(34)를 석영 기판(20)에 확산 결합 단계는 고온에서 실행되는것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 단결성 실리콘 아일랜드(34)의 노출 표면을 열적으로 산화시키는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 액정 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 제조하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  5. 제3항에 있어서, 전계발광 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 제조하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  6. 제3항에 있어서,도트 매트릭스 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 제조하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  7. 실온에서 고온 기판상에 단결정 실리콘 아일랜드(34)를 제조하는 방법에 있어서, 실리콘 기판(18)상에 에치 스톱층(30)을 증착시키는 단계와; 상기 에치 스톱층(30)상에 단결정 실리콘층(32)을 증착시키는 단계와; 상기 단결정 실리콘층(32)에 상기 고온 기판을 결합시키는 단계와; 에지에서 상기 실리콘 기판(18), 에치 스톱층(30) 및 단결정 실리콘층(32)을 상기 고온 기판에 밀봉 및 고착시키는 단계와; 상기 실리콘 기판(18)의 일부를 그라인딩하는 단계와; 상기 실리콘 기판(18)의 잔여 부분을 에칭하는 단계와; 접착제(22)를 제거하는 단계와; 에치 스톱층(30)을 에칭하는 단계와; 상기 단결정 실리콘층(32)상에 마스크를 가하여 단결정 실리콘층상에 아일랜드(34)를 형성하는 단계와; 상기 단결정 실리콘 아일랜드(34)를 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 액정 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 제조하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  9. 제7항에 있어서, 전계 발광 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 제조하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  10. 제7항에 있어서,도트 매트릭스 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 제조하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  11. 실온에서 고온 기판상에 단결정 실리콘 아일랜드(34)를 제조하는 방법에 있어서, 실리콘 기판상에 스톱층(30)을 증착시키는 단계와; 상기 스톱층(30)상에 단결정 실리콘층(32)을 증착시키는 단계와; 상기 단결정 실리콘층(32)에 고온 기판을 결합시키는 단계와; 에지에서 상기 실리콘 기판(18), 스톱층(30) 및 단결정 실리콘층(32)을 상기 고온 기판에 밀봉 및 고착시키는 단계와; 상기 스톱층(30)까지 상기 실리콘 기판(18)을 제거하는 단계와; 접착제(22)를 제거하는 단계와; 상기 스톱층(30)을 제거하는 단계와; 상기 단결정 실리콘층(32)상에 마스크를 가하여 아일랜드(34)를 형성하는 단계와; 상기 단결정 실리콘 아일랜드(34)를 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 액정 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 제조하는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 제11항에 있어서, 전계 발광 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 제조하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제11항에 있어서,도트 매트릭스 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 제조하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 기판(20)상에 집적 드라이버(13)로서 고이동도 박막 트랜지스터(40,42)의 아일랜드(34)를 형성하기 위한 방법에 있어서, 보론이 약하게도핑된(P-) 약 22mil 두께의 단결정 실리콘 기판(18)상에 에치 스톱층(30)으로서 보론이 강하게도핑된(P++) 실리콘층을 약 900℃에서 2㎛ 두께로 에피택셜 증착시키는 단계와; 상기 실리콘 에치 스톱층(30)상에 표면에서의 평면에 대해 0.3㎛ 이하의 표면 편차를 갖는 보론이 약하게도핑된(P-) 단결정 실리콘 소자층(32)을 약 900℃에서 대략 0.6㎛ 두께로 에피택셜 증착시키는 단계와; H2O2를 포함한 용액으로 단결정 실리콘 소자층(32)의 표면을 세척하는 단계와; 표면에서의 평면에 대해 0.3㎛이하의 표면 편차를 나타내는 비정질 석영 기판(20)의 표면을 다결정 실리콘 소자층(32)의 세척 표면에 결합시키는데 상기 석영 기판(20)의 표면과 상기 실리콘 소자층(32)의 표면이 실온에서의 수소-산소(H-O) 결합을 통하여 자연적으로 결합되도록 결합시키는 단계와; 상기 실리콘 기판(18), 에치 스톱층(30), 다결정 실리콘 소자층(32) 및 석영층의 에지에 가해진 접착제EPO-TEK 301로 상기 단결정 실리콘 소자층(32) 및 석영층의 결합을 고착 및 밀봉하는 단계와; 상기 실리콘 기판(18)의 일부분과 접착제(22)의 일부분을 그라인딩하는 단계와; 상기 실리콘 기판(18)의 잔여 부분을 에틸렌디아민 피로카테콜로 에칭하는 단계와; 상기 접착제(22)의 잔여 부분을 제거하는 단계와; 상기 에치 스톱층(30)을 에칭액으로 에칭하는 단계와; 상기 단결정 실리콘 소자층(32)에 가해진 포트레지스트 마스크로 아일랜드를 형성하는 단계와; 상기 포토레지스트 마스크의 패턴에 따라 단결정 소자층(32)의 일부분에 대한 반응 이온 에칭으로 단결정 실리콘 아일랜드(34)를 건식 에칭하는 단계와; 상기 단결정 실리콘 아일랜드(34)를 약 1,000℃에서 상기 석영 기판에 확산 결합시키는 단계와; 약 1,000℃의 산소 분위기에서 상기 단결정 실리콘 아일랜드(34)를 열적 산화시켜 상기 실리콘 아일랜드(34)상에 500Å의 실리콘 이산화물층을 형성하는 단계를 포함한 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 액정 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  17. 제15항에 있어서, 전계 발광 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  18. 제15항에 있어서,도트 매트릭스 디스플레이 장치용으로 상기 단결정 실리콘 아일랜드(34)상에 능동 매트릭스 픽셀 어레이(11) 및 집적된 로우 및 칼럼 드라이버(13)를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
KR1019950702647A 1992-12-29 1993-08-30 석영 기판상의 단결정 실리콘 박막 트랜지스터 형성방법 KR100275828B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/998968 1992-12-29
US07/998,968 US5258323A (en) 1992-12-29 1992-12-29 Single crystal silicon on quartz
US07/998,968 1992-12-29
PCT/US1993/008172 WO1994015356A1 (en) 1992-12-29 1993-08-30 Single crystal silicon on quartz

Publications (2)

Publication Number Publication Date
KR960700522A KR960700522A (ko) 1996-01-20
KR100275828B1 true KR100275828B1 (ko) 2000-12-15

Family

ID=25545722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950702647A KR100275828B1 (ko) 1992-12-29 1993-08-30 석영 기판상의 단결정 실리콘 박막 트랜지스터 형성방법

Country Status (9)

Country Link
US (1) US5258323A (ko)
EP (1) EP0677207B1 (ko)
JP (1) JP3584035B2 (ko)
KR (1) KR100275828B1 (ko)
DE (1) DE69320210T2 (ko)
FI (1) FI953159A0 (ko)
RU (1) RU2121733C1 (ko)
TW (1) TW295674B (ko)
WO (1) WO1994015356A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69329545T2 (de) * 1992-12-25 2001-05-31 Canon Kk Halbleitervorrichtung für Flüssigkristall-Anzeigevorrichtung und Verfahren zu ihrer Herstellung
US5344524A (en) * 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
WO1995018463A1 (en) * 1993-12-30 1995-07-06 Honeywell Inc. Single crystal silicon on quartz
US5642129A (en) * 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
US5536950A (en) * 1994-10-28 1996-07-16 Honeywell Inc. High resolution active matrix LCD cell design
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Ｓｏｉ基板及びその製造方法
US5688415A (en) * 1995-05-30 1997-11-18 Ipec Precision, Inc. Localized plasma assisted chemical etching through a mask
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6612022B1 (en) * 1996-05-03 2003-09-02 Invensys Systems, Inc. Printed circuit board including removable auxiliary area with test points
US5754013A (en) * 1996-12-30 1998-05-19 Honeywell Inc. Apparatus for providing a nonlinear output in response to a linear input by using linear approximation and for use in a lighting control system
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11204452A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
DE10139056B4 (de) * 2001-08-08 2005-04-21 Infineon Technologies Ag Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
TW200535758A (en) * 2004-04-23 2005-11-01 Innolux Display Corp A low temperature poly-silicon driver circuit display panel and fabricating method thereof
KR101140450B1 (ko) 2004-08-18 2012-04-30 코닝 인코포레이티드 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US8179029B2 (en) * 2006-02-07 2012-05-15 Koninklijke Philips Electronics N.V. Light emitting device including multiple OLEDs
CN103155102A (zh) * 2011-02-15 2013-06-12 住友电气工业株式会社 具有保护膜的复合衬底和制造半导体器件的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
JPH0269938A (ja) * 1988-09-05 1990-03-08 Nec Corp 半導体装置の製造方法
JP2645478B2 (ja) * 1988-10-07 1997-08-25 富士通株式会社 半導体装置の製造方法
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
US5122887A (en) * 1991-03-05 1992-06-16 Sayett Group, Inc. Color display utilizing twisted nematic LCDs and selective polarizers
JP2812405B2 (ja) * 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
CA2061796C (en) * 1991-03-28 2002-12-24 Kalluri R. Sarma High mobility integrated drivers for active matrix displays

Also Published As

Publication number Publication date
DE69320210T2 (de) 1999-02-11
TW295674B (ko) 1997-01-11
JP3584035B2 (ja) 2004-11-04
EP0677207B1 (en) 1998-08-05
RU2121733C1 (ru) 1998-11-10
US5258323A (en) 1993-11-02
JPH08505010A (ja) 1996-05-28
KR960700522A (ko) 1996-01-20
DE69320210D1 (de) 1998-09-10
WO1994015356A1 (en) 1994-07-07
FI953159A (fi) 1995-06-26
EP0677207A1 (en) 1995-10-18
FI953159A0 (fi) 1995-06-26

Similar Documents

Publication Publication Date Title
KR100275828B1 (ko) 석영 기판상의 단결정 실리콘 박막 트랜지스터 형성방법
KR100643746B1 (ko) 반도체 기판, 반도체 장치, 및 그 제조 방법
US5736768A (en) Single crystal silicon arrayed devices for display panels
US5258320A (en) Single crystal silicon arrayed devices for display panels
US8012782B2 (en) Method for producing display device
US6414783B2 (en) Method of transferring semiconductors
US5362671A (en) Method of fabricating single crystal silicon arrayed devices for display panels
JP2866730B2 (ja) 半導体回路の形成方法
KR100297867B1 (ko) 절연체상실리콘형반도체집적회로제조방법
US6413838B2 (en) Manufacturing method of display device
KR100538678B1 (ko) 반도체장치의 제조방법 및 반도체장치
JPH0618926A (ja) 液晶表示用大型基板およびその製造方法
JP3638656B2 (ja) 表示装置及びその作製方法
JP2560765B2 (ja) 大面積半導体基板の製造方法
JPS6390859A (ja) 薄膜トランジスタとその製造方法
JPH0642494B2 (ja) 薄膜トランジスタの製造方法
JPH06224404A (ja) 集積回路装置の製造方法
JPH07235651A (ja) 半導体基板およびその作製方法
CN1127674C (zh) 彩色液晶像素驱动晶体管的制造方法
KR100612885B1 (ko) 국부적으로 단결정 실리콘층이 집적된 기판의 제조방법
JPH05241139A (ja) 液晶表示装置
WO1995018463A1 (en) Single crystal silicon on quartz
JPH07509105A (ja) Ｖｌｓｉ−品質結晶半導体基板の供給方法
JPH05210116A (ja) 液晶表示装置
US6346461B1 (en) Electroless epitaxial etching for semiconductor applications

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080711

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee