TW295674B - - Google Patents
Download PDFInfo
- Publication number
- TW295674B TW295674B TW082106874A TW82106874A TW295674B TW 295674 B TW295674 B TW 295674B TW 082106874 A TW082106874 A TW 082106874A TW 82106874 A TW82106874 A TW 82106874A TW 295674 B TW295674 B TW 295674B
- Authority
- TW
- Taiwan
- Prior art keywords
- single crystal
- crystal silicon
- layer
- silicon
- substrate
- Prior art date
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 87
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 72
- 239000000758 substrate Substances 0.000 claims description 69
- 229910052710 silicon Inorganic materials 0.000 claims description 66
- 239000010703 silicon Substances 0.000 claims description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 62
- 239000010453 quartz Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000003292 glue Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims description 2
- 239000004576 sand Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 25
- 239000000377 silicon dioxide Substances 0.000 claims 11
- 238000000151 deposition Methods 0.000 claims 6
- 238000003491 array Methods 0.000 claims 4
- 239000004973 liquid crystal related substance Substances 0.000 claims 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 3
- 238000002156 mixing Methods 0.000 claims 2
- XNGIFLGASWRNHJ-UHFFFAOYSA-N phthalic acid Chemical compound OC(=O)C1=CC=CC=C1C(O)=O XNGIFLGASWRNHJ-UHFFFAOYSA-N 0.000 claims 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 claims 1
- 239000000654 additive Substances 0.000 claims 1
- 230000000996 additive effect Effects 0.000 claims 1
- 239000000084 colloidal system Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229940125782 compound 2 Drugs 0.000 description 2
- 230000002079 cooperative effect Effects 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
Αβ __Β6 ____ 五、發明説明(1 ) 本發明之背景: g丨:
! Z I 本發明係與高解析度主動陣列顯示器之技術有關,値 ΐΐ丨·
»·’:·、 I S ΐ 得注意的是,本發明乃是在一個高溫且透明之基板上製作 :1 I -; 高遷移率單晶矽薄膜電晶體的方法。 II _ ;j-f:
: 二 —I 高解析度主動陣列顯示器在包括電腦、娛樂、電子以 ii :1 :
及航電方面均有應用上的需求,在相關的技術中,高解析 I 度主動陣列顯示器乃使用非晶矽主動陣列薄膜電晶體( i ^
I TFT)製作而成,此電晶體具有外部的行及列驅動器, i 以可撓型纜線或其他連結裝置接連至顯示器的玻璃上,外
I 部的行和列驅動器是以傳統的單晶矽晶片製成,而這樣的 #
方式僅適於低解析度顯示器,原因是當顯示器之解析度提 I i 昇時,互連數目增加且連接腳之間距縮小,互連密度的增 i
加對於外部驅動器及顯示器間的連結變得極爲困難,不實 Y 際且幾乎不可能,例如,當接腳之間距(其爲兩接腳中心 i
I 之距離)小於〇 . 0 0 6英吋(1 5 0微米)時,製成外 4 一 ί 部驅動器的可能性將減少,光開關顯示器要求較高的解析 |
度,例如,每英吋大於1 0 0 0條線以及0 · 0 0 1英吋 I
I
(2 5微米)的間距,幾乎無法完成與外部驅動器的連結 I
I 經濟部中央標準局®工消費合作社印製
功能;針對如此微小的間距連接問題,解決方法是在顯示 I
器上製作行和列驅動器,亦即是與主動陣列結合的積體化 I
驅動器,積體化驅動器的出現使得高解析顯示變爲可能, I
J
且外部的連結數目由數千降至數十個,改善了顯示系統的 I
I 可靠度同時降低成本,然而,在目前的顯示器中,因爲非 !
I 晶矽TFT電晶體的低遷移率(mobility,亦即1 cm2 !
.. - ...... "" —_丨_ - I 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐).η . A6 B6 五、發明説明(2 ) /vo 1 t · sec),而無法展現出預期的性能,使得 在高解析度顯示板上製作稹體化驅動器變得不很實際’在 此狀況,針對具有積體化驅動器的顯示器相關技術領域中 ,正進行著多晶矽T F T電晶體的開發,P型多晶矽的遷 移率大約爲5 0 cm2/v ο 1 t · s e c,雖然P型多 晶矽具有較非晶矽T F T電晶體更好的遷移率,對軀動器 的設計而言,仍然需要一個串聯—並聯的複雜結構。由於 多晶矽TFT電晶體的截止電流很高,因此兩個TFT電 晶體將以串聯方式相接以降低截止電流。 利用具有異型遷移率爲6 0 0 cm2/v ο 1 t · s e c的單晶矽TFT電晶體可以製造大量優良的積體化 驅動器,如果有人能在玻璃上製造單晶矽TFT電晶體’ 而其性能可與厚的矽晶元件相較,則此人可以製作出具有 積體化驅動器之高解析度顯示器且不必犧牲性能。 經濟部中央標準局S工消費合作社印製 (請先"-背£'之.▼ ΐ'υ.--1¾) 在相關的技術裡,針對在一個透明基板上製造單晶矽 TF T電晶體的技術,有兩種處理方法正在發展:第1種 方法是在一個矽一絕緣體(SO I )基板中製作TFT驅 動器,將SO I基板的驅動器面貼在表面有膠的透明基板 上,然後蝕刻去除掉矽晶體而留下在驅動層中的TFT, 此方法主要的問題是低溫下附著膠合程序的不可靠以及因 爲附著膠層之存在所引發的退化效應,此效應對高電流驅 動器的性能會有影響。 第2種方法以靜電的方式將一具蝕刻終止層的矽晶片 搭接(bonding)至一個延伸一匹配的玻璃基板上,蝕刻 衣紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) A6 B6 五、發明説明(3 ) 去除掉矽晶片以及蝕刻終止層後留下一層薄的單晶矽元件 膜,再以一個較低的處理溫度(亦即6 0 0 °C )在單晶矽 元件膜上製作T F T電晶體,該處理溫度視玻璃變形點而 定,此方法在低溫元件製程的使用上有待進一步的發展, 對於在透明基板上製作單晶矽T F T電晶體的技術,本發 明可克服上述二種方法的缺點。 本發明概述: 本發明使用的方法係將一個熔融過的石英玻璃接合至 具有蝕刻終止層的矽晶片上,除去矽晶片和蝕刻終止層後 ,留下一層薄的單晶矽元件,再利用傳統的高溫元件製程 ,針對主動矩陣及積體化驅動器製作出單晶矽T F T電晶 體。 本發明之特色是在透明顯示基板上製作出高遷移率單 晶矽TFT電晶體所獲致的成果,以及提昇了主動陣列顯 示器的解析度和可靠度。本發明中使用熔融石英作爲基板 的優點是:對於需要的尺寸和所需的表面品質上,石英是 可利用的,且石英具有高化學純度,高溫容忍度,而傳統 的矽體稹電路製程技術與石英具有相容性。 附圖之簡述: 圖1顯示了驅動器和主動陣列顯示器之佈置圖。 圖2顯示了位於相同基板上的單晶矽主動陣列顯示器 以及單晶矽稹體化驅動器。 衣紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐)
請丨 先 I .t
I I 經濟部中央標準局3工消費合作社印製 A6 B6 五、發明説明(4 ) (請先--.背£足. 圖3圖示了矽,石英玻璃及其他玻璃的熱膨脹係數。 圖4 a — 4 g顯示了在石英基板上製作單晶TFT電 晶體的系列步驟。 圇5中的剖面圖顯示了在石英基板上以矽製作的 C Μ 〇 S元件。 本發明實例的詳述: 經濟部中央標準局員工消费合作社印製 圖1中主動矩陣顯示陣列11的驅動器13係位於印 刷電路板2 3中,此印刷電路板與陣列1 1處於分離的狀 態,二者可藉撓形連線1 7相連,這種裝置的缺點是限制 了顯示器的解析度和可靠度,圖2顯示了本發明的顯示器 1 0 ,此顯示器是一個主動陣列1 1 ,它擁有位於同—個 顯示基板上的積體列驅動器1 9以及行驅動器2 0,少數 的外部接線21用以提供驅動器的連結。雖然對一般高溫 元件製程而言,使用高溫透明基板,例如石英,是顯而易 見的,但是迄今仍無法將矽晶片接合至石英基板上,只因 爲石英12和矽14的熱膨脹係數有很大的差異,如圖3 所示。Corning 705g玻璃1 5的膨脹係數顯然與其他材料 有很大的差異,特別是在6 0 0 °C左右,而Corning 1733 玻璃1 6的膨脹係數和矽的係數非常接近,因此,矽晶片 可在低溫(如6 0 0 °C)以及不會破裂的狀況下接合至 Corning 1733,然而,如果矽晶片在高溫下以擴散或陽極 處理接合至石英,當冷卻至室時,由於熱應力超出石英和 矽的破裂强度,合成的石英一矽組成將破裂或粉碎分解成 本紙張尺度通用中國國家標準(CNS)甲4規格(210 X 297公釐) A6 B6 經濟部中央樣準局8工消费合作杜印« 五、發明説明(5 ) 塊狀。 如果單晶基板表面的處理是親水性的,它將接合至石 英基板上,即使是在室溫下,然而,這樣的接合强度不足 以維持矽-石英這樣一個組成物,在選擇性地進行蝕刻去 除矽晶片剩餘部份以及蝕刻終止層之前,需進行粗細硏磨 以除去矽基板的主要部份,本發明可預防往後具破壞性的 動作。 圖4 a — g說明了在石英基板2 0上製作單晶TFT 電晶體的各種歩驟,開始時,在9 0 0 °C下成長2微米厚 重摻雜硼的磊晶矽層(P++) 3 0 ,如圖4 a所示,此 磊晶層成爲位於厚度的2 2 m i 1低量硼摻雜單晶矽晶片 (P-)之上的蝕刻終止層,下一步,厚度約爲0. 6微 米的低硼摻雜(P -)單晶矽元件層3 2是在9 0 0°C溫 度下以磊晶方式成長在矽蝕刻終止層3 0上。相對於表面 上的實際平面,單晶矽元件層3 2具有一個變化不超出 0. 3微米的表面,單晶矽元件層32的表面是以一種含 有112〇2的溶液來清潔,吾人將非晶系石英基板2 0 ,此 石英基板2 0的表面相對於表面上的實際平面變化不超過 0 . 3微米,接合到清潔過後的單晶矽元件層3 2的表面 ,在室溫下石英基板2 0的表面經由氫氧鍵結自然地和矽 元件餍接合,圖4 b顯示了單晶矽元件層3 2和石英層 2 0間的密合狀況,這是將EPO — TEK 3 0 1接著 劑2 2抹在矽基板1 8的邊緣,蝕刻終止層3 0,單晶矽 元件曆3 2以及石英層2 0間,圖4 c顯示了另一種可行 (請先閱讀背面之注意事項再塡寫本頁) •V3 r 衣纸張尺度適用r國國家缥準(CNS)甲4規格(210 X 297公釐) 20,000 A6 B6 經濟部中央標準局8工消费合作社印$ 五、發明説明(6 ) 的結構,結構中的層1 8、3 0及3 2與層2 0相較有不 同或較小的尺寸,然後利用膠著劑2 2塗抹在這些層上予 以密合。圖4 d顯示以蝕刻方式除去部份的矽基板1 8和 膠著劑2 2,利用乙二胺鄰苯二酚可去除矽基板1 8的殘 餘部份,膠著劑2 2的殘餘部份是以物理方式自層2 〇、 3 0及3 2的邊緣去除掉,蝕刻終止層是以蝕刻去除,島 狀物3 4的定義是透過應用在單晶矽元件層3 2的光阻光 罩,然後根據光阻光罩的圖樣,藉著部份單晶元件層3 2 的反應離子蝕刻以進行單晶矽島狀物的乾燥蝕刻,單晶砂 島狀物是在1 0 0 〇°C下以擴散接合至石英基板上,同時 ,單晶矽島狀物可在1 0 0 〇°C溫度,以及充滿氧氣之環 境下遇熱氧化,以便在矽島狀物3 4表面形成5 G Q A的 氧化矽層3 6,經過這些處理後,可應用相關技術的製程 方法以完成積體化驅動器之高遷移率薄膜電晶體的製作。 如以上所述,將矽層3 2表面調整爲親水狀態後,在 室溫下,層3 2被接合至石英基板2 0,在RCA溶液( RCA1-1NH3 : 5 Η 2 0 : 1Η2〇2,或者 RCA 2-1 HCi? : 6Η2〇: 1Η2〇2)或含有 H2s 〇4及H2〇2的溶液中清潔矽層3 2可使得矽表面成 爲親水狀態,矽層3 2和石英2 0之表面接合後形成一個 不平整的表面,而此不平整的變化不超出〇 . 3微米,矽 層3 2和石英晶片2 0在無塵室中清潔之後可生成無塵表 面,因此成就一個非常均勻的接合,且無任何失效存在, 在接合之後,如圖4 b中所顯示,利用適合的膠著物質 (請先閲讀背面之注意事項再填寫本頁) ,-e
各紙張尺度適用中國國家標準(CNS)甲4規格(2〗0 X 297公釐) 20,000 A6 B6 經濟部中央標準局员工消费合作社印製 五、發明説明(7 ) 2 2可將組合層2 4的邊緣膠合,針對矽及石英基板具有 相同尺寸且邊緣硏磨,圖4 b顯示該狀況,圖4 c的說明 是針對矽和石英基板爲不同尺寸且未經邊綠硏磨的狀況, 圖4 b或圖4 c中的結構均可應用,邊緣的膠著密合物 2 2有二種作用,首先,在後續的矽硏磨及拋光處理時, 邊緣膠著密合物2 2保持矽-石英基板組合物2 4的完整 ,後續的處理亦包括將一些膠著劑2 2硏磨掉,如此產生 了圖4 d中的組合物2 4 ,其次,在拋光和細化過程中, 膠質2 2避免水和化學蝕刻溶液經由任何基板1 8及2 0 邊緣處所發生不當接合區域摻入接合界面,圖4 c顯示了 因爲不當的接合,在界面的邊緣處所造成的裂縫2 6 ,如 果水或蝕刻溶液滲入了界面將造成組合層2 4的脫離,針 對邊緣膠著接合非常有效的膠是EPO — TEK 3 0 1 (EpQxy科技公司),可使一個注射筒將少量的膠注入基 板組合2 4的邊緣處,而其他材料例如光阻或其他膠物質 亦可使用在膠著接合上。 圖4 a顯示一個經由邊緣膠合去除以及矽硏磨和拋光 處理後的組合物2 8,剩餘下來未經硏磨的矽基板1 8是 應用乙二胺鄰苯二酚(EDP )選擇性蝕刻液加以選擇性 去除,而利用機械方式可輕易地自石英基板2 0上去除膠 合邊緣的膠質,接著以1HF : 3HN〇3: 8HAc溶 液選擇性蝕刻去除終止層30 (典型厚度爲2微米),因 而留下一層很薄的(典型厚度爲0. 6微米)單晶矽元件 層3 2,如圖4 e所示。圖4 f顯示了經過處理後元件最 (請先閲讀背面之注意事項再塡寫本頁) *-·
T 衣紙張尺度通用中國國家標準(CNS)甲4·规格(210 X 297公货) 82. 20.000 經濟部中央樣準局霣工消费合作社印製 A6 B6 五、發明説明(8 ) 終的構造,亦即矽元件層3 2經由照相製版和乾蝕刻(利 用反應離子蝕刻一 R I E )後定義出的島狀物3 4 (平台 狀),此處理是針對TFT主動陣列顯示器以及行列驅動 電路,圖4 f之前的所有處理步驟均是在室溫之下完成。 圖4 g顯示下一個製程步驟的結果,亦即在充滿氧氣 的環境中進行島狀物的高溫退火/擴散接合,帶有矽島狀 物3 4之石英晶片2 0被放置在一個退火/氧化爐中,其 中的溫度以每分鐘2 0°C的上昇率由室溫慢慢地升至 1 0 0 〇°C左右,當爐中的溫度上升到5 0 0 °C時,乾燥 的氧氣在爐中循環,使得在島狀物3 4上長出約5 Ο 0A 厚的熱氧化矽3 6 ,這個製程耗時6 0分鐘,其中2 5分 鐘係花费在爐溫由5 0 0 °C上升至1 0 0 0 °C所需的時間 ,剩餘的時間係花費在保持爐溫爲1 0 0 〇 °c所需的時間 上,在此段時間之後,將基板2 0自爐中移出,即使圖 4 g中石英結構2 8上的矽在1 0 0 0 °C溫度下退火,結 構2 0不會有任何熱應力上的問題,此乃因爲矽膜島狀物 3 4中的熱應力將隨著大小的平方而遞增,所謂之大小爲 直徑或是寬度,而在極高溫例如1 0 Q 0°C狀況下,具有 2 5 Ο X 2 5 0平方微米大小的島狀物3 4可製作出來而 無應力的破壞效應,因此,將單晶矽元件膜3 2入具1 0 平方微米典型大小尺寸的島狀物3 4,會在高溫下,使得 矽膜島狀物3 4出現極小的熱應力。 高溫退火製程將在矽島狀物3 4及石英基板2 0間形 成具有增强實質接合强度的擴散接合,此製程亦造成 本紙張尺度通用中國國家標準(CN'S)甲4..規格(210 X 297公坌)_ _ 82. 5, 20,000 -------·---‘--------------裝------訂------線 <請先閱讀背面之注意事項再塡寫本頁) A6 B6 五、發明説明(9 ) 5 Ο 0A厚熱氧化物3 6的成長,此氧化物可作爲植入式 螢幕氧化物使用在後續的CMOS元件製程,擴散接合結 構2 8可利用傳統式,高溫矽CMOS元件製程加以處理 ,傳統的高溫矽CMOS可用於針對具有稹體化驅動器的 主動陣列顯示器分別製作出N或P通道單晶矽T F T電晶 體4 0或4 2。 (請先閱讀背面之注意事項再填寫本頁)
T 經濟部中喪樣準局員工消费合作社印製 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) -11 82. 5, 20,000
Claims (1)
- ο 0 2ABCD 六、申請專利範圍 附件一 : 第82 1 0 68 74號專利申請案 中文申請專利範圍修正本 民國84年6月修正 1 .—種用以在石英基板上製作單晶矽島狀物的方法 ,其包括: ’在單晶矽基板上沈積一個蝕刻終止層; 在蝕刻終止層上沈積一個單晶矽元件層; 在室溫下,將一石英基板接合至單晶矽元件層; 利用膠緊密膠著單晶矽基板的邊緣,蝕刻終止層,單 晶矽元件層和石英基板; 研磨去除掉部份矽基板以及部分膠; 蝕刻去除掉矽基板的殘餘部份; 除去膠的殘餘部份; 蝕刻去除掉蝕刻終止層; 在單晶矽元件層上加上一層光阻光罩以定義出島狀物 的範圍; 經濟部中央標準局員工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 蝕刻單晶矽島狀物;以及 將單晶矽島狀物擴散接合至石英基板。 2. 如申請專利範圍第1項的方法,其中將單晶矽島 狀物擴散接合至石英基板的處理是在高溫下進行。 3. 如申請專利範圍第2項的方法,更進一步包含單 晶矽島狀物曝光表面進行的熱氧化處理》 4 .如申請專利範圍第3項中的方法,更進一步包括 本紙張尺度適用中國國家標隼(CNS ) A4規格(2丨OX297公釐) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 七、申請專利範圍 針對液晶顯示器在單晶矽島狀物上製作出一個主動矩陣像 素陣列及積體化的列及行驅動器。 5. 如申請專利範圍第3項的方法,更進一步包括針 對場致發光顯示器,在單晶矽島狀物上製作出一個主動矩 陣像素陣列及積體化的列及行驅動器。 6. 如申請專利範圍第3項的方法,更進一步包括針 對點陣列顯示器,在單晶矽島狀物上製作出一個主動矩陣 像素陣列及積體化的列及行驅動器。 7. 在室溫下,一種用以在與矽之間具有熱延展失3 配性之高溫基板上製作單晶矽島狀物的方法,包括: 在矽基板上沈積一個蝕刻終止層; 在蝕刻終止層上沈積一個單晶矽層; 將高溫基板接合至單晶矽層; 在邊緣處膠著密合矽基板,蝕刻終止層以及單晶矽層 至高溫基板; 研磨去除掉部份矽基板; 蝕刻去除掉矽基板的殘餘部份; 除去膠質; 蝕刻去除掉蝕刻終止層; 在一單晶矽層加上一個光罩,以便在單晶矽層上定義 出島狀物;且 蝕刻單晶矽島狀物。 8. 如申請專利範圍第7項的方法,更進一步包括針 對液晶顯示器,在單晶矽島狀物上製作主動矩陣像素陣列 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210 X 297公釐) (請先閎讀背面之注意事項再填寫本頁) -訂 .^! 經濟部中央標隼局員工消費合作社印裝 A8 B8 C8 D8 六、申請專利範圍 和積體化列及行驅動器。 9.如申請專利範圍第7項的方法,更進—步包括針 對場效發光顯示器,在單晶矽島狀物上製作主動矩陣像素 陣列和積體化列及行驅動器。 1 0 ·如申請專利範圍第7項的方法’更進—步包括 針對點陣式顯示器,在單晶矽島狀物上製作主動矩陣像素 陣列和積體化列及行驅動器。 1 1 .在室溫下,一種在高溫基板上製作單晶矽島狀 物的方法,其包括: 在矽基板上沈積一個終止層; · 在終止層上沈積一個單晶矽層: 在邊緣處膠著密合矽基板,蝕刻終止層以及單晶矽層 至高溫基板; 去除矽基板至終止層; 去除膠質; 去除終止層; 在單晶矽層上加上一個光罩以界定島狀物,且蝕刻出 單晶矽島狀物。 1 2 .如申請專利範圍第1 1項的方法,更進一步包 括針對液晶顯示器,在單晶矽島狀物上製作主動矩陣像素 陣列及積體化列及行驅動器。 1 3 ·如申請專利範圍第1 1項的方法,更進一步包 括針對場致發光顯示器,在單晶砂島狀物上製作主動矩陣 像素陣列及積體化行列驅動器。 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 A8 B8 C8 D8 六、申請專利範圍 1 4 .如申請專利範圍第1 1項的方法,更進一步包 括針對點陣式顯示器,在單晶矽島狀物上製作主動矩陣像 素陣列及積體化行列驅動器。 1 5 . —種在基板上製作積體化驅動器所需之髙遷移 率薄膜電晶體島狀物的方法,包括: 在將近900 °C下,在一個厚度約爲22mi 1且輕 微硼摻雜(P-)單晶矽基板上,以外延方式沈積一個2 微米厚度且重度硼(P + + )摻雜矽層成爲蝕刻終止層; 在接近9 0 0°C下,在矽蝕刻終止層上以外延方式沈 積一個約0. 6微米厚度且輕度硼(p — )摻雜單.晶矽元 件層,相對於表面的實際平面,單晶矽元件層的表面具有 不超過0. 3微米的表面厚度變化; 在含有H202的溶液中清潔單晶矽元件層的表面; 利用膠EPO — TEK 301注入矽基板,蝕刻終 止層,單晶矽元件層以及石英層的邊緣,以緊密接合單晶 矽元件層與石英層; 研磨去除掉部份矽基板以及部份膠; 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) ^! 利用乙二胺鄰苯二酚蝕刻去除掉矽基板的殘餘部份; 去除膠的殘餘部份; 以蝕刻液蝕刻去除掉蝕刻終止層; 在單晶矽元件層上加上一個光阻光罩以界定出島狀物 t 根據光阻光罩的圖樣,利用反應離子蝕刻,對單晶矽 島狀物以及部份單晶矽元件層進行乾燥蝕刻; 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) ^ -4 - 經濟部中央標準局負工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 在1 0 0 o°c溫度下,將單晶矽島狀物擴散接合至石 英基板;且 在1 0 0 o°c溫度下,在充滿氧氣之環境中,進行單 晶矽島狀物的熱氧化處理’以便在矽島狀物上形成5 0 0 A的矽氧化層。 1 6 .如申請專利範圍第1 5項的方法,更進一步包 括:.針對液晶顯示器,在單晶矽島狀物上製作主動矩陣像 素陣列以及積體行列驅動器。 1 7 .如申請專利範圍第1 5項的方法,更進一步包 括:針對場致發光顯示器,在單晶矽島狀物上製作主動矩 陣像素陣列以及積體行列驅動器》 1 8 .如申請專利範圍第1 5項的方法,更進一步包 括:針對點陣式顯示器,在單晶矽島狀物上製作主動矩陣 像素陣列以及積體行列驅動器。 1 9 ·—種高移動堆電晶體包含: —石英基體;以及 形成於該石英基體之單晶矽。 2 0 ‘如申請專利範圍第1項的電晶體進一步包含: 一形成於該單晶矽之一第一部份之第一電極觸點; 一形成於該單晶矽之一第二部份之第二電極觸點; 形成於該單晶矽之第一第三部份之二氧化矽:以及 一形成於該二氧化矽上之多矽電極。 2 1 ·如申請專利範圍第2項的電晶體進一步包含形 成於該多矽電極電極上之二氧化矽。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) '*" (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 2 2 · —種高移動性電晶體包含: 一石英基體;以及 一形成於該石英基體上之單晶矽層,其中: 該單晶矽層之一第一部份被混摻且爲一源電極; 該單晶矽層之一第二部份被混摻且爲一汲電極; 該單晶矽之一第三部份位於該單晶矽層之第一及第二 部之間; 形成於該單晶矽層上之一第一觸點; 形成於該單晶矽層上之一第二觸點; 形成於至少該單晶矽層之第三部份上的一二氧·化矽層 :以及 一形成於該熱二氧化矽層上的多矽閘電極層。 2 3 ·如申請專利範圍第4項的電晶體其中: 該第一及第二部份爲η +混摻;而第三部份爲P混摻 材料。 2 4 ·如申請專利範圍第5項的電晶體其中: 該單晶矽層厚度約爲5 0 0 0埃; 該二氧化矽層爲一厚度爲5 0 0埃之熱二氧化矽;以 及 該多矽閘電極層之厚度約爲4 0 0 0埃。 2 5 ·如申請專利範圍第6項的電晶體進一步包含一 形成於該多矽閘電極層上之鈍化二氧化矽層,其中該二氧 化矽層之厚度約爲7 5 0 0埃。 2 6 _如申請專利範圍第4項的電晶體,其中: 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 ~ 6 - ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 該單晶矽層之該第一及第二部份爲p +混摻;且 該單晶矽層之該第三部份爲η混摻° 2 7 .如申請專利範圍第8項的電晶體’其中: 該單晶矽層厚度約爲5 0 0 〇埃; 該二氧化矽層爲一厚度爲5 0 0埃之熱二氧化矽;且 該多矽閘電極層之厚度約爲4 0 0 〇埃。 • 2 8 ·如申請專利範圍第9項的電晶體進一步包含一 形成於該多矽閘電極層上之鈍化二氧化矽層’其中該二氧 化矽層之厚度約爲7 5 0 0埃。 29 . —種主動矩陣液晶顯示器包含: · 一石英基體;及 形成於該石英基體上的數個單晶矽薄層電晶體。 3 0 .如申請專利範圍第1 1項的顯示器,其中該數 個單晶矽薄層電晶體爲整合於該顯示器上之像素開關以及 顯示像素驅動器。 3 1 .如申請專利範圍第1 2項的顯示器’其中該顯 示器包含加成色彩裝置。 3 2 ·如申請專利範圍第1 2項的顯示器’其中該顯 示器包含減扣色彩裝置。 3 3 ·如申請專利範圍第1 2項的顯示器’其中該顯 示器包含結構序列色彩裝置。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 -7 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/998,968 US5258323A (en) | 1992-12-29 | 1992-12-29 | Single crystal silicon on quartz |
Publications (1)
Publication Number | Publication Date |
---|---|
TW295674B true TW295674B (zh) | 1997-01-11 |
Family
ID=25545722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW082106874A TW295674B (zh) | 1992-12-29 | 1993-08-25 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5258323A (zh) |
EP (1) | EP0677207B1 (zh) |
JP (1) | JP3584035B2 (zh) |
KR (1) | KR100275828B1 (zh) |
DE (1) | DE69320210T2 (zh) |
FI (1) | FI953159A (zh) |
RU (1) | RU2121733C1 (zh) |
TW (1) | TW295674B (zh) |
WO (1) | WO1994015356A1 (zh) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69329545T2 (de) * | 1992-12-25 | 2001-05-31 | Canon K.K., Tokio/Tokyo | Halbleitervorrichtung für Flüssigkristall-Anzeigevorrichtung und Verfahren zu ihrer Herstellung |
US5344524A (en) * | 1993-06-30 | 1994-09-06 | Honeywell Inc. | SOI substrate fabrication |
US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
WO1995018463A1 (en) * | 1993-12-30 | 1995-07-06 | Honeywell Inc. | Single crystal silicon on quartz |
US5642129A (en) * | 1994-03-23 | 1997-06-24 | Kopin Corporation | Color sequential display panels |
US5536950A (en) * | 1994-10-28 | 1996-07-16 | Honeywell Inc. | High resolution active matrix LCD cell design |
US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
JPH08274285A (ja) * | 1995-03-29 | 1996-10-18 | Komatsu Electron Metals Co Ltd | Soi基板及びその製造方法 |
US5688415A (en) * | 1995-05-30 | 1997-11-18 | Ipec Precision, Inc. | Localized plasma assisted chemical etching through a mask |
JPH0964321A (ja) * | 1995-08-24 | 1997-03-07 | Komatsu Electron Metals Co Ltd | Soi基板の製造方法 |
TW374196B (en) * | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
US6612022B1 (en) * | 1996-05-03 | 2003-09-02 | Invensys Systems, Inc. | Printed circuit board including removable auxiliary area with test points |
US5754013A (en) * | 1996-12-30 | 1998-05-19 | Honeywell Inc. | Apparatus for providing a nonlinear output in response to a linear input by using linear approximation and for use in a lighting control system |
US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
JPH11204452A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Electric Corp | 半導体基板の処理方法および半導体基板 |
JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US6271101B1 (en) | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6087236A (en) | 1998-11-24 | 2000-07-11 | Intel Corporation | Integrated circuit with multiple gate dielectric structures |
US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
DE10139056B4 (de) * | 2001-08-08 | 2005-04-21 | Infineon Technologies Ag | Verfahren zum Dünnen eines scheibenförmigen Gegenstands sowie zur Herstellung eines beidseitig strukturierten Halbleiterbauelements |
JP4653374B2 (ja) * | 2001-08-23 | 2011-03-16 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
TW200535758A (en) * | 2004-04-23 | 2005-11-01 | Innolux Display Corp | A low temperature poly-silicon driver circuit display panel and fabricating method thereof |
WO2006023289A2 (en) | 2004-08-18 | 2006-03-02 | Corning Incorporated | Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures |
FR2880184B1 (fr) | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
WO2007091215A1 (en) * | 2006-02-10 | 2007-08-16 | Philips Intellectual Property & Standards Gmbh | A light emitting device |
CN103155102A (zh) * | 2011-02-15 | 2013-06-12 | 住友电气工业株式会社 | 具有保护膜的复合衬底和制造半导体器件的方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4601779A (en) * | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
JPH0269938A (ja) * | 1988-09-05 | 1990-03-08 | Nec Corp | 半導体装置の製造方法 |
JP2645478B2 (ja) * | 1988-10-07 | 1997-08-25 | 富士通株式会社 | 半導体装置の製造方法 |
JPH0636414B2 (ja) * | 1989-08-17 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
JPH0636413B2 (ja) * | 1990-03-29 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
US5122887A (en) * | 1991-03-05 | 1992-06-16 | Sayett Group, Inc. | Color display utilizing twisted nematic LCDs and selective polarizers |
JP2812405B2 (ja) * | 1991-03-15 | 1998-10-22 | 信越半導体株式会社 | 半導体基板の製造方法 |
US5110748A (en) * | 1991-03-28 | 1992-05-05 | Honeywell Inc. | Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display |
CA2061796C (en) * | 1991-03-28 | 2002-12-24 | Kalluri R. Sarma | High mobility integrated drivers for active matrix displays |
-
1992
- 1992-12-29 US US07/998,968 patent/US5258323A/en not_active Expired - Lifetime
-
1993
- 1993-08-25 TW TW082106874A patent/TW295674B/zh active
- 1993-08-30 WO PCT/US1993/008172 patent/WO1994015356A1/en active IP Right Grant
- 1993-08-30 KR KR1019950702647A patent/KR100275828B1/ko not_active IP Right Cessation
- 1993-08-30 EP EP93920428A patent/EP0677207B1/en not_active Expired - Lifetime
- 1993-08-30 RU RU95113458A patent/RU2121733C1/ru not_active IP Right Cessation
- 1993-08-30 DE DE69320210T patent/DE69320210T2/de not_active Expired - Fee Related
- 1993-08-30 JP JP51512194A patent/JP3584035B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-26 FI FI953159A patent/FI953159A/fi not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
RU2121733C1 (ru) | 1998-11-10 |
DE69320210D1 (de) | 1998-09-10 |
FI953159A0 (fi) | 1995-06-26 |
WO1994015356A1 (en) | 1994-07-07 |
DE69320210T2 (de) | 1999-02-11 |
KR100275828B1 (ko) | 2000-12-15 |
FI953159A (fi) | 1995-06-26 |
EP0677207B1 (en) | 1998-08-05 |
JP3584035B2 (ja) | 2004-11-04 |
JPH08505010A (ja) | 1996-05-28 |
KR960700522A (ko) | 1996-01-20 |
US5258323A (en) | 1993-11-02 |
EP0677207A1 (en) | 1995-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW295674B (zh) | ||
KR0145786B1 (ko) | 반도체기판 및 그 제조방법 | |
US7691730B2 (en) | Large area semiconductor on glass insulator | |
US7456080B2 (en) | Semiconductor on glass insulator made using improved ion implantation process | |
JP2866730B2 (ja) | 半導体回路の形成方法 | |
US20120273831A1 (en) | Semiconductor device, process for producing same, and display device | |
KR20060044735A (ko) | 반도체 기판, 반도체 장치, 및 그 제조 방법 | |
JPH06118441A (ja) | 表示セル | |
JPH08288522A (ja) | 半導体装置の作製方法 | |
JP2001210810A (ja) | 半導体ウェハ及びその製作法 | |
US20090061593A1 (en) | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment | |
US20010035556A1 (en) | Display apparatus and manufacture method thereof | |
JPH07235651A (ja) | 半導体基板およびその作製方法 | |
JP2824818B2 (ja) | アクティブマトリックス液晶表示装置 | |
JPS6390859A (ja) | 薄膜トランジスタとその製造方法 | |
JPH0642494B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH06224404A (ja) | 集積回路装置の製造方法 | |
CN1127674C (zh) | 彩色液晶像素驱动晶体管的制造方法 | |
CN101479651A (zh) | 形成绝缘体上半导体结构的方法 | |
JPH0395912A (ja) | 半導体基板の製造方法 | |
JPH06214241A (ja) | 液晶表示装置 | |
JP2000150379A (ja) | 結晶質半導体層を有する積層体の製造方法 | |
KR20040093949A (ko) | 가요성 단결정 필름 및 그 제조 방법 | |
CN115125618A (zh) | 一种改善铌酸锂薄膜晶圆稳定性的工艺方法 | |
JPH07509105A (ja) | Vlsi−品質結晶半導体基板の供給方法 |