JP2002270617A

JP2002270617A - 半導体装置

Info

Publication number: JP2002270617A
Application number: JP2001400294A
Authority: JP
Inventors: Yoshikazu Kojima; 芳和小島; Hiroaki Takasu; 博昭鷹巣; Kunihiro Takahashi; 邦博高橋; Nobuyoshi Matsuyama; 信義松山; Hitoshi Niwa; 均丹羽; Tomoyuki Yoshino; 朋之吉野
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2002-09-20

Abstract

(57)【要約】【目的】両面配線及び両面加工の可能な構造を有する
薄膜型集積回路半導体装置を提供する事を目的とする。【構成】半導体装置は、トランジスタ素子が集積的に
形成された薄膜積層１と、該薄膜積層１を支持する為の
支持層２とを有する。薄膜積層１は多層膜からなり、電
極の形成が可能な平坦面を有する表面絶縁膜３と、表面
絶縁膜３の下側に位置しトランジスタ素子のチャネル形
成領域５が形成された単結晶半導体薄膜４と、単結晶半
導体薄膜４の下側に位置しトランジスタ素子のゲート電
極９を構成する中間電極膜と、中間電極膜の下側に位置
する裏面層膜１０とを有している。支持層２は裏面層膜
１０に対して面接着固定されている。集積的に形成され
たトランジスタ素子の配線が裏面側に施されているとと
もに表面側には追加の電極処理等を行なう事ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置とその製造方
法に関し、特にトランジスタ素子が集積的に形成された
薄膜積層とこれを支持する為の支持層とからなる構造を
有する半導体装置に関する。

【０００２】

【従来の技術】図２に従来の半導体装置の部分断面図を
示す。図示する様に、一般的に半導体装置はシリコンか
らなる単結晶半導体基板１０１を用いて形成される。即
ち、単結晶半導体基板１０１の表面に対して、不純物拡
散や成膜を行ないトランジスタ素子等を集積的に高密度
で形成するものである。図２に示す例においては、単結
晶半導体基板１０１の上に絶縁ゲート電界効果型トラン
ジスタが形成されている。トランジスタが形成される素
子領域はフィールド絶縁膜１０２によって囲まれてい
る。素子領域には不純物ドーピングによって形成された
ソース領域１０３とドレイン領域１０４とが設けられて
いる。ソース領域１０３とドレイン領域１０４との間に
はトランジスタのチャネル形成領域１０５が形成されて
いる。このチャネル形成領域１０５の上にはゲート酸化
膜１０６を介してゲート電極１０７が配設されている。
これらゲート電極１０７、ソース領域１０３及びドレイ
ン領域１０４等から構成されるトランジスタ素子は層間
絶縁膜１０８によって被覆されている。層間絶縁膜１０
８に形成されたコンタクトホールを介してソース電極１
０９及びドレイン電極１１０が配設されており個々のト
ランジスタ間の配線を行なう。

【０００３】

【発明が解決しようとする課題】上述した従来の半導体
装置は、単結晶半導体基板１０１の一面に対して順に不
純物ドーピング処理や成膜処理を行ないトランジスタ素
子を形成している。加工処理は常に一面側からのみ行な
われ順次膜が積層される。従って、一旦下側の層に対し
て処理が行なわれその上に上側の層が重ねられると、も
はや下側の層に対して追加の加工処理を行う事ができな
くなり、工程設計に種々の制約が生ずるという問題点が
ある。

【０００４】半導体基板１０１は互いに対向する表面及
び裏面を有するにも拘らず、従来の半導体装置は、半導
体基板１０１の表面側のみを利用して形成されている。
従って、集積回路の配線は表面側にのみ集中して行なわ
れ、裏面側は全く活用されていない。この為、配線密度
に自ずから面積的な制限が生じ、集積回路の一層の高密
度化が期待できないという問題点がある。仮に、半導体
基板の裏側を配線面として利用する事ができれば、集積
密度を実効的に２倍に上げる事が可能である。しかしな
がら、従来の構造においてはかかる両面配線は不可能で
ある。

【０００５】集積密度を上げる為に、半導体基板の一面
に対して多層配線を行なう事も提案されている。しかし
ながら、多層配線を繰り返し行なうと半導体基板表面の
平坦度が悪くなる為、段差部におけるオープン欠陥やそ
の他ショート欠陥が生じ易くなるという問題点がある。

【０００６】従来の構造においては、単結晶半導体基板
の表面に対してトランジスタ素子を直接集積形成する構
造となっている。従って、単結晶半導体基板とその上に
集積形成されたトランジスタ素子とは一体不可分の関係
にある。換言すると、集積回路は常に単結晶半導体基板
によって支持される構造となっている。しかしながら、
半導体装置の使用目的によっては、単結晶半導体基板を
支持基板として用いる事が不適当である場合も少くな
い。従来の構造においては、支持基板を自由に選定する
事ができないので、半導体装置の応用範囲に融通性がな
いという問題点がある。

【０００７】上述した従来の技術の様々な問題点に鑑
み、本発明は、両面からの加工が可能であり、両面配線
を行なう事ができ、平坦な表面を有するとともに、支持
基板の自由な選択が可能な構造を有する半導体装置を提
供する事を目的とする。併せて、かかる改良された構造
を有する半導体装置の製造方法を提供する事を目的とす
る。

【０００８】

【課題を解決するための手段】図１を参照して課題を解
決する為の手段を説明する。図１は本発明にかかる半導
体装置の基本的な構造を示す部分断面図である。図示す
る様に、本発明にかかる半導体装置は、トランジスタ素
子が集積的に形成された薄膜積層１と、該薄膜積層１を
支持する為の支持層２とを有する。該薄膜積層１は、電
極の形成が可能な平坦面を有する表面絶縁膜３を有して
いる。この表面絶縁膜３の下側には単結晶半導体薄膜４
が配置されている。この単結晶半導体薄膜４には個々の
トランジスタ素子のチャネル形成領域５が形成されてい
るとともに、これに連接してソース領域６及びドレイン
領域７も形成されている。この単結晶半導体薄膜４の下
側には、ゲート酸化膜８を介してトランジスタ素子のゲ
ート電極９を構成する中間電極膜が配設されている。さ
らに、該中間電極膜の下側には裏面層膜１０が配設され
ている。裏面層膜１０にはソース領域６及びドレイン領
域７に挿通するコンタクトホールが形成されており、こ
のコンタクトホールを介してソース電極１１及びドレイ
ン電極１２が配設されている。これらソース電極１１及
びドレイン電極１２は裏面層膜１０の一面に渡って配線
加工されている。なお、裏面層膜１０はトランジスタ素
子が形成される素子領域を囲むフィールド絶縁層１３や
ゲート電極９を被覆する絶縁層等から構成されている。
以上に説明した薄膜積層１は、支持層２によって支持さ
れている。即ち、この支持層２は裏面層膜１０に対して
面接着固定されている。

【０００９】好ましくは、該支持層２は裏面層膜１０に
塗布された接着剤の膜１４と、この接着剤膜１４によっ
て面接着固定された支持基板１５とからなる二層構造を
有している。あるいは、該支持層２は、接着剤で成形さ
れた単層構造としてもよい。この面接着固定に用いられ
る接着剤は例えば二酸化シリコンを主成分をする流動性
の材料を用いる事ができる。接着剤の熱処理中に発生す
る気体を逃がす為に支持基板１５に透孔を予め形成して
おいてもよい。さらに、支持基板１５の材料としてはシ
リコン等の半導体の他に、石英ガラス等の光学的に透明
な材料を自由に選択する事ができる。

【００１０】薄膜積層１に集積的に形成された個々のト
ランジスタ素子は、ゲート電極９に対して自己整合的な
関係で単結晶半導体薄膜４に形成されたソース領域６及
びドレイン領域７を有する。チャネル形成領域５、ソー
ス領域６及びドレイン領域７の形成された単結晶半導体
薄膜４の上側に位置する表面絶縁膜３は平坦面を有して
いる為必要に応じて種々の電極を自由に形成する事が可
能である。例えば、ドレイン領域７に対向配置して表面
絶縁膜３の上に対向電極を形成する事により容量素子を
作り込むができる。この様にすれば、ＤＲＡＭ構造を有
する半導体装置を得る事ができる。あるいは、ドレイン
領域７に対して電気接続され且つ画素を構成する様に該
表面絶縁膜３の上に透明電極を形成する事ができる。か
かる構造を有する半導体装置は光弁用駆動基板をして応
用可能である。さらには、表面絶縁膜３を挿通する様に
設けられたコンタクトホールを介して、個々のトランジ
スタ素子の端子部に導通する様に該表面絶縁膜３の上に
配線電極を形成してもよい。この様にすれば、集積回路
の配線を薄膜積層１の両面で行なう事ができ実効的な配
線密度を向上できる。あるいは、単結晶半導体薄膜４に
形成された個々のトランジスタ素子のチャネル形成領域
５を少なくとも被覆する様に、該表面絶縁膜３の上に光
リーク防止用の遮光膜を形成する事もできる。さらに
は、単結晶半導体薄膜４に形成された個々のトランジス
タ素子のチャネル形成領域５に整合する様に、該表面絶
縁膜３の上に追加のゲート電極を形成する事ができる。
チャネル形成領域５を対向する一対のゲート電極で制御
する事により、トランジスタの性能が向上する。又、表
面絶縁膜３の上に外部接続用のパッド電極を形成する事
ができる。このパッド電極は比較的大面積を有するの
で、裏面側の集積回路配線から分離して表面側に配設す
る事により集積回路の実装密度を実質的に改善できる。

【００１１】単結晶半導体薄膜４に形成されたチャネル
形成領域５に対して、表面絶縁膜３の側から加工処理を
行なう事ができる。例えば、表面絶縁膜３を介して選択
的に不純物を該チャネル形成領域５に導入する事によ
り、チャネル形成領域５の導電率を個々に選択的に設定
する事が可能である。この様にして、ＭＲＯＭ構造を有
する半導体装置を得る事ができる。

【００１２】次に、図１に示す基本構造を有する半導体
装置の製造方法を説明する。最初に、仮基板の上に絶縁
膜を介して積層された単結晶半導体薄膜を有するＳＯＩ
基板を形成する第１工程を行なう。次に、該単結晶半導
体薄膜に対して半導体集積回路を形成する第２工程を行
なう。続いて、形成された集積回路の表面に対して該仮
基板と反対側に支持基板を面接着固定する第３工程を行
なう。さらに、該仮基板を除去し、平坦な絶縁膜を露出
する第４工程を行なう。最後に、該露出した平坦な絶縁
膜の表面に対して少くとも電極形成を含む処理を行なう
第５工程を実施する。

【００１３】好ましくは、該第１工程において、先ずシ
リコンからなる仮基板の上に二酸化シリコンからなる絶
縁膜を介して単結晶シリコンからなる半導体基板を熱圧
着により固定する。その後、該半導体基板を研摩して薄
膜化しＳＯＩ基板を形成する。絶縁膜を形成する際に
は、シリコン仮基板の上に先ず下地処理として窒化シリ
コン層を堆積し、続いてＣＶＤにより二酸化シリコン層
を堆積する事が好ましい。このＣＶＤ二酸化シリコン層
は半導体基板に対して接着性に優れており、半導体基板
を強固に熱圧着固定する事ができる。下地処理として堆
積された窒化シリコン層は後工程でエッチングストッパ
としての役割を果たす。即ち、上述した第４工程を行な
う際、この窒化シリコン層をエッチングストッパとして
仮基板をエッチングにより除去する事ができる。この結
果、平坦な絶縁膜が露出する。

【００１４】上述した第３工程は、例えば二酸化シリコ
ンを主成分とする流動性の接着剤を用いて、支持基板を
半導体集積回路の表面に面接着固定する事により行なわ
れる。あるいは、半導体集積回路の表面に対して接着剤
を多量に供給し固化して単層構造を有する支持基板を設
ける様にしてもよい。

【００１５】

【作用】本発明にかかる半導体装置においては、薄膜積
層にトランジスタ素子が集積的に形成されている。この
薄膜積層の裏面側にトランジスタ素子の配線パタンを形
成するとともに、その表面側は平坦な露出面となってい
る。従って、この平坦な露出面に対して種々の電極を設
計仕様に応じて適宜追加形成する事ができる。いわゆる
両面配線が可能となり半導体装置の集積密度が高くな
る。個々のトランジスタ素子のチャネル形成領域は単結
晶半導体薄膜に設けられており、これを被覆する様に表
面絶縁膜が形成されている。この表面絶縁膜を介して単
結晶半導体薄膜に対して追加の加工処理を行なう事が可
能である。いわゆる両面加工が可能となり半導体製造プ
ロセスの工程設計の自由度が増す。薄膜積層の裏面側に
は接着剤膜を介して支持基板が面接着固定されている。
従って、支持基板の材質及び形状を設計仕様に応じて自
由に選択する事ができる。

【００１６】かかる多くの利点を有する半導体装置はＳ
ＯＩ基板を利用する事により製造される。先ず、ＳＯＩ
基板に対して通常の半導体製造プロセスを駆使し薄膜ト
ランジスタ素子群を形成する。この素子群が形成された
ＳＯＩ基板の表面に接着剤を用いて支持基板を面接着固
定する。この後、ＳＯＩ基板を除去する事により平坦な
絶縁膜面を露出させるのである。この様に、薄膜トラン
ジスタ素子群をＳＯＩ基板から支持基板に転写する事に
より容易に両面加工及び両面配線の可能な半導体装置を
得る事ができる。

【００１７】ＳＯＩ基板を用いる事により、従来の単結
晶シリコンウェハの場合と同様に、ＬＳＩ製造技術を駆
使する事が可能となり、極めて微細な薄膜トランジスタ
素子を形成する事ができる。ＳＯＩ基板は、前述した様
に仮基板の上に絶縁膜を介して例えばシリコンからなる
単結晶半導体薄膜を積層した構造を有する。この単結晶
半導体薄膜は多結晶半導体薄膜あるいは非晶質半導体薄
膜に比べて物理的特性が優れておりＬＳＩ製造に適して
いるのである。仮に、多結晶シリコン薄膜を用いると、
その結晶粒子の大きさが数μｍ程度であるため、必然的
に薄膜トランジスタ素子の微細化が制限される。加え
て、多結晶シリコン薄膜の成膜温度は６００℃程度であ
り、１０００℃以上の高温処理を要する微細化技術ある
いはＬＳＩ製造技術を十分に活用する事は難しい。又、
非晶質シリコン薄膜を用いた場合には、その成膜温度が
３００℃程度である為、ＬＳＩ製造技術に必要な高温処
理を実施する事ができない。これに対して、単結晶シリ
コン薄膜は結晶の一様性に優れているとともに、熱的に
安定である為高温処理が自由に行なえ微細な単結晶薄膜
トランジスタ素子を形成できるとともに、多結晶シリコ
ン薄膜や非晶質シリコン薄膜に比べて大きな電荷移動度
を有している為高速応答性に優れたトランジスタ素子を
得る事ができる。

【００１８】

【実施例】以下図面を参照して、本発明の好適な実施例
を詳細に説明する。図３は、集積回路配線と外部接続用
のパッド電極を上下両面に分離して設けた実施例を示
す。図示する様に、薄膜積層１には個々の絶縁ゲート電
界効果型トランジスタ素子が集積形成されている。トラ
ンジスタ素子のチャネル形成領域５、ソース領域６及び
ドレイン領域７は共通の単結晶シリコン薄膜４に形成さ
れている。この単結晶シリコン薄膜４は平坦な面を有す
る表面絶縁膜３によって被覆されている。チャネル形成
領域５の下側にはゲート酸化膜８を介してゲート電極９
が配設されている。ゲート電極９の下側には裏面層膜１
０が設けられている。この裏面層膜１０は例えばゲート
電極９を被覆し保護する為の層間絶縁膜から構成されて
いる。さらに、トランジスタ素子を囲む様にフィールド
絶縁膜１３が形成されている。この裏面層膜１０にはコ
ンタクトホールが開口しておりこれを介してソース領域
６に導通するソース電極１１及びドレイン領域７に導通
するドレイン電極１２が形成されている。これらソース
電極１１及びドレイン電極１２は所定のパタンに従って
配線されており個々のトランジスタ素子間を裏面層膜１
０の一面に沿って連結している。裏面層膜１０の一面に
は接着剤膜１４を介して支持基板１５が面接着固定され
ており、薄膜積層１を支持している。

【００１９】薄膜積層１の一部分にはスルーホール２１
が形成されている。このスルーホール２１はフィールド
絶縁膜１３を選択的にエッチング加工する事により形成
できる。スルーホール２１を介してドレイン電極１２に
電気接続するパッド電極２２が、表面絶縁膜３の上に形
成されている。このパッド電極２２は半導体装置と外部
回路との電気的接続をとる為のものであり、例えばこの
パッド電極２２に対してワイヤボンディングが行なわれ
る。その為、パッド電極の寸法は例えば１００μｍ角程
度であり、トランジスタ素子の寸法に比べて著しく大き
い。この様に、特に大面積を占めるパッド電極を集積回
路の裏面側配線から分離して表面側に形成する事によ
り、裏面側の面積を有効に活用できる。又、パッド電極
は極めて平坦性に優れた表面絶縁膜３の上に金属アルミ
ニウム等の真空蒸着を用いて強固に形成できる。従っ
て、信頼性に優れたワイヤボンディングを行なう事がで
きる。

【００２０】図４に本発明にかかる半導体装置の第２の
実施例を示す。図３に示す実施例と同一の構成要素につ
いては同一の参照番号を付し理解を容易にしている。本
実施例においては、先に形成されたゲート電極９に加え
て、追加のゲート電極２３を設けている。追加のゲート
電極２３は単結晶シリコン薄膜４に形成されたチャネル
形成領域５に整合する様に、表面絶縁膜３の上にパタニ
ング加工されている。この結果、チャネル形成領域５は
上下方向から一対のゲート電極９及び２３によってその
導通状態が制御される。かかる構造にすると、トランジ
スタ素子の閾値電圧が実質的に単結晶シリコン薄膜４の
材料特性のみによって定まり、その他の寸法形状ファク
タ等の影響を受け難くなりバラツキが小さくなる。又、
チャネル形成領域の導通状態を上下から同時に制御する
事により、トランジスタ素子のオン／オフ特性を著しく
向上する事ができ、大電流を得る事ができる。さらに、
従来片側だけにゲート電極を設けた場合に見られたバッ
クチャネルを有効に防止する事ができ、トランジスタ特
性が向上する。その分、チャネル形成領域のチャネル長
を従来に比して小さくできサブミクロンオーダまで微細
化が可能となる。

【００２１】本発明においては、ＳＯＩ基板を用いて薄
膜トランジスタ素子を形成した後、この薄膜トランジス
タ素子を支持基板１５に転写して半導体装置を得てい
る。転写の結果、従来と異なりゲート電極９はチャネル
形成領域５の下側に位置するとともに、チャネル形成領
域５の上側は追加の加工処理の為に開放されている。か
かる構造である為、追加のゲート電極２３が極めて容易
に形成できるのである。

【００２２】上述した様に、本発明はＳＯＩ基板を用い
ており、単結晶シリコン薄膜に対してトランジスタ素子
を形成している。単結晶シリコン薄膜は多結晶シリコン
薄膜或いは非晶質シリコン薄膜に比べて微細加工性や高
速応答性の点で優れている一方、チャネル形成領域に光
リーク電流が比較的多く流れるという欠点を有してい
る。この光リーク電流はトランジスタ素子のオフセット
電流を増加させオン／オフ特性を悪化させる。この光リ
ーク電流の発生を防止する為、追加されたゲート電極２
３は遮光特性を有する遮光膜である事が好ましい。例え
ば、表面絶縁膜３の平坦面に対して全面的に金属アルミ
ニウムを堆積した後、所定のパタニングを行ない追加の
ゲート電極２３を形成する事により、有効な遮光膜を得
る事ができる。

【００２３】図５は本発明にかかる半導体装置の第３の
実施例を示す。同様に、本実施例の理解を容易にする為
に、先の実施例と同一の構成要素には同一の参照番号を
付している。本実施例はいわゆるＤＲＡＭ構造を有する
半導体装置に関する。図示する様に、単結晶シリコン半
導体薄膜４に形成された個々のトランジスタ素子のドレ
イン領域７に対向して、表面絶縁膜３の上には対向電極
２４がパタニング形成されている。ドレイン領域７と対
向電極２４との間に表面絶縁膜３からなる誘電体層が介
在した構造となり、容量素子を構成する。即ち、集積形
成された個々のトランジスタ素子に対応して情報記録用
の容量素子が結合した形となりＤＲＡＭが得られる。本
発明によれば、表面絶縁膜３の平坦面に対して単に対向
電極をパタニング形成する事により簡単にＤＲＡＭが得
られるのである。ゲート電極９に電圧を印加しチャネル
形成領域５を導通状態にした後、ソース領域６からドレ
イン領域７に電荷を供給し続いてチャネル形成領域５を
非導通状態にする。この結果供給された電荷は容量素子
に記憶情報として一時的に蓄えられる。この様にして情
報の書き込みが行なわれる。書き込まれた情報を読み出
すには、チャネル形成領域５を再び導通状態にして、一
旦蓄積された電荷をソース領域６に導きその電荷量を検
出すればよい。

【００２４】図６は本発明にかかる半導体装置の第４の
実施例を示す。本実施例においては、トランジスタ素子
の端子電極即ちソース電極及びドレイン電極の一方が、
裏面側にではなく、表面側に設けられている。この様
に、トランジスタ素子の配線を薄膜積層１の上下に分割
化する事により、各々の面における配線密度を向上する
事ができる。従来の様に、一面側にのみトランジスタ素
子の電極配線を集中させると、自ずから配線密度に限界
が生じ個々のトランジスタ素子の微細化を阻害する事と
なる。本実施例においては、ソース電極１１の配線が裏
面側に導かれる一方、ドレイン電極２５は表面絶縁膜３
に開口されたコンタクトホール２６を介して表面側に設
けられている。前述した様に、本発明にかかる半導体装
置はＳＯＩ基板から薄膜トランジスタ素子を支持基板に
転写して得られるので、単結晶シリコン薄膜４に形成さ
れたドレイン領域７は表面絶縁膜３を介して表面側に位
置する事となる。従って、この表面絶縁膜３を介して極
めて容易に電極接続をとる事ができる。この様に、集積
回路の両面配線が行なえるので、従来に比し大容量化が
可能となる。

【００２５】図７は本発明にかかる半導体装置の第５の
実施例を示している。本実施例は、前述した実施例と異
なり、単層構造を有する支持層２を用いている。この支
持層２は、半導体集積回路が形成されている薄膜積層１
の裏面側に対して、接着剤を多量に供給し且つ固化して
成形する事ができる。先の実施例と異なり、本実施例に
おいては別体の支持基板を用いる必要がないので、製造
コストを低減する事ができるとともに、半導体装置全体
の厚みを薄くする事ができる。かかる構造を有する半導
体装置はシート状である為、例えばＩＣカードに実装す
るのに適している。

【００２６】図８は本発明にかかる半導体装置の第６の
実施例を示す部分断面図である。図８は本実施例の理解
を容易にする為に先の各図と上下関係が逆の配置で描か
れている。又、理解を容易にする為に半完成品の状態を
表わしている。図示する様に、半完成品の状態では、Ｓ
ＯＩ基板２７が残っている。このＳＯＩ基板２７はトラ
ンジスタ素子群が形成された薄膜積層１と、絶縁膜３を
介してこの薄膜積層１を仮に支持している仮基板２８と
から構成されている。仮基板２８の上には絶縁膜３を介
して単結晶シリコン薄膜４が堆積形成されている。この
シリコン単結晶薄膜４にトランジスタ素子のチャネル形
成領域５、ソース領域６及びドレイン領域７が形成され
ている。トランジスタ素子群が集積的に形成されたＳＯ
Ｉ基板２７の上には接着剤層１４を介して支持基板１５
が面接着固定される。支持基板１５には予め透孔２９が
所定の間隔で形成されている。この透孔２９は、接着剤
膜１４の熱処理中に発生する気体を逃がす為のものであ
る。仮に、かかる透孔が設けられていない場合には、接
着剤膜１４の熱硬化過程において生ずる気体の逃げ場が
無くなり、均一且つ強固な支持基板１５の面接着固定を
行なう事が難しくなる場合がある。又、発生した気体が
接着剤膜１４の中に閉じ込められ気泡が発生すると半導
体装置の信頼性が損なわれる。そこで、本実施例におい
てはかかる不都合を取り除く為にガス抜き用の透孔が予
め支持基板１５に形成されているのである。なお、接着
剤膜１４を用いて支持基板１５を面接着固定した後、Ｓ
ＯＩ基板２７を構成する仮基板２８は研摩エッチングに
より除去され、平坦な絶縁膜３が露出する。

【００２７】図９は本発明にかかる半導体装置の第７の
実施例を示す部分断面図である。本実施例はいわゆるＭ
ＲＯＭ構造に関する。ＭＲＯＭ即ちマスクＲＯＭは、ア
レイ状に集積形成されたトランジスタ素子の個々のチャ
ネル形成領域に情報を書き込むものである。情報はチャ
ネル形成領域の導電率を選択的に設定する事により書き
込まれる。図示する様に、本発明においてはＳＯＩ基板
にトランジスタ素子を集積的に形成した後、半導体装置
を支持基板１５に転写した構造となっている。この為、
従来の半導体装置と異なり、ゲート電極９は単結晶シリ
コン薄膜４に形成されたチャネル形成領域５の下側に位
置する。チャネル形成領域５の上側は開放されている。
かかる構造である為、チャネル形成領域５の導電率を表
面側から選択的に設定制御する事が可能となる。具体的
には、記憶すべき情報パタンに従って、表面絶縁膜３の
上にレジスト膜３０をパタニング形成する。この結果、
個々のトランジスタ素子の素子領域は選択的にマスクさ
れる。この後、半導体装置の表面側に対して全面的にイ
オン注入を行なうと、マスクされていない素子領域にの
み選択的に不純物イオンが注入され、チャネル形成領域
５の導電率が増加する。この様にして、トランジスタ素
子アレイに情報が書き込まれる。この情報を読み出すに
は、ゲート電圧９に所定の電圧を印加し、ソース電極１
１とドレイン電極１２との間に生ずる電位差を検出すれ
ばよい。

【００２８】本実施例によれば、情報の書き込みは半導
体装置製造工程の最終段階で行なわれる。従って、情報
書き込みを行なう前の半完成品を予め大量に製造してお
く事が可能である。要求仕様に応じて、最後に情報書き
込み処理を行なう事により、極めて効率的な製造管理を
行なう事ができる。

【００２９】図１０は本発明にかかる半導体装置の第８
番目の実施例を示す模式的部分断面図である。本実施例
は、光弁用基板として用いられる半導体装置に関する。
半導体装置からなる光弁用基板３１は、図示する様にト
ランジスタ素子群が集積的に形成された薄膜積層１と、
透明支持基板１５と、この両者を互いに面接着固定する
為の接着剤膜１４とから構成されている。個々のトラン
ジスタ素子は、絶縁ゲート電界効果型トランジスタから
なり、単結晶シリコン薄膜４に形成されたチャネル形成
領域５、ソース領域６及びドレイン領域７と、チャネル
形成領域５の下側にゲート酸化膜８を介して配設された
ゲート電極９とから構成されている。単結晶シリコン薄
膜４を被覆する様に表面絶縁膜３が配設されている。こ
の表面絶縁膜は極めて平坦な面を有している。この平坦
な面には、個々のトランジスタ素子に対応して画素を構
成する透明電極３２が配設されている。この透明電極３
２は表面絶縁膜３に開口されたコンタクトホール３３を
介して対応するトランジスタ素子のドレイン領域７に電
気接続されている。トランジスタ素子は透明電極３２に
対するスイッチとして機能し、ゲート電極９に所定の電
圧を印加しチャネル形成領域５を導通状態にするととも
に、ソース電極１１に所定の駆動電圧を印加する事によ
り、透明電極３２を駆動するのである。透明電極３２は
極めて平坦な表面絶縁膜３の上に形成されるので優れた
平滑性と寸法精度を有している。透明電極３２及び対応
するトランジスタ素子あるいはスイッチング素子が形成
された薄膜積層１は接着剤膜１４を介して透明支持基板
１５により支持されている。光弁用基板として用いる場
合、入射光の透過制御を行なう為に、半導体装置は光学
的に透明である必要がある。従って、本実施例において
は支持基板１５は例えば石英ガラス等の透明材料により
構成され、接着剤膜１４も透明な材料で構成される。そ
れ故、透明電極３２、接着剤膜１４及び透明支持基板１
５からなる積層構造は全体としても透明であり、画素毎
に光弁機能を奏する事ができる。

【００３０】かかる構造を有する光弁用基板３１に対し
て、所定の間隙を介して対向基板３４が対向配置されて
いる。この対向基板３４はガラス材料からなり、その内
側表面には共通電極３５が形成されている。光弁用基板
３１と対向基板３４との間には電気光学物質層例えば液
晶層３６が充填されており、画素毎に入射光の光学変調
を行なう。即ち、画素を構成する透明電極３２と共通電
極３５との間に印加される駆動電圧の大きさに応じて入
射光に対する透過率が変化し光弁機能を奏する。電気光
学物質層として液晶層３６を用いた場合には、一様な光
弁機能を得る為に、液晶層３６の層厚を極めて均一に制
御する必要がある。この場合、光弁用基板３１の最上部
に位置する表面絶縁膜４は極めて平坦な面を有している
ので、均一な層厚を得る事が容易である。加えて、液晶
層３６を用いる場合には、一般的に配向処理を施す必要
があるが、光弁用基板３１の表面が平滑性に優れている
ので、均一な配向処理を行なう事ができる。

【００３１】最後に図１１ないし図１４を参照して本発
明にかかる半導体装置の製造方法を詳細に説明する。図
１１は半導体装置製造方法の第１工程を示す工程図であ
る。この工程において、先ずＳＯＩ基板３７が用意され
る。このＳＯＩ基板は、仮基板３８の上に絶縁膜３を介
して積層された単結晶半導体薄膜４を有している。この
薄膜４は例えば単結晶シリコンから構成されている。

【００３２】かかる構造を有するＳＯＩ基板３７は、例
えば絶縁物質あるいは半導体物質からなる仮基板３８の
表面に化学気相成長法等を用いて多結晶シリコン薄膜を
堆積させた後、レーザビーム照射等により加熱処理を施
し多結晶膜を再結晶化し単結晶構造に転換して得る事が
できる。しかしながら、一般に多結晶の再結晶化により
得られた単結晶は必ずしも一様な結晶方位を有しておら
ず又格子欠陥密度が比較的大きい。これらの理由により
再結晶化の方法により製造されたＳＯＩ基板に対してシ
リコンウェハと同様に微細化技術あるいはＬＳＩ製造技
術を適用するにはある程度制限が生じる。この点に鑑
み、本実施例においては半導体製造プロセスで広く用い
られているシリコンウェハと同程度の結晶方位の一様性
及び低密度の格子欠陥を有する単結晶シリコン薄膜４を
仮基板３８の上に形成する様にした。以下に、その方法
を具体的に説明する。

【００３３】先ず単結晶シリコン板と仮基板３８が用意
される。仮基板３８は例えばシリコン材料から構成され
ている。一方、単結晶シリコン板は例えばＬＳＩ製造に
用いられる高品質のシリコンウェハを用いる事が好まし
く、その結晶方位は〈１００〉０．０±１．０の範囲の
一様性を有し、その単結晶格子欠陥密度は１ｃｍ２当り
５００個以下である。この単結晶シリコン板の裏面は平
坦化処理が施されている。一方、仮基板３８の表面には
絶縁膜３が形成される。この絶縁膜３は例えば化学気相
成長法あるいはＣＶＤを用いて二酸化シリコンを堆積す
る事により行なわれる。なお、ＣＶＤにより二酸化シリ
コン層を堆積する前に、下地処理として仮基板３８の表
面に窒化シリコン層を堆積する事が好ましい。かかる堆
積処理により形成された絶縁膜３は同様に平坦な面を有
する。

【００３４】次に、平坦な面を有する単結晶シリコン板
及び仮基板３８を絶縁膜３を介して重ね合わせ加熱する
事により両板部材を互いに熱圧着する。この時、両板部
材に対して接着性の優れた二酸化シリコンからなる絶縁
膜３を介して熱圧着処理が行なわれるので、両板部材は
互いに強固に固着される。

【００３５】続いて、単結晶シリコン板の表面を研摩す
る。この結果、絶縁膜３の上には所望の厚さまで研摩さ
れた単結晶シリコン薄膜４が形成される。従って、シリ
コンからなる仮基板３８と単結晶シリコン薄膜４とを有
するＳＯＩ基板３７が図１１に示す様に得られる。な
お、単結晶シリコン板を薄膜化する為に研摩処理に代え
てエッチング処理を用いてもよい。この様にして得られ
た単結晶シリコン薄膜４はシリコンウェハの品質が実質
的にそのまま保存されるので、結晶方位の一様性や格子
欠陥密度に関して極めて優れた半導体基板材料を得る事
ができる。

【００３６】次に、図１２を参照して本発明にかかる半
導体装置製造方法の第２工程を説明する。この工程にお
いて、単結晶シリコン薄膜４に対して半導体集積回路を
形成し薄膜積層１を得る。具体的には、先ず単結晶シリ
コン薄膜４を選択的に熱酸化し、個々の素子領域を残し
てフィールド絶縁層１３に転換する。この結果、素子領
域はフィールド絶縁層１３により囲まれた形状となる。
続いて、素子領域表面を熱酸化しゲート絶縁膜８を形成
する。このゲート絶縁膜８の上に中間電極膜を堆積し所
定のパタニングを行なってゲート電極９を形成する。さ
らに、ゲート電極９をマスクとして単結晶シリコン薄膜
４に対してイオンインプランテーションにより不純物注
入を行ないソース領域６及びドレイン領域７を形成す
る。この結果、ソース領域６及びドレイン領域７はゲー
ト電極９に対して自己整合的な関係で形成される事とな
る。不純物の注入されたソース領域６とドレイン領域７
との間には不純物の注入されていないチャネル形成領域
５が残される事となる。イオンインプランテーションが
完了した後、素子領域全面に保護膜１０を被覆する。さ
らに、保護膜１０にコンタクトホールを開口し、ソース
領域６に接続されるソース電極１１及びドレイン領域７
に導通するドレイン電極１２を形成する。この結果、保
護膜１０及びフィールド絶縁層１３の表面に、トランジ
スタ素子群からなる集積回路の配線が行なわれる。併せ
て、ゲート電極９に対する配線も同時に行なわれる。

【００３７】次に、図１３を参照して本発明にかかる半
導体装置製造方法の第３工程を説明する。この第３工程
において、仮基板３８の反対側に支持基板を面接着固定
する。その為に、先ず半導体集積回路が形成された薄膜
積層１の表面に接着剤を塗布して接着剤層１４を形成す
る。接着剤の材料としてはポリイミド樹脂あるいはエポ
キシ樹脂を用いる事が可能である。ポリイミド樹脂は耐
熱性に優れており不純物含有量が少ない点で優れてい
る。又、エポキシ樹脂は作業性に優れており且つ強い接
着力を有する点で優れている。しかしながら、これらの
有機材料はその線膨張係数がシリコン材料と大きく異な
っており、半導体装置の使用目的によっては信頼性の点
で問題となる場合も考えられる。又、これら有機材料に
は必然的にアルカリイオンが含まれており、半導体装置
の信頼性に悪影響を及ぼす場合も考えられる。そこで、
本実施例においては、接着剤として二酸化シリコン粒子
を溶媒に分散した組成を有する流動性の無機材料を用い
た。かかる二酸化シリコン接着剤は、熱処理を施す事に
より緻密な二酸化シリコン膜を形成できる。この二酸化
シリコン膜はアルカリイオンを殆ど含んでおらず信頼性
の点で優れているとともに、その線膨張係数は基板材料
と同程度である為熱的ストレスを低減する事ができる。
この二酸化シリコン接着剤はスピナー処理、ディッピン
グ処理あるいはスプレー処理等の簡単な方法で集積回路
表面に塗布する事ができる。流動性がある為段差平滑性
に優れている。

【００３８】さらに、図１４に示す工程において、塗布
された接着剤膜１４の上に支持基板１５を張り合わせ
る。この支持基板１５の材料は半導体装置の使用目的に
応じて適宜選択する事ができる。例えば、シリコンや石
英ガラスが選ばれる。この状態で、熱処理を行なう事に
より、接着剤膜１４に含まれていた溶媒が飛ばされると
ともに、二酸化シリコン粒子の融合が進行し、支持基板
１５とＳＯＩ基板３７は互いに強固に面接着固定され
る。熱処理の施された接着剤膜１４は緻密な二酸化シリ
コン膜を構成し、略熱酸化膜と同等の品質を有する。な
お、接着剤に含まれる溶媒としては無機のものと有機の
ものがある。有機のものは特に膜厚の大きな接着剤膜層
を形成する場合に適している。膜厚を相当程度大きくす
る事により、接着剤膜自身で支持基板を構成する事も可
能である。この場合には、完成した半導体装置はシート
状となり特に薄型の装置に適用可能である。

【００３９】最後に、支持基板１５とＳＯＩ基板３７を
張り合わせた状態で、仮基板３８を除去し、平坦な面を
有する絶縁膜３を露出させる。この除去処理は例えばシ
リコンからなる仮基板３８をエッチングする事により行
なわれる。この際、絶縁膜３と仮基板３８の界面に下地
処理として窒化シリコン層が施されているので、これが
有効にエッチングストッパとして機能する。即ち、シリ
コンと窒化シリコンとの間のエッチングレートの相違に
よって、シリコンからなる仮基板３８のエッチング除去
は窒化シリコン膜に至った段階で実質的に終了する。こ
の様にして、最終的に図１に示す半導体装置を得る事が
できる。なお、図１４に示す配置は理解を容易にする為
に、図１に示す配置と上下関係が逆になっている。露出
された絶縁膜３は極めて優れた平坦性を有しているとと
もに、その直下には単結晶シリコン薄膜４が位置する。
従って、この平坦な表面絶縁膜３の上に対して少なくと
も電極形成を含む様々な追加処理を極めて容易に行なう
事ができるとともに、単結晶シリコン薄膜４に対しても
所望により追加の処理を容易に行なう事ができる。

【００４０】

【発明の効果】以上説明した様に、本発明によれば、Ｓ
ＯＩ基板に形成された集積回路を支持基板に転写した後
ＳＯＩ基板を除去する構造となっている為、半導体装置
は先に配線等の施された一面の他に、露出された他面を
有している。この露出した他面は平坦な表面を有すると
ともに、その直下には単結晶半導体薄膜が位置してい
る。この露出した面に対して追加の電極形成処理あるい
は配線処理を行なう事ができるので、本発明にかかる半
導体装置は両面配線構造が可能となり、その実装密度が
従来に比べて著しく向上するという効果がある。例え
ば、集積回路の配線を上下両面に分割する事により、配
線密度は実質的に２倍となり、集積回路の微細化が可能
となる。あるいは、集積回路の形成された薄膜積層の裏
面に配線パタンを形成するとともに、表面に外部接続用
のパッド電極を形成する事により、表裏両面の有効活用
を図る事ができるという効果がある。さらには、半導体
装置の設計仕様に応じて露出した表面側に種々の電極を
追加形成する事により、多様な用途に応じた半導体装置
を極めて容易に製造する事ができるという効果がある。
例えば、画素を規定する透明電極を形成する事により光
弁駆動用の半導体装置基板が得られる。又、容量電極を
形成する事により、ＤＲＡＭを簡単に作る事ができる。
さらには、追加のゲート電極を形成する事により、オン
／オフ比の優れたトランジスタ素子を有する半導体装置
を得る事ができる。加えて、この追加されたゲート電極
を遮光性の材料で構成する事により、オフセット電流の
小さなトランジスタ素子からなる半導体装置を得る事が
できる。

【００４１】本発明にかかる半導体装置の構造において
は、表面絶縁膜の直下に単結晶半導体薄膜が配置されて
いる。従って、表面絶縁膜を介して追加の加工処理を施
す事が可能となり、いわゆる両面加工ができるという効
果がある。例えば、トランジスタ素子のチャネル形成領
域に対して、表面絶縁膜を介して不純物イオンを選択的
に注入する事により、極めて容易にＭＲＯＭを作る事が
できる。

【００４２】本発明によれば、半導体集積回路の形成さ
れた薄膜積層は接着剤膜を介して支持基板により支持さ
れている。この為、従来の様に薄膜積層とその支持基板
が一体不可分の関係にはないので、半導体装置の使用目
的等に応じて適宜支持基板材料を選択する事ができると
いう効果がある。例えば、半導体装置を光弁駆動用基板
として用いる場合には、支持基板として石英ガラス等の
透明材料を選択できる。あるいは、半導体装置をＩＣカ
ード等に組み込む場合には、接着剤膜の厚み自体を大き
くする事により支持基板としシート状の半導体装置を容
易に得る事ができる。

【００４３】本発明によれば、転写技術を用いて両面加
工及び両面配線の可能な半導体装置を製造している。従
って、何ら複雑な加工処理を要する事なく、高性能且つ
高密度な半導体装置を得る事ができるという効果があ
る。特に、ＳＯＩ基板に通常のＬＳＩ製造技術を用いて
集積回路を形成した後、これを支持基板に転写する事に
より、通常のＬＳＩ製造技術を十分に活用する事ができ
るという効果がある。加えて、ＳＯＩ基板の表面に形成
される単結晶半導体薄膜をシリコンウェハの熱圧着及び
研摩処理で形成する事により、結晶方位の一様性及び格
子欠陥密度において優れた基板材料を用いて半導体装置
を製造する事ができるという効果がある。

【図面の簡単な説明】

【図１】本発明にかかる半導体装置の基本的な構造を示
す模式的部分断面図である。

【図２】従来の半導体装置の一例を示す模式的部分断面
図である。

【図３】本発明にかかる半導体装置の第１の実施例を示
す模式的部分断面図であり、パッド電極が配線パタンと
は反対側の面に形成されている例を示している。

【図４】本発明にかかる半導体装置の第２の実施例を示
す模式的部分断面図であり、ゲート電極がチャネル形成
領域の両側に配置されている例を示している。

【図５】本発明にかかる半導体装置の第３の実施例を示
す模式的部分断面図であり、ＤＲＡＭ構造の例を示して
いる。

【図６】本発明にかかる半導体装置の第４の実施例を示
す模式的部分断面図であり、半導体集積回路の配線パタ
ンが上下の両面に分割されている例を示している。

【図７】本発明にかかる半導体装置の第５の実施例を示
す模式的部分断面図であり、支持基板が単層構造を有す
る例を示している。

【図８】本発明にかかる半導体装置の第６の実施例を示
す模式的部分断面図であり、支持基板にガス抜きの為の
透孔が形成されている例を示している。

【図９】本発明にかかる半導体装置の第７の実施例を示
す模式的部分断面図であり、ＭＲＯＭ構造を示してい
る。

【図１０】本発明にかかる半導体装置の第８の実施例を
示す模式的部分断面図であり、光弁駆動用基板として用
いられる半導体装置の例を示している。

【図１１】本発明にかかる半導体装置の製造方法の第１
工程を示す工程図である。

【図１２】本発明にかかる半導体装置の製造方法の第２
工程を示す工程図である。

【図１３】本発明にかかる半導体装置の製造方法の第３
工程を示す工程図である。

【図１４】本発明にかかる半導体装置の製造方法の第３
及び第４工程を説明する為の工程図である。

【符号の説明】

１薄膜積層２支持層３表面絶縁膜４単結晶半導体薄膜５チャネル形成領域６ソース領域７ドレイン領域８ゲート酸化膜９ゲート電極１０裏面層膜１１ソース電極１２ドレイン電極１３フィールド絶縁層１４接着剤膜１５支持基板２２パッド電極２３追加のゲート電極２４対向電極２５ドレイン領域２７ＳＯＩ基板２８仮基板２９透孔３１光弁用基板３２透明電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 27/06 Ｈ０１Ｌ 27/06 １０２Ａ 27/08 ３３１ 27/10 ４３３ 27/108 ６１５ 27/112 ６７１Ｃ 27/12 29/786 (72)発明者高橋邦博千葉県千葉市美浜区中瀬１丁目８番地セイコーインスツルメンツ株式会社内 (72)発明者松山信義千葉県千葉市美浜区中瀬１丁目８番地セイコーインスツルメンツ株式会社内 (72)発明者丹羽均千葉県千葉市美浜区中瀬１丁目８番地セイコーインスツルメンツ株式会社内 (72)発明者吉野朋之千葉県千葉市美浜区中瀬１丁目８番地セイコーインスツルメンツ株式会社内Ｆターム(参考） 5F048 AA01 AA07 AB01 AC04 AC10 BA16 BC16 BF11 BF18 CB03 5F083 AD02 AD14 CR02 HA02 JA19 JA56 PR33 PR36 5F110 AA04 BB01 BB06 BB08 BB11 CC04 CC10 DD03 DD05 DD12 DD13 EE02 EE30 EE42 FF02 FF23 GG02 GG12 GG17 HJ13 HM12 HM19 NN44 NN47 NN62 NN66 NN72 QQ11 QQ16

Claims

【特許請求の範囲】

【請求項１】トランジスタ素子が集積的に形成された
薄膜積層と、該薄膜積層を支持する為の支持層と、を有
する半導体装置において、該薄膜積層は表面絶縁膜と、
該表面絶縁膜の下面に位置し該トランジスタ素子のソー
ス領域とドレイン領域及びチャネル形成領域を有する単
結晶半導体薄膜と、該チャネル形成領域の下面に絶縁膜
を介して設けられた該トランジスタ素子のゲート電極を
構成する中間電極膜と、該中間電極膜の下面に位置する
層間絶縁膜と、該層間絶縁膜に該ソース領域と該ドレイ
ン領域へ開口するように設けられたコンタクトホール
と、該コンタクトホールに設けられたソース電極とドレ
イン電極とからなり、該支持層は、該層間絶縁膜の下部
に配置されていることを特徴とする半導体装置。
【請求項２】該支持層は、該層間絶縁膜の下面に配置
された接着剤の膜と、該接着剤の下面に設けられた支持
基板と、から構成されている事を特徴とする請求項1に
記載の半導体装置。
【請求項３】該接着剤は、二酸化シリコンを主成分と
する事を特徴とする請求項２に記載の半導体装置。
【請求項４】該支持層は、光学的に透明な材料で構成
されている事を特徴とする請求項１に記載の半導体装
置。