JP4384410B2 - 特殊基板における薄膜製造方法およびその適用 - Google Patents

特殊基板における薄膜製造方法およびその適用 Download PDF

Info

Publication number
JP4384410B2
JP4384410B2 JP2002570292A JP2002570292A JP4384410B2 JP 4384410 B2 JP4384410 B2 JP 4384410B2 JP 2002570292 A JP2002570292 A JP 2002570292A JP 2002570292 A JP2002570292 A JP 2002570292A JP 4384410 B2 JP4384410 B2 JP 4384410B2
Authority
JP
Japan
Prior art keywords
manufacturing
substrate
component
layer
additional layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002570292A
Other languages
English (en)
Other versions
JP2004532515A (ja
JP2004532515A5 (ja
Inventor
アスパール,ベルナール
クレール,ジヤン−フレデリツク
Original Assignee
コミサリヤ・ア・レネルジ・アトミク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク filed Critical コミサリヤ・ア・レネルジ・アトミク
Publication of JP2004532515A publication Critical patent/JP2004532515A/ja
Publication of JP2004532515A5 publication Critical patent/JP2004532515A5/ja
Application granted granted Critical
Publication of JP4384410B2 publication Critical patent/JP4384410B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/96Porous semiconductor

Description

本発明は、特殊基板における薄膜製造方法およびその適用に関する。
将来の携帯システム(たとえば携帯電話、チップカード、あるいはまた将来の携帯情報端末)は、ますます多機能を搭載するようになる見込みである。たとえば将来の携帯情報端末等の携帯システムの実現には、多数の技術的な「単位装置(brique)」が必要である。こうした技術的な単位装置の中には、スクリーン、オペレーティングシステム、マイクロプロセッサ、バッテリーが挙げられる。これらの構成部品の中で、スクリーンは大きな面積を占有し、システムへのスクリーンの集積は重要なポイントである。
こうした対象は、構成部品のコストが低い場合のみ大規模に開発される。そのためには、たとえばガラス等の大型基板に、これらの構成部品を形成可能にする大容量技術を持つことが必要である。しかし、この基板は、安価であるが衝撃に弱いという主要な欠点を有する。そこで、これらの基板に形成される構成部品または装置には、携帯システムに集積可能にするための追加保護手段を用いなければならない。
ところで、こうした構成部品の集積化を最大にするには、最終基板にこれらの構成部品を集積することが有効であるように思われる。多くの場合、基板がプラスチック製であることが有利である。一つの試みは、たとえば、低価格、軽量、および良好な衝撃強さ(少なくともガラスに比べて)を併せ持つプラスチック基板上でスクリーンを得ることにある。この適用は、新世代の携帯電話には特に有効である。
たとえばチップカード等の携帯システムの場合、さらに、(チップカードに適合させるための)重量の問題および柔軟性の問題から、構成部品の厚みを薄くすることが必要である。
(解決すべき問題点)
プラスチック等の基板にこれらの構成部品を形成することは、難しい問題である。事実、従来のプラスチックに適合するように構成部品の製造技術全体を変えるか、技術上の熱処理に適した特別な「プラスチック」基板を見出すかしなければならない(実際には、特に、基板の軟化点に達してはならないことは明らかである)。
別のアプローチは、既存の技術に適合する基板に構成部品(IC、スクリーン、パッシブ構成部品)を形成し、これを最終基板に移転することからなる。
このアプローチは、概して、標準的なマイクロエレクトロニクス技術よりも簡単な技術により、低価格な基板に幾つかの構成部品を形成できるという長所がある。たとえば、アモルファスシリコンまたは多結晶シリコンからなる薄膜トランジスタ(略号TFT)等の、フラットスクリーンの製造に用いられる技術を挙げることができる。こうした技術は、一般にガラスからなる基板で実施される。
基板から別の基板に層を移転するには、さまざまな技術を用いることができる。たとえば、T.Hamaguchiらにより1985年に公表されたProc.IEDM1985(688ページ)の技術を挙げることができる。これらの技術は、一つの基板から別の基板に一つの層を有効に移転可能にするので、非常に有効である。しかし、ベース基板の消費(方法の間で破壊される)を要し、基板の消費を妨げるために停止層が存在する場合を除いて、薄膜を均質に(すなわち、全ての箇所において一定の厚みで)移転することができない。
最近になって、(ガラス基板上のポリシリコンからなる)TFTトランジスタを、プラスチック基板に移転する別の技術が紹介された。S.UtunomiyaらProc、IDS2000(916ページ)、またはSeikoによるEP−0924769Al参照。これらの方法は、(一般にはアモルファスシリコンからなる)分離層を基板に形成することに基づいており、この層に構成部品を形成後、分離を可能にし、別の基板への移転を可能にする。この場合、分離(または剥離)は、光(一般にレーザータイプビーム)による照射によって得られる。だが、このような照射は、大型面積の制御には難しい。実際、不均質な照射により剥離が不均質になり、表面膜の劣化を導くことがある。こうした技術的な悪条件は、無視できないものである。
移転方法の中で、マイクロエレクトロニクス構成部品の全部または一部を含む材料、または含まない材料からなる薄膜の移転方法を用いることも同様に可能である。この方法は、一つまたは複数のガス種の導入によって、材料に埋められる脆い層を形成することに基づいている。こうした方法を紹介する、US−A−5374564(またはFR−A−2681472、またはEP−A−533551)、US−A−6020252(またはFR−A−2748851、またはEP−A−807970)、FR−A−2767416(またはEP−A−1010198)、FR−A−2748850(またはEP−A−902843)、またはFR−A−2773261(またはEP−A−9635598)を参照することができる。
一般に、上記の方法は、最初の基板の薄膜全体を剥がして、一定の基板に移転する目的で用いられる。その場合、得られた薄膜は基板の一部を含む。これらの薄膜は、電子構成部品または光構成部品を形成するための活性層の役割を果たすことができる。実際、こうした方法の主な長所は、異なる基板に単結晶基板の薄膜が得られることにある。薄膜は、構成部品の全部または一部を含むことが可能である。
それに対して、こうした方法では、たとえばガラス、溶融シリカ、セラミック、幾つかのポリマー、および幾つかのアモルファス材料等の一定の基板における薄膜の分離が難しい。そのため、分離を行うには、実験条件を極端なものにすることが必要である。すなわち、注入量を非常に多くするか、および/または機械的な分離エネルギーを大きくすることが必要であるが、目下のところ、実際にこうした条件を検討することは難しい。
ところで、ガラスは、多数の長所を備えた基板である。ガラスは安価であり、大型サイズでも存在し、取り扱いが簡単である。これは、フラットスクリーン用、カラーフィルタ用、または幾つかのパッシブ構成部品(R、L、C)用の、アクティブマトリクスおよび読み取り回路といった構成部品を製造する際に非常によく用いられる基板である。
かくして、本発明は、このタイプの基板に形成される構成部品を取り出して、別の支持体(たとえばプラスチック)または別の基板に移転することを目的とし、構成部品を形成して取り出すように、脆い層を最初の基板に形成する必要がない。
一般に、本発明は、最初の基板に形成された構成部品または装置を別の基板に移転可能にし、上記の全ての方法の欠点(支持体の消費、不均質な移転、基板の特殊性)を持たない方法を目的とする。特に、本発明は、脆化される埋め込み層が容易に得られない基板に、一般に形成される構成部品または装置を回収可能にすること(構成部品の全てまたは一部を含む薄膜を回収後、基板をリサイクルして再利用可能にすること)、および、大型サイズ(数十センチメートル)で非常に均質な移転を実施可能にすることをめざしている。
このため、本発明は、少なくとも構成部品の一部を組み込んだ薄膜の製造方法を提案し、この方法は、
少なくとも一部を局部的に脆化させることができる付加層を最初の基板に形成し、前記基板と前記脆化可能な部分とが、異なる材料からなり、および/または異なるミクロ構造を有する、準備ステップと、
この脆化可能な部分に脆い副層を生成する脆化ステップと、
前記付加層に少なくとも構成部品の全部または一部を形成する加工ステップと、
前記付加層の一部と前記構成部品の一部とを組み込んだ薄膜を得るために、前記脆化可能な部分が、前記脆い副層に沿って分離される分離ステップとを含む。
かくして、本発明は、構成部品の準備に関連する各種の基準に応じて自由に選択された基板に対して、構成部品を含む薄膜を分離可能にし、基板でこの分離を行うように構成する必要がない。
本発明は、特に、後で行われる分離のための脆化層が容易に得られない基板に適している。そのため、本発明は、特に、基板が、半導体材料、ガラス、または溶融シリカからなる場合(他の材料は、特にセラミック、幾つかのポリマー、および幾つかのアモルファス材料など、同様の不利な条件を持つ。上記参照)、あるいは、付加層の存在により可能になる条件よりもずっと厳しい条件で、分離を可能にする基板に適している。
本発明は、特に、大型の薄膜が望ましい場合に適しており(もちろん、これは、基板が少なくとも同じサイズであると想定している)、この場合、実際には、すぐれた機械強度、特に、すぐれた剛性をもつ基板を用いなければならない。
付加層は、様々な性質のものとすることができる。たとえば、(好適なケースでは)付加層が、シリコンからなり、さらにはゲルマニウム、またはシリコンとゲルマニウムとの合金からなる。付加層がシリコンである場合、好適には、単結晶シリコンよりも安価な多結晶シリコンとすることができる。
脆化可能なこの部分は、有利には、堆積、次いで再結晶により形成される。しかし、US−5374564に記載されているような別の方法で形成してもよい。
この脆化可能な部分の厚みは、一般に、少なくとも約50ナノメータであり、好適には約1000ナノメータ未満である。これにより、薄膜の底面の良好な平面性が得られる。
場合によっては、基板と脆化可能な部分との間に連結層を配置する。このため、基板がガラスまたは溶融シリカからなり、脆化可能な部分がシリコンからなる場合、場合によっては酸化シリコンからなる連結層がある。
本発明の有利な別の特徴によれば、付加層は、脆化可能な部分に、(組成、機械特性、化学特性等の観点から)基板の性質と同じかまたは類似する性質を備えた、構成部品(または構成部品の少なくとも一部)を受容する追加層を含む。基板がガラスまたは溶融シリカからなる場合、追加層は、有利には酸化シリコンからなる。
追加層は、脆化ステップの前または後に付加可能である。
かくして、本発明のこの特徴によれば、「準基板(quasi−substrate)」の内部に脆化層を形成する(脆化層は、二つの同じ材料または非常に類似した材料の間にサンドイッチ状に挟まれる)。準基板は、基板の全ての長所を有し(ガラスの場合、たとえば表面状態、アセンブリの剛性)、サンドイッチ状に挟まれた層で、ガス種の導入による脆化層の形成と容易に適合する。この「準基板」により、容易な分離に適さない基板に構成部品または装置を形成し、その後、これらを簡単に引き離して、別の基板に移転することができる。
追加層の厚みは、好適には約300ナノメータから10000ナノメータであり、脆化処理を可能にするように十分に薄くするが、しかし、一つ(または複数)の構成部品を少なくとも部分的に適切に形成可能にするように、および/または薄膜を自己支持形とすることができるように、および/または構成部品の形成ステップ、脆化ステップ、または分離ステップ中に、ブリスターが現われることがないように、十分に有効な厚みにする。換言すれば、脆化可能な層と構成部品との間に配置される追加層は、得られる薄膜の補剛材の役割をすることができる。これによって、また、最終基板への移転前に薄膜を取り扱うことができ、一時的な基板が不要になる。
この追加層の厚みは、好適には、脆化可能な層の厚みよりも厚い(脆化可能な層の厚みと、追加層とに関する上記の理由による)。
有利には、追加層の下に(追加層と脆化可能な層との間に)、構成部品を含む層と最終基板とを適合可能にする第三の層を設けることができる。第三の層は、たとえばSiの層である。この場合、脆化ゾーンで破砕後、付加層の残留部分を除去し、Siの層を露出する。
有利には、脆化ステップが、熱活性処理の実施を含む。特に、この処理は、好適には、脆化可能な層の深さでの元素の導入を含み、その後、元素の拡散により、熱条件に応じて所望の脆化を引き起こすことができる。
このため、本発明の有利な特徴によれば、脆化ゾーンは、好適には水素および/またはヘリウムおよび/または希ガスの中から選択される、ガス種の導入により形成される。特に水素の使用が適している。ここでは、US−A−5374564(またはFR−A−2681472、またはEP−A−533551)、US−A−6020252(またはFR−A−2748851、またはEP−A−807970)、FR−A−2767416(またはEP−A−1010198)、FR−A−2748850(またはEP−A−902843)またはFR−A−2773261(またはEP−A−963598)を参照することができる。
こうした熱活性処理の場合、分離ステップは、好適には特別な熱エネルギー供給を含む。
この熱エネルギー供給は、これを非常に有効にするために、少なくとも脆化可能な部分を、構成部品の製造ステップ中に既に供給された熱収支より大きい熱収支に至らせる効果がある。
分離処理は、上記の熱エネルギー供給と組み合わせて使用されるか、または単独で使用される機械エネルギー供給(この表現の最も広い意味で、すなわち、構造体に加えられる力または構造体にもたらされる応力として、一方でまた、たとえばガス導入等による気体としての)を含むことができる。
同一基板に複数の構成部品または装置を形成する一定の場合、1個の装置(または整数の複数装置)の寸法に対応する寸法のゾーンで、局部的な分離を行うことが有利である。
好適には、本発明による方法は、あとで一緒に同一機能を果たすアクティブまたはパッシブ素子のアセンブリを形成することを目的とする。このようなアセンブリを一般に「装置」と呼ぶ。たとえば、装置は、光構成部品、光−電気構成部品、電子構成部品、カラーフィルタ、または機械、化学、および/または生物学センサ等を含むことができる。これは、また、アドレッシング回路(フラットスクリーンの場合)を備えたアクティブマトリクスであってもよい。従って、装置は、原則として1個以上の構成部品を含む。そのため、層に存在する構成部品は必ずしも同じではない。
かくして、製造ステップが、光構成部品または光−電気構成部品の製造を含み、および/または電子構成部品の製造を含み、および/または機械、化学、または生物学センサの製造を含むのに応じて、複数の(限定的ではない)個別的なケースを区別することができる。
特に有効なケースは、製造ステップが、その後フラットスクリーンに集積されるように構成された、少なくとも一つのアクティブマトリクス、およびそのアドレッシング回路の製造を少なくとも含むケースである。
本発明による方法は、また、加工ステップ後、構成部品を含む付加層に保護層を堆積する被覆ステップを含むことができる。保護層は、少なくともシリコンからなる付加層および/または酸化シリコンからなる追加層の場合、好適には、窒化シリコンSiからなる。保護層は、最終基板との適合性を保証する役割を果たすことができる(例えば、プラスチック基板上で構成部品が劣化しないようにする)。
1個の最終基板(または、薄膜が単独の最終基板用ではない場合は、複数の最終基板)に薄膜の全部または一部を移転する場合、中間基板を介在させてもさせなくてもよい。
さらに、本発明による方法は、分離ステップの前に、付加層(場合によっては、追加層を含む)に中間基板を固定する結合ステップを含み、分離ステップ後、この中間基板を用いて、一つ(または複数)の最終基板に薄膜の全部または一部を固定する移転ステップを含むことができる。
好適には、この結合ステップ時に、中間基板に可逆的に薄膜を固定し、移転ステップ後、中間基板から薄膜を剥がす。中間基板からの薄膜の移転部分の引き離し、非常に容易であり、特別な処理は不要である。
有利には、最終基板が、出発基板とは異なる材料からなる。特に、最終基板は、加工ステップまたは分離ステップの熱条件と相容れない材料から構成可能である。これにより、最終基板のための選択の余地が非常に広がる。かくして、有利には、たとえば加工ステップの最大温度より軟化温度を低くすることができる、透明なプラスチック材料から最終基板を構成可能である(従って、最終基板は、加工ステップに対して耐性がない)。実際、これは、全く有効なケースに対応する。
このため、本発明は、この方法の、フラットスクリーンの製造への特定の適用を含む。
最終基板の寸法は、出発基板の寸法、従って得られる薄膜の寸法とは異なるものにしてもよい(必要に応じて大きくしたり小さくしたりする)ことに留意されたい。
特に別の有利なケースでは、最終基板が、チップカードまたは移動電話の一部であり、さらには、自己支持形で柔軟なスクリーンのプラスチック偏光子である。
ここで注意することが大切なのは、加工ステップ時に、付加層または追加層に複数の構成部品を形成した場合、各構成部品を、薄膜の残りの部分から剥がしながら、特定の最終基板たとえばチップカードに、個々に固定可能であることである(これは、製造ステップが、複数ロットの補足する構成部品を形成することからなる場合にも、あてはまる。すなわち、各ロットを個々に堆積可能である)。
このような中間基板は、基板に対して薄膜を引き離す脆化部分で、機械応力を発生する役割を果たすことができる。
さらに、出発基板とは別の最終基板に移転するためのこのような中間基板が、上記のケースでは、補剛材の機能を果たす十分に厚い追加層を必要としないことに注目すべきである。
本発明の方法の別の変形実施形態は、さらに、分離ステップの前に、最終基板に付加層(追加層がある場合には追加層を含めて)を固定する結合ステップを含むことからなる。この場合、構成部品は、最終基板上で、付加層におけるこれらの構成部品の構成とは逆の構成になる(移転が中間基板を介して行われる場合、構成部品の構成は維持される。この構成は薄膜が自己支持形であるとき、すなわち追加層が補剛材の役割を果たすとき、自由選択で維持もしくは逆転可能である)。
一つ(または複数の)構成部品は、あらゆる手段、特に、接着剤による貼り合わせあるいは分子接着により、薄膜の他の部分と共に、あるいは別に、固定可能である。
本発明の目的、特徴、および長所は、添付図面に関して限定的ではなく例として挙げられた以下の説明から明らかになるであろう。
図1から4は、本発明の方法を実施する例を一般的に示す。
たとえばLCDスクリーンの製造に用いられるような大型のガラスプレート1を選ぶ。たとえば、CORNING社の整理番号1737と記載されたガラスにする。
たとえば厚さ300nmのアモルファスシリコン層2を堆積し、たとえばレーザビームを用いてこれを再結晶化することにより、ポリシリコンとも呼ばれる多結晶シリコンを得る。後述するように、この層2は脆化可能である。単結晶シリコンを移転することもできるが、そうすると経済的な面で不利である。
一定の場合、薄膜を引き離し可能にするこうした特別な層を形成する前に、接合を促す中間層3を基板に堆積することができる。この整合層3は、たとえば酸化シリコン層とすることができる。図1では、分かりやすくするために、この層の厚さを誇張してある。厚さは、わずか10ナノメータにすぎない。
また、たとえば温度550℃でCVDタイプの堆積により、ポリシリコン層を得ることもできる。この変形実施形態は、基板が溶融シリカであり、この基板が堆積温度程度の温度に耐える場合、前の実施形態よりも好ましい場合がある。本発明の方法では、実施形態に応じて基板をリサイクルできる(消費されない)ので、価格が高い基板を用いてもよいことに留意されたい。
図示された例では、その後、たとえば数百ナノメータ(たとえば800nm)の酸化シリコン層4を堆積し、最初のガラスに近いSiOタイプの自由面をもつようにする。その場合、準基板1+2+4が得られ、1と4は、非常に近い材料に相当する。
図2に示したように、層2に脆い副層5を生成する。このため、次に、熱活性化可能な処理を施す。好適には、イオンまたはガス種(最も軽いイオンが気体元素イオンである限り、双方は同じである)をポリシリコン層の深さに導入し、脆化層を形成して、これを後で引き離す。たとえば、ドーズ量約7E16H/cm、エネルギー100keVで水素を注入する。
これらの分離処理は、脆化ステップ(注入ドーズ量、エネルギー、注入温度など)に応じて適合される。
引き離し後、自己支持形の構造を得るように、厚さ3マイクロメータの酸化シリコン堆積物を付加してもよい(従って、考慮された例では層4が厚くなる)。この層は、薄膜製造方法において補剛材の役割を果たす。
その後、SiOの面に、装置の全部または一部、すなわち少なくとも一つの構成部品6を形成する(図3参照)(図3では、装置を共に形成可能な構成部品6、6A、6Bの3個の構成部品がある)。このステップは、全体がガラスからなる基板に構成部品を形成可能であるような、従来の条件で行われる。
最終的にフラットスクリーンが望まれる場合、装置は、アクティブマトリクスとそのアドレッシング回路とのトランジスタユニットから構成可能である。一般に、約400℃を超える温度は、この技術では使用されない。
その後、移転を引き起こすために分離処理(引き離しまで進められる)を行う(図4参照)。一般に、このステップは、熱処理および/または機械処理を含むことができる。一定の場合、この分離は、第一の手段(たとえば熱処理)により開始され、その後、第二の手段(たとえば機械手段)によって裂くことにより、引き離しまで進められる。変形実施形態では、また、たとえば何分間か約450℃で熱処理を実施し、すべての層が熱処理に耐えることができる場合、分離、次いで引き離しを行う。分離条件および引き離し条件は、知られているように、注入条件に著しく応じる。
その場合、装置または構成部品6は、製造基板1+2から分離される。このように得られた薄膜に参照符号8を付した。構成部品間のスペースを保護材料で占有してもよい。
分離するとは、装置が依然として基板と接触していてもよいが、結合エネルギーが非常に弱い(たとえば静電保持力)ことを意味する。一方、引き離しとは、薄膜8が完全にその基板とは無関係になるまでの完全な分離を意味する。
前述のように、補剛材の役割を果たせるように追加層4を寸法決定する限り、薄膜が自己支持され、その操作には付加的な補剛材が不要である。従って、最終基板(図示せず)に構成部品を移転可能である。
しかしながら、薄膜を自己支持形とみなすことができるにしても、装置または構成部品6を中間基板に接着させて、装置または構成部品を最終基板までもっと容易に操作可能にすることが好ましい場合がある。このような接着を行うには、材料、たとえば接着剤などの添加といったあらゆる手段、あるいは、表面調製(特に分子接着)の実施手段を用いることができる。
かくして、図5は、図3の基板と同様の基板を示しており、ガラス層1’と、脆化可能な層2’(場合によっては整合層3’を含む)と、構成部品6’、6A’、6B’を製造する追加層4’とを含む。さらに、有利には、図示していない保護層が堆積される。薄膜の引き離しを行う前に、構成部品を基板10に固定する。引き離し後(図6)、基板10が構成部品の操作を容易にする。
そのため、図7で示されている基板の構成部品6’は、薄膜の残りの部分から剥がされて、最終基板12に個別に移転されている。
別の任意選択は、構成部品を最終基板に直接接触させようとすることからなる。この場合、構成部品は、基板に留まるようにされる。
もちろん、基板10は、一時的な基板の役割をするか最終基板の役割をするかに応じて、同じ組成も同じ特性も持たないようにすることができる。
中間基板を使用する場合、接着を可逆式にするように、この接着を制御可能である。かくして、装置をその最終基板に結合後、中間基板を除去可能である。
従来技術の知られている文献に記載されたような方法を実施可能であり、すなわち、特に、表面剛性の制御または親水性の制御により、結合力を制御できることに留意すべきである。
最終基板に装置を移転後、最終基板に適合する従来の技術ステップを実施することにより、装置を補完できる。
この方法の変形実施形態では、装置(6’+6A’+6B’)の形成後、機械的な力の使用(たとえばブレードの導入、液体流または気体流の使用など)によって、熱処理を補うことにより引き離しが行われる。中間基板10は、たとえばねじれ力の付与により、脆い副層に様々な力を発生する役割を果たすことができる。
このような引き離しは、埋められた脆い層が、水素注入(6E16H/cm、100keV) により得られた場合に実施可能である。たとえば温度300℃未満で装置を形成後、30分間、450℃で熱処理を実施して、脆いゾーンで著しい脆化を行う。この脆化は、熱活性化現象を介在させるので、各注入条件(エネルギー、ドーズ量)に対して時間と温度との組み合わせが存在する。
最終的には、引き離しを機械的に終了する。
上記の例では、脆化可能な層がシリコンからなる。変形実施形態では、また、脆化可能なこの層が、ゲルマニウム、SiGe、あるいはイオン注入により脆化可能な他のあらゆる材料(たとえば単結晶または多結晶半導体)から構成可能である。
従って、本発明の方法を適用して、(第一の基板に全体として構成された)装置を、たとえばプラスチックタイプの第二の基板に移転することができる。かくして、従来の手段によりLCDスクリーンを完全に形成し、有利には柔軟な基板とすることができるプラスチック基板に、このスクリーンを最終的に移転可能である。
図8から17は、このような複数の各LCD構成部品の製造を示している。
要約すれば、このために2個のガラスプレートを選択するが、これはフラットスクリーンの製造では一般的である。1枚のプレートには、アクティブマトリクスのトランジスタとアドレッシング回路とを形成し、1枚のプレートには、カラーフィルタを形成する。2個の部分を組み立ててスクリーンを仕上げてから、ガラス基板を除去し、このスクリーンを最終基板に移転する。この方法の変形実施形態では、最終基板への移転後、スクリーンを仕上げることができる。
図8は、一方の出発プレート21Aを示している(他方のプレート21Bにも同じ処理を施す)。各プレートに、脆化可能な層22A(または22B)と補剛材の役割を果たすことができる上部層24A(または24B)とを含む付加層を堆積する。
有利には、脆化可能なこの層が、多結晶シリコン(たとえば200nm)からなる。好適には、この層の厚みをずっと薄くし(100nm)、こうした非常に薄い層に破砕を特定化する。次いで、その後の引き離しを可能にする脆いゾーンをこの層に形成する。
ここで考慮された、同じプレートに複数の装置を構成することが必要なケースでは、将来の装置にだけ脆いゾーンを形成することが有利である。そのため、構成部品に関して基板から分離され、装置間のスペース(脆いゾーンはない)によりプレートに保持されるゾーンを得ることを目的とする。図8(および図9)および図10では、第一および第二のプレートに参照符号25A、25Bとしてこれらの脆いゾーンを示した。
脆いゾーンを形成するには、たとえば水素イオンおよび/またはヘリウムイオン注入により、ガス種を導入する。水素イオンを選択する場合、3E16H/cmから1E17H/cmの範囲でドーズ量を選択可能である。将来の装置に関して脆いゾーンを特定化するには、たとえば、非注入ゾーンをマスクすることにより実施可能である。
補剛材をなす層24Aまたは24B、たとえば酸化物の層は、こうした注入後にのみ堆積可能である。この層により、ブリスターを形成せずに分離が得られる。その場合、層が自己支持されるという条件になる(FR−A−2738671参照)。
たとえば、厚さ数ミクロン、たとえば5ミクロンの酸化シリコン層を堆積可能であり、あるいは薄いガラス薄膜(たとえば30ミクロン)を堆積可能である。
このように準備されたプレートで、構成部品LCDに必要なアクティブマトリクスまたはカラーフィルタを得られる全てのステップを実施する。図9は、カラーフィルタ26Aの様々な素子を形成したプレート21Aを示し、図10は、アクティブマトリクスの様々な素子26B(TFTトランジスタ(「Thin Film Transistors」およびCA素子(アドレッシング回路))を形成したプレート21Bを示している。
次に、局部的な注入ゾーンで、基板または疑似基板から装置の一部を備えた薄膜を分離可能にする処理を行う。たとえば、この処理は、450℃の範囲にある温度による熱処理であり、局部的な分離または著しい脆化を得ることにより、機械的な力を用いて後で分離を可能にする。図11では、引き離しゾーンを実線で示し、図9、10の脆化ゾーンとは区別している。
その後、この二つのプレートは、それらの構成部品と共に、従来の方法に従って接着ビードにより組み立てられる。このビードが引き離し条件に適合する場合、組み立て後、局部的な引き離しを実施可能である。
図11では、スペーサ26Cと共に上下逆に組み立てられた2個のプレートが、各TFTトランジスタ群と各カラーフィルタとを同時に囲んでいることが分かる。
次に、LCDスクリーンを形成する従来のステップ、すなわち、液晶の充填および封入を実施する(図12参照)。
その後、図13、14から分かるように、従来のダイヤモンドカット技術(「scribe and break」)により所望の寸法に下方プレートをカットする。その場合、ガラス基板は、(上記引き離しにより)垂直に、また(上記カットにより)側面に、構成部品の他の部分から分離される。脆化ゾーンで完全な引き離しを得るには、機械応力を及ぼすことが必要な場合がある。
有利には、最終基板への移転前に多結晶シリコン層の全部または一部を除去できる。そのため、図15に示した例では、この多結晶シリコンの残留部分全体を、ここではプラスチック基板40である最終基板に構成部品を貼り合わせる前に除去できる。有利には、プラスチック基板を偏光子とすることができる。対象とされる用途に応じて偏光子の厚みを選択可能である。
その後、上方プレートでカット操作を繰り返し(図15)、最終的に、2個の偏光子40、41の間にLCDスクリーンを得(図16、17)、作成する役割をするガラスは存在しない。
準備ステップ時に整合層(連結層)を、次いで2個の部分からなる付加層を堆積した基板の概略断面図である。 脆化ステップ後のこの基板を示す図である。 構成部品の製造ステップ後のこの基板を示す図である。 分離ステップ後のこの基板を示す図である。 基板への結合ステップ後の類似基板を示す図である。 分離ステップ後、この第二の基板を示す図である。 図6のステップによって生じた薄膜を、部分移転ステップ後に示す図である。 2個の部分からなる層を移転したガラスプレートの断面図である。 第一のタイプの構成部品を形成後、このプレートを示す図である。 第二のタイプの構成部品を形成後、図8のプレートと同様のプレートを示す図である。 部分引き離し後、上下逆の構成で固定した、図9、10の2個のプレートを示す図である。 図11のXII−XII線による断面図である。 下方プレートのカットステップを示す図である。 図13のXIV−XIV線による断面図である。 図13、14のカット後、プラスチック基板に移転したアセンブリを、上方プレートのカットステップの跡と共に示す図である。 このカットおよび第二のプラスチック基板移転後の構成部品を示す図である。 この構成部品の断面図である。

Claims (38)

  1. 少なくとも一つの構成部品または構成部品の一部(26A、26B)を薄膜から製造する製造法であって、
    第一および第二の付加層(22A、22B)を第一および第二の基板(21A、21B)に形成し、各第一および第二の付加層の少なくとも一部は局部的に脆化可能であり、各基板と脆化される付加層の少なくとも一部とが、異なる材料からなり、および/または異なるミクロ構造を有する、準備ステップと、
    付加層における脆化可能な各部分の所定の位置だけ、局部的に脆い副層(25A、25B)を生成する脆化ステップと、
    前記付加層の局部的に脆い副層に面する位置に、複数の構成部品または前記構成部品の一部(26A、26B)を補する部分を形成する加工ステップと、
    構成部品を補する部分が向かい合い、両方の付加層の局部的に脆い副層が構成部品または構成部品の一部を含む薄膜を画定するように、付加層とともに2個の基板を上下逆に組み立てる結合ステップと、
    分離ステップとを含み、該分離ステップが、脆化ステップと結合ステップとの間で一部を実施可能であり、複数の構成部品または構成部品の一部の個別の引き離しが、前記局部的に脆い副層に沿って前記脆化可能な部分で引き起こされる、製造方法。
  2. 分離ステップが、局部的に脆い副層を局部的な引き離しゾーンに変換するステップを含むことを特徴とする、請求項1に記載の製造方法。
  3. 分離ステップが、結合ステップの前に、局部的に脆い副層を局部的な引き離しゾーンに変換するステップを含むことを特徴とする、請求項に記載の製造方法。
  4. 離ステップ時に、各構成部品または構成部品の一部を、薄膜の残りの部分から引き離し最終基板に個々に固定することを特徴とする、請求項1から3のいずれか一項に記載の製造方法。
  5. 薄膜に対して横方向に基板の一つをカットすることにより、構成部品または構成部品の一部を個々に引き離すことを特徴とする、請求項から4のいずれか一項に記載の製造方法。
  6. 貼り合わせまたは分子接着により、最終基板に各構成部品または構成部品の一部を固定するステップを特徴とする、請求項に記載の製造方法。
  7. 最終基板が、第一および第二の基板の材料とは異なる材料からなることを特徴とする、請求項4または6に記載の製造方法。
  8. 最終基板が、加工ステップの熱条件または分離ステップの熱条件に適合しない材料からなることを特徴とする、請求項4または6または7のいずれか一項に記載の製造方法。
  9. 最終基板が、プラスチック材料からなることを特徴とする、請求項7または8に記載の製造方法。
  10. 最終基板が、透明なプラスチック材料からなることを特徴とする、請求項9に記載の製造方法。
  11. 最終基板の軟化温度が、加工ステップの最大温度よりも低いことを特徴とする、請求項9または10に記載の製造方法。
  12. 最終基板がチップカードであることを特徴とする、請求項4または6から11のいずれか一項に記載の製造方法。
  13. 少なくとも一つの第一および第二の基板が、半導体材料、ガラス、または溶融シリカからなることを特徴とする、請求項1から12のいずれか一項に記載の製造方法。
  14. 少なくとも一つの基板が、アモルファス材料からなることを特徴とする、請求項1から13のいずれか一項に記載の製造方法。
  15. 引き離し可能な層の局部的に脆化可能な部分が、シリコン、ゲルマニウム、およびシリコンとゲルマニウムの合金からなるグループから選択される少なくとも一つの材料からなることを特徴とする、請求項1から14のいずれか一項に記載の製造方法。
  16. 各付加層の局部的に脆化可能な部分がシリコンからなることを特徴とする、請求項15に記載の製造方法。
  17. 脆化可能な部分が、多結晶シリコンからなることを特徴とする、請求項16に記載の製造方法。
  18. 脆化可能な部分が、堆積、次いで再結晶により形成されることを特徴とする、請求項1から17のいずれか一項に記載の製造方法。
  19. 脆化可能な部分の厚みが、約50ナノメータから1000ナノメータであることを特徴とする、請求項1から18のいずれか一項に記載の製造方法。
  20. 付加層が、脆化可能な部分と基板との連結部の役割をする副層を含むことを特徴とする、請求項1から19のいずれか一項に記載の製造方法。
  21. 基板がガラスまたは溶融シリカからなり、脆化可能な部分がシリコンからなり、連結層が酸化シリコンからなることを特徴とする、請求項20に記載の製造方法。
  22. 付加層が、脆化可能な部分に、組成の観点から基板の性質と同じかまたは類似する性質をもつ追加層を含むことを特徴とする、請求項1から21のいずれか一項に記載の製造方法。
  23. 基板が、ガラスまたは溶融シリカからなり、追加層が、酸化シリコンからなることを特徴とする、請求項22に記載の製造方法。
  24. 追加層の厚みが、約300ナノメータから10000ナノメータであることを特徴とする、請求項22または23に記載の製造方法。
  25. 追加層の厚みが、脆化可能な副層の厚みより厚いことを特徴とする、請求項22から24のいずれか一項に記載の製造方法。
  26. 脆化ステップが、加熱により活性化される処理の実施を含むことを特徴とする、請求項1から25のいずれか一項に記載の製造方法。
  27. 脆化ステップが、水素、ヘリウム、および希ガスからなるグループから選択された少なくとも一つのガス種の、脆化部分の深さでの導入を含むことを特徴とする、請求項26に記載の製造方法。
  28. 脆化ステップが、脆化可能な部分の深さでの水素の導入を含むことを特徴とする、請求項27に記載の製造方法。
  29. 分離ステップが、熱エネルギー供給を含むことを特徴とする、請求項1から28のいずれか一項に記載の製造方法。
  30. 前記熱供給が、少なくとも脆化可能な部分を、既に供給された熱収支より大きい熱収支に至らせる効果があることを特徴とする、請求項29に記載の製造方法。
  31. 分離ステップが、機械エネルギー供給を含むことを特徴とする、請求項1から30のいずれか一項に記載の製造方法。
  32. 加工ステップが、光構成部品あるいは光−電気構成部品、またはカラーフィルタの製造を含むことを特徴とする、請求項1から31のいずれか一項に記載の製造方法。
  33. 加工ステップが、電子構成部品の製造を含むことを特徴とする、請求項1から32のいずれか一項に記載の製造方法。
  34. 加工ステップが、機械センサ、化学センサ、または生物学センサの製造を含むことを特徴とする、請求項1から33のいずれか一項に記載の製造方法。
  35. 加工ステップが、フラットスクリーンに集積されるように構成された少なくとも一つのアクティブマトリクスと、該アクティブマトリクスのアドレッシング回路(26A、26B)との製造を含むことを特徴とする、請求項1から34のいずれか一項に記載の製造方法。
  36. 加工ステップ後、さらに、構成部品または構成部品の一部を組み込んだ付加層に保護層を堆積する被覆ステップを含むことを特徴とする、請求項1から35のいずれか一項に記載の製造方法。
  37. 保護層がSiからなることを特徴とする、請求項36に記載の製造方法。
  38. フラットスクリーン製造において、構成部品または構成部品の一部が製造される、請求項1から37のいずれか一項に記載の製造方法。
JP2002570292A 2001-03-02 2002-03-01 特殊基板における薄膜製造方法およびその適用 Expired - Lifetime JP4384410B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0102890A FR2821697B1 (fr) 2001-03-02 2001-03-02 Procede de fabrication de couches minces sur un support specifique et une application
PCT/FR2002/000754 WO2002071475A1 (fr) 2001-03-02 2002-03-01 Procede de fabrication de couches minces sur un support specifique et une application

Publications (3)

Publication Number Publication Date
JP2004532515A JP2004532515A (ja) 2004-10-21
JP2004532515A5 JP2004532515A5 (ja) 2005-12-22
JP4384410B2 true JP4384410B2 (ja) 2009-12-16

Family

ID=8860683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002570292A Expired - Lifetime JP4384410B2 (ja) 2001-03-02 2002-03-01 特殊基板における薄膜製造方法およびその適用

Country Status (7)

Country Link
US (1) US6939782B2 (ja)
EP (1) EP1364400B9 (ja)
JP (1) JP4384410B2 (ja)
AT (1) ATE468606T1 (ja)
DE (1) DE60236410D1 (ja)
FR (1) FR2821697B1 (ja)
WO (1) WO2002071475A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US7183548B1 (en) * 2004-02-25 2007-02-27 Metadigm Llc Apparatus for modifying and measuring diamond and other workpiece surfaces with nanoscale precision
EP1571705A3 (fr) * 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
FR2866983B1 (fr) * 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
KR101152141B1 (ko) * 2005-06-08 2012-06-15 삼성전자주식회사 액정표시패널과 액정표시패널의 제조방법
WO2007019487A2 (en) * 2005-08-05 2007-02-15 Reveo, Inc. Method and system for fabricating thin devices
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2943177B1 (fr) * 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
JP5480321B2 (ja) 2012-03-21 2014-04-23 株式会社東芝 磁気メモリ及びその製造方法
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
FR2995136B1 (fr) * 2012-09-04 2015-06-26 Soitec Silicon On Insulator Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
US9209142B1 (en) 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
EP0909972A3 (en) * 1992-03-13 1999-06-09 Kopin Corporation Method of forming a high resolution liquid crystal display device
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 3次元デバイスの製造方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
JP3804349B2 (ja) * 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
AU6905000A (en) * 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses

Also Published As

Publication number Publication date
ATE468606T1 (de) 2010-06-15
FR2821697B1 (fr) 2004-06-25
DE60236410D1 (de) 2010-07-01
EP1364400B1 (fr) 2010-05-19
JP2004532515A (ja) 2004-10-21
US20040110320A1 (en) 2004-06-10
FR2821697A1 (fr) 2002-09-06
EP1364400B9 (fr) 2012-03-21
EP1364400A1 (fr) 2003-11-26
US6939782B2 (en) 2005-09-06
WO2002071475A1 (fr) 2002-09-12

Similar Documents

Publication Publication Date Title
JP4384410B2 (ja) 特殊基板における薄膜製造方法およびその適用
US7045441B2 (en) Method for forming a single-crystal silicon layer on a transparent substrate
EP0924769B1 (en) Method of transferring thin film devices
US6423614B1 (en) Method of delaminating a thin film using non-thermal techniques
US6858517B2 (en) Methods of producing a heterogeneous semiconductor structure
US20030077885A1 (en) Embrittled substrate and method for making same
TW200419278A (en) Peeling method and method for manufacturing display device using the peeling method
CN100521160C (zh) 转移方法和有源矩阵基板的制造方法
TW200403858A (en) Method of transferring a laminate and method of manufacturing a semiconductor device
JP2012160754A (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
JP5140635B2 (ja) 薄膜素子の製造方法
JP2004532515A5 (ja)
JP2004252297A (ja) Tft液晶ディスプレイパネルの製造方法
JPH01181570A (ja) 薄膜トランジスタの製造方法
JP4186502B2 (ja) 薄膜デバイスの製造方法、薄膜デバイスおよび表示装置
JP2003068995A (ja) 薄膜デバイス基板の製造方法
JP2679676B2 (ja) Soi基板の製造方法および半導体装置の製造方法
JP2002270617A (ja) 半導体装置
JP4748351B2 (ja) 薄膜素子の製造方法
CN101630638A (zh) 薄膜器件、薄膜器件的制造方法及电子设备
JP2006310398A (ja) 薄膜素子の製造方法、及び電子機器
US6853414B2 (en) Flat liquid crystal, screen operating in reflective mode and method for manufacturing this screen
JP2003298029A (ja) 剥離転写装置、剥離転写方法、半導体装置及びicカード
JP2006310399A (ja) 薄膜素子の製造方法、及び電子機器
JP3278062B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4384410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term