JP2001298169A

JP2001298169A - 半導体装置とその製造方法

Info

Publication number: JP2001298169A
Application number: JP2000112493A
Authority: JP
Inventors: Kazuo Yudasaka; 一夫湯田坂
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-04-13
Filing date: 2000-04-13
Publication date: 2001-10-26

Abstract

(57)【要約】【課題】半導体装置の高速化、高集積化に伴い、自己発
熱による特性の低下や信頼性の劣化が問題となってい
る。本発明は放熱特性に優れた半導体装置の構造を提供
する。【解決手段】サファイア基板上に半導体層を有する半導
体装置の製造方法において、前記サファイア基板の厚さ
が１５０μｍ以下であるＳＯＳ基板を用いて半導体装置
を製造する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、サファイア基板上
の半導体層に形成される半導体装置に関する。

【０００２】

【従来の技術】半導体装置は微細化と配線の多層化によ
る集積度の向上により、動作速度がますます速くなり、
機能も複雑化してきているが、半導体装置が用いられる
様々な電子機器の高性能化に伴い、半導体装置にはより
一層の高速化と機能の集積化が求められている。一方で
は、携帯機器の普及やシステム全体の低消費電力化の要
求などから半導体装置には消費電力の低減が同時に求め
られている。しかし、高速化と高集積化は必然的に半導
体装置の消費電力の増大を招く。電源電圧の低減や回路
の工夫などにより特定の回路では低消費電力化が図られ
ているが、半導体装置全体としてみたときは高速化と高
機能化により消費電力が増大している。

【０００３】半導体装置が動作するときは自己発熱のた
め、半導体装置を構成している素子の温度は半導体装置
が設置されている周囲温度より必ず高い温度になる。温
度が高くなると半導体層中を移動する電子やホールの移
動度は低下し、半導体装置の動作スピードが遅くなる。
前記移動度の低下は回路動作の遅延となり、半導体装置
が誤動作したり、動作しなくなったりすることにもな
る。更に、半導体装置を高温で長時間動作させること
は、半導体装置の寿命が短くなる。従って、消費電力の
増大は半導体装置の性能と信頼性を低下させることにな
る。

【０００４】半導体装置の自己発熱による温度上昇を防
ぐためには、半導体装置の放熱特性を改善することが必
要である。前記放熱特性を改善するため、通常、半導体
装置には放熱性のよいパッケージが用いられ、半導体装
置が組み込まれた機器には半導体装置を冷却する冷却機
構が設けられている。パッケージでは半導体装置のチッ
プが載置されるダイパッドの金属材料や該パッケージを
構成する材料に熱伝導率の高いものが用いられている。
ダイパッドの材料としては、銀に次いで熱伝導率の高い
銅が使用されることが多い。銅はシリコンに対して熱伝
導率が４．８倍程度高いため、放熱は半導体装置を構成
する母体材料とその厚さによって決まることになる。半
導体装置の発熱はシリコンチップの一方の表面で発生
し、その熱は主にシリコンチップを通してダイパッドに
伝導して放熱されるからである。従来の半導体装置は単
結晶シリコンが母体材料として用いられており、シリコ
ンチップの厚さを薄くすることが放熱特性の改善に効果
がある。通常、半導体装置に使われるシリコン基板の厚
さは、６００乃至８００μｍであり、半導体装置製造工
程の前工程が終了した後、基板薄膜化工程においてシリ
コン基板は薄膜化される。また、半導体装置が組み込ま
れた機器に設けられる半導体装置の冷却機構には、通常
ファンが使用されるが、半導体装置の温度上昇による電
気的特性の性能低下を出来るだけ防ぐために、より冷却
効率の高い液体を用いた冷却機構が設けられることもあ
る。

【０００５】近年では半導体装置の高速化と低消費電力
化を同時に実現する技術としてＳＯＩ(Silicon on Insu
lator)基板が注目を集めている。ＳＯＩ基板は単結晶シ
リコンに埋め込み酸化膜がありその上に形成された薄膜
単結晶シリコン層に半導体素子が形成される。ＳＯＩ基
板を用いた半導体装置では、前記埋め込み酸化膜がある
ために、半導体装置を構成する素子や該素子間の配線と
基板シリコンとの間で形成される寄生容量が低減される
ので、バルクシリコンに形成される半導体装置に比べて
高速で且つ消費電力の低減が可能となる。ＳＯＩ基板を
用いた半導体装置はバルクシリコンに形成された通常の
半導体装置に比べて、両半導体装置が同じデザインで形
成された場合、２割から３割程度高速化または低消費電
力化されると云われている。

【０００６】サファイア基板上に単結晶シリコンの薄膜
を有するＳＯＳ(Silicon on Sapphire)基板は、ＳＯＩ
基板の１種であり、ＳＯＳ半導体装置はバルクシリコン
に形成される半導体装置に比較すると、高速で且つ低消
費電力であると云う特徴を有している。また、ＳＯＳ半
導体装置は放射線が存在する環境において高い信頼性を
持つ特徴も有しており、特殊な用途に使用されることが
あった。しかし、ＳＯＳ基板はその価格が高いことやＳ
ＯＩ技術の台頭などにより、最近では使用されることが
なくなってきている。また、ＳＯＳ基板の厚さは、半導
体製造装置の互換性の点から、通常使用されるシリコン
基板と同じ厚さであった。また、ＳＯＳ基板に用いられ
ているシリコン層の厚さは結晶欠陥の問題から０．５μ
ｍ乃至１μｍであった。

【０００７】また、近年液晶表示装置などに利用される
薄膜半導体装置も盛んに量産されるようになってきてい
る。薄膜半導体装置はガラスなどの絶縁基板上に形成さ
れたシリコン層に半導体素子が形成されるもので、透明
基板が用いられることが特徴である。前記シリコン層に
は非晶質シリコンや多結晶シリコンが用いられているた
め、そこに形成される薄膜トランジスタは単結晶シリコ
ンに形成されるトランジスタに比べて移動度が小さくス
ピードが遅い。しかし、近年は多結晶シリコンの結晶性
向上や薄膜半導体装置の製造技術の進歩により、薄膜半
導体装置の性能が著しく向上している。そのため、液晶
表示装置では表示品質の向上や解像度の向上だけでな
く、各種の周辺回路が表示部と一体に形成されるように
なってきている。しかし、前記周辺回路には表示装置の
高性能化、大型化、高解像度化などに伴い一層の高速化
が要求されている。

【０００８】

【発明が解決しようとする課題】前述したように、半導
体装置の高速化や集積度の向上に伴って半導体装置の消
費電力が増大している。消費電力の増大は半導体装置の
自己発熱の増大を招き、回路特性の劣化、動作マージン
の低下、信頼性頼性の低下などの問題を惹起する。前記
問題を解決するには半導体装置の放熱特性を改善する必
要がある。従来の放熱特性を改善する方法には前述のよ
うにいくつかの方法があるが、次のような問題を有して
いる。半導体装置が組み込まれた機器に冷却機構を設け
る方法は、冷却機構を設けること自体がコストアップに
なり、携帯機器のように低消費電力が要求される機器で
は冷却機構を設けることによる消費電力の増加が致命的
な問題となる。パッケージには熱伝導の良い銅が使われ
ており、コストアップを避けながら従来以上の改善は材
料面から限界があると考えられる。また、シリコンチッ
プの厚さ低減は、半導体装置製造工程の工数増や歩留ま
りの低下を招く。半導体装置に使われるシリコン基板の
厚さは、該シリコン基板の大きさによっても異なるが通
常６００乃至８００μｍ程度である。この厚さはシリコ
ン基板を製造するときの最適膜厚となっている。該厚さ
が厚いと１つのシリコンインゴットから製造できるシリ
コン基板の枚数が減少してコストアップとなり、該厚さ
が薄いとシリコン基板の製造工程において、スライシン
グや研磨工程などで歩留まりが低下する。また、薄いシ
リコン基板を用いた場合には、半導体装置の製造工程で
も各種の熱処理工程や基板の搬送などの取り扱い工程で
歩留まりが低下する。従って、半導体装置の母材である
シリコン基板の厚さを薄くする基板薄膜化工程は、半導
体装置製造工程の前工程が終了した後に行われる。しか
し、より薄いシリコンチップを得るためにシリコン基板
をより薄膜化しようとすると、前記薄膜化工程でシリコ
ン基板が割れ易くなり歩留まりが低下する。また、該薄
膜化工程は半導体装置の機能面からは何ら付加価値を生
むものではないため、できれば省略したい工程でもあ
る。

【０００９】前述したように、半導体装置に要求される
高速化と低消費電力を両立させるためにＳＯＩ基板が使
用されるようになってきている。しかし、ＳＯＩ基板は
埋め込み絶縁膜を有しているため、通常のシリコン基板
に比べて基板の熱伝導が悪い。前記埋め込み酸化膜は通
常シリコン酸化膜で形成されるが、シリコン酸化膜はシ
リコンに比べて熱伝導率が低く約１／６０である。埋め
込み酸化膜の厚さは通常０．４μｍ程度であるから、シ
リコン基板は２４μｍ程度厚くなったのと等価と考えら
れる。薄膜化されたシリコンチップの厚さが２５０μｍ
であるとすると、埋め込み酸化膜は約１割程度に相当
し、その分だけ熱伝導も低下することになる。ＳＯＩ基
板の前記熱伝導が低いと云う問題は、ＳＯＩ基板をより
薄く研磨することによって補償することができるが、前
述のように薄膜化のための工数が増加することと、該薄
膜化工程における歩留まり低下の問題がより深刻にな
る。

【００１０】また、前述したように、主に表示装置に使
用される薄膜半導体装置では該表示装置の高性能化、大
型化、高解像度化などに伴い、一層の高速化が要求され
ており、薄膜半導体装置にも前述した通常の半導体装置
と同様に、消費電力の増大とそれに伴う自己発熱の問題
が出ている。表示装置は液晶表示装置のように、基板が
透明であることが必須条件であることが多く、従って、
薄膜半導体装置はガラス基板や石英基板上に形成される
ことになる。ガラス基板の熱伝導率はシリコンに比べる
と７６倍も熱伝導率が低い。石英基板はガラス基板に比
べて３割ほど熱伝導率が高いが、シリコン基板に比べる
と１／６０である。また、石英基板はガラス基板に比べ
て価格が高く、しかも大型基板を作ることが難しいこと
もあり、薄膜半導体装置としてはガラス基板が主に用い
られている。従って、将来薄膜半導体装置が更に高速
化、高集積化されていくと、自己発熱に伴う前述した様
々な問題がより深刻になってくる。

【００１１】従って、本発明は半導体装置の高速化、高
集積化による自己発熱に伴う回路特性の劣化、動作マー
ジンの低下、信頼性頼性の低下などの問題を解決するこ
とを目的とする。

【００１２】

【課題を解決するための手段】本発明は前述した課題を
解決するため、サファイア基板上に半導体層を有する半
導体装置において、前記サファイア基板の厚さが１５０
μｍ以下であることを特徴とする。また、前記半導体層
の厚さが１００nm以下であることを特徴とする。

【００１３】また、本発明はサファイア基板上に半導体
層を有する半導体装置の製造方法において、前記サファ
イア基板の厚さが１５０μｍ以下のＳＯＳ基板を用い、
素子分離形成工程と、ゲート絶縁膜を形成する工程と、
ゲート電極を形成する工程と、ソース、ドレイン領域に
不純物を導入する工程と、層間絶縁膜を形成する工程
と、熱処理工程と、前記層間絶縁膜にコンタクトホール
を開口する工程と、配線及び電極を形成する工程とを有
することを特徴とする。また、短時間の熱処理工程を除
いて前記総ての工程における処理温度が９００℃以下で
あることを特徴とする。また、前記半導体層の厚さが１
００nm以下であることを特徴とする。

【００１４】また、本発明はサファイア基板上に半導体
層を有する半導体装置の製造装置において、前記サファ
イア基板の厚さが１５０μｍ以下であり前記半導体層の
厚さが１００nm以下であるＳＯＳ基板を用い、素子分離
形成工程と、ゲート絶縁膜を形成する工程と、ゲート電
極を形成する工程と、ソース、ドレイン領域に不純物を
導入する工程と、層間絶縁膜を形成する工程と、熱処理
工程と、前記層間絶縁膜にコンタクトホールを開口する
工程と、配線及び電極を形成する工程とを有し、前記総
ての工程における処理温度が６００℃以下であることを
特徴とする。

【００１５】

【作用】半導体装置において基板表面で発生した熱は基
板を厚さ方向に伝導してダイパッドに伝わり、ダイパッ
ドに接続するリードから外部環境に放熱される。ダイパ
ッドから外部環境までは熱伝導率の高い銅などの金属が
使われるので、放熱特性は半導体装置に使用される基板
の熱伝導率とその厚さで決まることになる。。図１にＳ
ＯＩ基板とＳＯＳ基板の熱伝導を比較した結果を示す。
横軸はＳＯＳ基板の厚さ、縦軸はＳＯＩ基板の熱伝導に
対するＳＯＳ基板の熱伝導の比率を示している。ＳＯＩ
基板の熱伝導は、ＳＯＩ基板の母材となるシリコン層の
厚さを５００μｍ、埋め込み酸化膜の厚さを２５０nm、
半導体素子が形成されるシリコン層の厚さを３０nmとし
て計算した。ＳＯＳ基板の熱伝導は母材となるサファイ
ア層の厚さをパラメータとし、半導体素子が形成される
シリコン層の厚さを３０nmとして計算した。図１から解
るように、厚さ５００μｍのＳＯＩ基板に対して、ＳＯ
Ｓ基板の厚さが１５０ミクロン以下であれば、ＳＯＳ基
板の方が熱伝導がよいことが解る。

【００１６】尚、サファイア基板はシリコン基板に比べ
て抗折強度が７乃至９倍高いため、薄い基板の作成が容
易であり、半導体素子を形成するための熱処理工程で割
れることがない。しかし、９００℃を越える温度で１０
分以上の熱処理を行うと、サファイア基板の反りが発生
したり、サファイア基板の構成元素であるＡｌがシリコ
ン層に拡散しトランジスタのＶｔｈのシフトやリーク電
流の増加などの問題が発生することがあるので、熱処理
工程を含めて総ての処理工程温度は９００℃以下にする
のが望ましい。但し、ランプアニールやレーザアニール
など短時間の熱処理の場合には、前記基板の反りやＡｌ
の拡散の問題が起きることは少ない。特にシリコン層の
厚さが１００nm以下のＳＯＳ基板を用いて完全空乏型の
電界効果トランジスタを形成する場合は、上記Ａｌの拡
散による影響が大きいので熱処理温度に注意が必要であ
る。上記短時間の熱処理工程を除いて、半導体製造工程
の総ての工程における処理温度が６００℃を越えない条
件で製造すると、Ａｌの拡散を完全になくすことが可能
であり、３００ｃｍを越える大型基板でも全く問題が起
きることがない。また、液晶表示装置などに利用される
薄膜半導体装置の場合は、半導体素子のリーク電流を低
減するため、シリコン層の厚さが１００nm以下のSOS基
板を用いることが望ましいが、この場合もＡｌの拡散に
伴うＶｔｈシフトの問題が発生しやすいので、レーザア
ニールなどの短時間の熱処理工程を除いて６００℃以下
で総ての処理工程が行われるのが望ましい。また、サフ
ァイア基板の薄膜化は、サファイア基板の製造において
も原料の使用量が少なくなり基板コストが削減できると
いう効果もある。更に、半導体装置の製造工程において
は、薄い基板を用いることにより基板重量が軽くなるこ
と、基板の熱容量が小さくなることなどにより、バッチ
処理工程においてより多くの基板を一度に処理でき、熱
処理工程では処理時間の短縮を図ることが出来るという
効果もある。

【００１７】ＳＯＳ基板を薄膜半導体装置に適用した場
合の放熱に関する効果は論を待たない。薄膜半導体装置
に使われているガラス基板や石英基板に比べると、同じ
厚さの場合にはＳＯＳ基板の方が圧倒的に熱伝導率が高
いからである。ＳＯＳ基板はガラス基板に対して３８
倍、石英基板に対して２２乃至３０倍熱伝導がよい。更
にＳＯＳ基板は薄膜化できるので、実際の熱伝導はサフ
ァイア基板の方が２桁程度大きな値となる。従って、SO
S基板を用いることによって、従来の薄膜半導体装置に
おける自己発熱に起因する電気的特性の低下や信頼性の
劣化という問題を解決することが出来る。

【００１８】尚、基板の薄膜化により薄膜半導体装置の
生産性が向上することは、前述した通常の半導体装置と
同様である。即ち、薄膜半導体装置においても、薄い基
板を用いることにより基板重量が軽くなること、基板の
熱容量が小さくなることなどにより、バッチ処理工程に
おいてより多くの基板を一度に処理でき、熱処理工程で
は処理時間の短縮を図ることが出来る。一方、ガラス基
板や石英基板は脆性が高く薄膜化が困難である。該基板
の抗折強度はサファイア基板に比べて少し低い程度であ
るが、ヤング率がサファイア基板の１／６以下であるか
らである。

【００１９】

【発明の実施の形態】本発明による半導体装置は厚さ１
５０ミクロン以下のＳＯＳ基板に形成された半導体装置
であり、半導体素子の種類は問わない。半導体素子には
電界効果トランジスタ、バイポーラトランジスタ、ダイ
オードなどがあり、それらの素子の種類が組み合わされ
たものや３次元的に配置されたものでもよい。また、サ
ファイア基板上の半導体層が多結晶あるいは非晶質状態
でもよい。

【００２０】本発明による半導体装置の製造方法では、
サファイア基板の厚さが１５０μｍ以下であるＳＯＳ基
板を用いられる。また、短時間の熱処理工程を除いて半
導体装置製造工程の総ての工程における処理温度が９０
０℃以下であることを特徴としている。ここで短時間の
熱処理工程とは、ランプアニール工程やレーザアニール
工程等を指す。ランプアニール工程は当該工程における
最高温度での処理時間は、通常数１０秒から数分であ
る。また、レーザアニールはシリコンの融点近くまで温
度を上昇させる熱処理工程であるが、その継続時間は数
１０nsであり、実質的には低温処理であると見なすこと
が出来る。即ち、本発明の熱処理温度の規定からは、例
え１０００℃を越えるような熱処理であっても、基板の
反りやＡｌの拡散現象からみたとき、処理時間が短く実
質的に低温処理と見なせる工程は除外される。

【００２１】（実施例１）図２に本発明による実施例１
を示す。図２は厚さが１００μｍのSOS基板を用いて形
成した半導体装置の断面図である。該半導体装置はMOS
型電界効果トランジスタであり通常の半導体プロセスに
より作成することが出来る。２０は厚さ１００μｍのサ
ファイア基板、２１はチャネル領域、２２と２３は不純
物ドープされたソース・ドレイン領域、２４は素子分離
用絶縁膜、２５はゲート絶縁膜、２６はゲート電極、２
７は層間絶縁膜、２８は電極である。

【００２２】（実施例２）図３は本発明による実施例２
を示す。図３は本発明による半導体装置の製造方法を示
す工程断面図である。本実施例では厚さが１００μｍの
SOS基板を用いた。図３（ａ）において３０は厚さ１０
０μｍのサファイア基板、その上の半導体層は厚さ１０
０nmの単結晶シリコン３１である。最初に素子分離形成
用のＬＯＣＯＳ酸化膜を形成するため、単結晶シリコン
３１上の所望の位置に酸化マスク３２を形成する。該酸
化マスクは８００℃の熱酸化で形成された厚さ８nmのSi
O2とＣＶＤ法で形成された厚さ５０nmのSi3N4からな
る。次に８５０℃のウェット酸化により、前記酸化マス
クで覆われていない部分のシリコン層をSiO2膜としてＬ
ＯＣＯＳ酸化膜３３を形成する。次に酸化マスクを除去
した後、図３（ｃ）に示すようにゲート酸化膜３４を８
３０℃のウェット酸化により５nmの厚さに形成した。次
にゲート電極３５をＣＶＤ法により多結晶シリコンで形
成した。次に、リンイオンを加速エネルギー４０Ｋｅ
ｖ、ドーズ量１×１０¹⁵／cm²イオン打込みし、ソース
・ドレイン領域３６、３７を形成した。次に層間絶縁膜
３８をプラズマＣＶＤ法により２８０℃で膜厚５００nm
のSiO2で形成した後、９００℃の熱処理を行い、打込み
イオンの活性化と層間絶縁膜の緻密化を行った。前記熱
処理はランプアニールにより行ってもよく、この場合の
条件としては例えば１０００℃、１分で行う。次に、前
記層間絶縁膜にコンタクトホールを開口し、電極３９を
Ａｌで形成した。

【００２３】（実施例３）図４は本発明による実施例３
を示す。図４は本発明による半導体装置の製造方法を示
す工程断面図である。本実施例では厚さが１００μｍの
ＳＯＳ基板を用いた。図４（ａ）において４０は厚さ１
００μｍのサファイア基板、その上の半導体層４１は厚
さ５０nmの単結晶シリコンである。先ず最初に図４
（ｂ）に示すようにシリコン層をフォトエッチングによ
りパターニングしてソース、ドレイン、チャネルとなる
島領域４２を形成する。次に図４（ｂ）に示すようにゲ
ート絶縁膜４３をＴＥＯＳと酸素ガスを用いたプラズマ
ＣＶＤ法によりデポ温度３２０℃、厚さ８０nmで形成
し、引き続きＴａをスパッタして膜厚４００nmのゲート
電極４４を形成した。次に図４（ｃ）に示すようにイオ
ン打込みによりソース、ドレイン領域４５，４６にリン
イオンを導入した。次に層間絶縁膜４７をＴＥＯＳと酸
素ガスを用いたプラズマＣＶＤ法により２６０℃で厚さ
５００nmに形成し、リンイオンの活性化と層間絶縁膜の
緻密化のために、４００℃６０分の熱処理を行った。次
に図４（ｄ）に示すように層間絶縁膜にコンタクトホー
ルを開口し電極４７をＡｌのスパッタで形成した。本実
施例の製造工程では最高温度が４００℃であった。

【００２４】

【発明の効果】本発明は基板の厚さが１５０μｍ以下の
ＳＯＳ基板を用いて半導体装置を製造するので、基板の
薄膜化工程なしで放熱性の高い半導体装置を製造でき
る。また、シリコン層の厚さが１００nm以下で、且つ基
板の厚さが１５０μｍ以下のＳＯＳ基板を用いて、９０
０℃以下の温度で半導体装置を製造するので、基板の薄
膜化工程なしで放熱性がよく、電気的特性の優れたのよ
い半導体装置を製造できる。

【図面の簡単な説明】

【図１】ＳＯＩ基板とＳＯＳ基板の熱伝導を比較して示
す図である。

【図２】本発明による実施例１を説明し、厚さが１００
μｍのSOS基板を用いて形成した半導体装置の断面図で
ある。

【図３】本発明による実施例２を説明し、半導体装置の
製造方法を示す工程断面図である。

【図4】本発明による実施例３を説明し、本発明による
半導体装置の製造方法を示す工程断面図である。

【符号の説明】

２０、３０、４０サファイア基板３１、４１単結晶シリコン層２４、３３素子分離用絶縁膜２５、３４、４３ゲート絶縁膜２６、３５、４４ゲート電極２７、３８、４７層間絶縁膜２８、３９、４８電極

Claims

【特許請求の範囲】

【請求項１】サファイア基板上に半導体層を有する半導
体装置において、前記サファイア基板の厚さが１５０μ
ｍ以下であることを特徴とする半導体装置。
【請求項２】前記半導体層の厚さが１００nm以下である
ことを特徴とする請求項１記載の半導体装置。
【請求項３】サファイア基板上に半導体層を有する半導
体装置の製造方法において、前記サファイア基板の厚さ
が１５０μｍ以下であるＳＯＳ基板を用い、素子分離形
成工程と、ゲート絶縁膜を形成する工程と、ゲート電極
を形成する工程と、ソース、ドレイン領域に不純物を導
入する工程と、層間絶縁膜を形成する工程と、熱処理工
程と、前記層間絶縁膜にコンタクトホールを開口する工
程と、配線及び電極を形成する工程とを有する半導体装
置の製造方法。
【請求項４】前記半導体層の厚さが１００nm以下である
ことを特徴とする請求項３記載の半導体装置の製造方
法。
【請求項５】サファイア基板上に半導体層を有する半導
体装置の製造装置において、前記サファイア基板の厚さ
が１５０μｍ以下であるＳＯＳ基板を用い、素子分離形
成工程と、ゲート絶縁膜を形成する工程と、ゲート電極
を形成する工程と、ソース、ドレイン領域に不純物を導
入する工程と、層間絶縁膜を形成する工程と、熱処理工
程と、前記層間絶縁膜にコンタクトホールを開口する工
程と、配線及び電極を形成する工程とを有し、短時間の
熱処理工程を除いて前記総ての工程における処理温度が
９００℃以下であることを特徴とする半導体装置の製造
方法。
【請求項６】前記半導体層の厚さが１００nm以下である
ことを特徴とする請求項５記載の半導体装置の製造方
法。
【請求項７】前記短時間の熱処理工程を除いて前記総て
の工程における処理温度が６００℃以下であることを特
徴とする請求項５乃至請求項６記載の半導体装置の製造
方法。