JP2006100724A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006100724A
JP2006100724A JP2004287634A JP2004287634A JP2006100724A JP 2006100724 A JP2006100724 A JP 2006100724A JP 2004287634 A JP2004287634 A JP 2004287634A JP 2004287634 A JP2004287634 A JP 2004287634A JP 2006100724 A JP2006100724 A JP 2006100724A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
insulating film
sapphire
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004287634A
Other languages
English (en)
Other versions
JP4902953B2 (ja
Inventor
Toshiyuki Nakamura
稔之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004287634A priority Critical patent/JP4902953B2/ja
Priority to US11/118,361 priority patent/US7390702B2/en
Publication of JP2006100724A publication Critical patent/JP2006100724A/ja
Application granted granted Critical
Publication of JP4902953B2 publication Critical patent/JP4902953B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 ＳＯＳ基板のレーザ照射により形成される、識別マーク部のサファイア基板が露出部するため、アルミニウムのアウトディフュージョンにより素子特性が劣化する。
【解決手段】 サファイア層を用いたＳＯＳ基板上の一部に、レーザを照射をおこない識別マークを形成する。レーザ照射時に露出した基板表面のサファイア層を、７００℃以下の熱処理による絶縁膜で覆い、その後は７００℃より高い熱処理を用いて素子形成を行なう。
【選択図】 図３

Description

本発明は半導体集積回路の製造プロセスにおけるウエハ識別マーク形成方法、特にサファイアを用いたＳＯＳ基板上への半導体集積回路の製造プロセスにおける識別マーク形成方法に関するものである。
一般に、トランジスタ等の素子と基板間の寄生容量が低減でき、トランジスタ等の素子の基板へのリーク電流を減少させられることから、高周波特性が良好であるデバイス、低消費電力のデバイスなどは、絶縁性の高いウエハ上に製造することが有利であるとされている。その基板としては、例えば、シリコン（Ｓｉ）基板と素子製造領域のシリコン層の間にシリコン酸化膜(ＳｉＯ２)を挟んだ構造のシリコン・オン・インシュレータ(ＳＯＩ)基板が用いられている。
さらに前述の特長を最大限に生かす基板としては、絶縁層上に素子製造領域のシリコン層を形成した基板が考えられる。この様な構造の基板としては、サファイア基板上に素子製造領域のシリコン層を形成したシリコン・オン・サファイア(ＳＯＳ)基板が挙げられる。そして、ＳＯＳ基板上にデバイスを製造する技術も実用化が始まっている。
SOI基板上にデバイスを作製するプロセス技術は、現在主流のバルクシリコン基板上にデバイスを作製するそれと比較して大きな差はなく、バルクシリコンプロセスで用いている装置などをそのまま転用することが可能である。このことから、バルクシリコンプロセスと、ＳＯＳプロセスは、同じ製造ラインを共用して、同時に行なうことも可能であるといえる。
しかしながら、ＳＯＳ基板を構成しているサファイア結晶は、酸化アルミニウム（Ａｌ２Ｏ３）であり、サファイアがむき出しの状態においてデバイスを製造すると、サファイアと装置が接触した部分に微量のアルミニウム（Ａｌ）が付着してしまう。そして、高温での熱処理中にサファイアからアルミニウムが解離し装置中を浮遊する、装置に付着するなどの現象が起こることが懸念される。
このアルミニウムは製造途中においてトランジスタに取り込まれてしまうと、デバイス特性を劣化させる原因となることが知られており、同一ＳＯＳ基板上に作製するデバイスや、製造ラインを共有する他のバルクシリコン基板上やＳＯＩ基板上のデバイス中に取り込まれないような工夫をする必要がある。この問題を回避する意味でも、ＳＯＳ基板は素子製造領域のシリコン層以外の部分はシリコン窒化膜（Ｓｉ３Ｎ４）などで完全に覆い、サファイアがむき出しにならない状態で構成されている。この方法は、アウトディフージョン対策として用いられているものである（特許文献１参照）。
前述の様な構成のＳＯＳ基板やバルクシリコン基板、ＳＯＩ基板を用いて製造ラインでデバイスを作製する場合、処理工程履歴など基板の素性を認識するための工夫、一般的には製造ラインへ投入する直前の基板に英数字などのウエハ識別マーク等をレーザーでマーキングすることをおこなっている （特許文献２、３、４参照）。
特開平５−２３５００６号公報 特開平８−３７１３７号公報 特開２０００−２９４４６７号公報 特開２００１−２５７１３９号公報
しかしながら、ＳＯＳ基板にウエハ識別マークをレーザーマーキングする場合、素子製造領域のシリコン層やサファイアを覆い隠すためのシリコン窒化膜などを焼き切る形でウエハ識別マークが形成されることになる。このとき、素子製造領域のシリコン層やサファイアを覆い隠すためのシリコン窒化膜などを溶融除去した後、レーザーはサファイア層まで到達する。
このため、ウエハ識別マークが形成された部分はサファイアがむき出しになってしまい、プロセス中の高温での熱処理中にアルミニウムが解離する恐れがでてくる。特に、レーザによりサファイア結晶が損傷を受けるため、サファイア結晶中のアルミニウムがアウトディフージョンし易くなってしまうという問題があった。
本発明においては、サファイア層を用いたＳＯＳ基板上の一部にレーザを照射し、マーキングした後、露出した基板表面のサファイア層を７００℃以下の熱処理による絶縁膜で覆い、７００℃より高い熱処理はその後行なわれるようにしたものである。
露出したサファイア層を７００℃以下の熱処理による絶縁膜で覆ったために、その後の７００℃より高い熱処理を施しても、サファイア層からアルミニウム不純物がアウトディフージョンすることないため、信頼性の高い半導体装置を形成することができる。
ウエハ識別マーク部のサファイアがむき出しになることを防ぐには、ウエハ識別マーク部を不純物汚染の心配のない膜などで再度覆う必要がある。ウエハ断面図及び平面図を用いてその方法を示す。まず、図1に示すように、ＳＯＳ基板１の上面を除く部分に保護膜であるシリコン窒化膜２を形成後、レーザーを用いてウエハ識別マーク３を形成する。これによりＳＯＳ基板表面のシリコン層４が削られ、サファイア層５がむき出しになった部分ができてしまう。
次に図２に示すように、例えば、LPCVD法によりシリコン酸化膜５をＳＯＳ基板１の表面もしくは全体に形成する。膜厚は５ｎｍ程度あれば充分であり、シリコン窒化膜等の絶縁膜でも良い。この時、シリコン酸化膜形成装置において、ウエハが装置が接触したとしても、ＳＯＳ基板１は予めシリコン窒化膜２で覆われているため、アルミニウムが装置に付着し装置を汚染する心配はない。
サファイアの融点は２０４０℃であり、サファイア結晶中のアルミニウムが乖離することは、最高温度でも１０００℃付近の通常のシリコン半導体のプロセス技術では、ありえないと考えらる。しかしながら、露出したサファイア層を１０００℃付近の熱処理を行なうと、アルミニウムがアウトディフージョンしてしまうことが確認され、アウトディフージョンを防止するためには、少なくとも７００℃以下の熱処理の必要があることが実験で確かめられている。そのため、シリコン酸化膜５の形成温度は７００℃以下である必要がある。
シリコン酸化膜５を形成することにより、この後の熱処理は７００℃以上の高温でもアルミニウムのアウトディフージョンの問題は発生しない。そして、この時形成するシリコン酸化膜５の膜厚はデバイス作製プロセス中でおこなう、フッ酸(ＨＦ)を用いた洗浄等の工程で一部が除去されるため、その目減り分を考慮した膜厚を形成する必要がある。一般的には最低でも300nm以上のシリコン酸化膜膜を形成するが必要である。
次に図３に示すように、周知のホトリソグラフィ技術によりシリコン層４の一部を開口６し、ウエハ識別マーク３の部分のみにシリコン酸化膜５を残存させるように、開口部６のシリコン酸化膜５をエッチングする。その後、周知のデバイス作製プロセスを経て、デバイスを形成する(図示せず)。
以上のように、本実施例によれば、ウエハ識別マークを形成することで露出してしまうサファイア層をシリコン酸化膜で覆うことによりアルミニウムの解離などを防ぐことができ、不純部としてのアルミニウムがトランジスタの中に取り込まれる危険を防ぐことが可能となる。また、シリコン酸化膜以外の絶縁膜である、シリコン窒化膜、あるいは積層膜等でも同様の効果が得られる。
本発明は、ＳＯＳ基板を用いた半導体装置の形成における、レーザマーキングした識別マークからのアウトディフージョンを防止でき、信頼性の高いＳＯＳデバイスを形成することが可能となる。
本発明の実施例を説明するための、半導体装置の製造方法における工程断面図及び平面図である。 図１に引き続き、本発明の実施例を説明するための、半導体装置の製造方法における工程断面図及び平面図である。 図２に引き続き、本発明の実施例を説明するための、半導体装置の製造方法における工程断面図及び平面図である。
符号の説明
１ ＳＯＳ基板
２ シリコン窒化膜
３ ウエハ識別マーク
４ シリコン層
５ サファイア層
６ シリコン酸化膜
７ 開口部

Claims (13)

  1. サファイア層を用いたＳＯＳ基板上にレーザにより該サファイア層に到達する溝を形成する工程と、前記溝を覆う絶縁膜を７００℃以下の温度により形成する工程と、その後７００℃より高い熱処理を施す工程とを備えたことを特徴とする半導体装置の形成方法。
  2. 前記溝は識別マークであることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記絶縁膜はＣＶＤシリコン酸化膜であることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記絶縁膜はＣＶＤシリコン窒化膜であることを特徴とする請求項２記載の半導体装置の製造方法。
  5. 前記絶縁膜は積層膜であることを特徴とする請求項２記載の半導体装置の製造方法。
  6. サファイア層を用いたＳＯＳ基板上の一部にレーザを照射し該サファイア層の表面を損傷させる工程と、前記サファイア層の表面を７００℃以下の熱処理により絶縁膜を形成する工程と、その後７００℃より高い熱処理を施す工程とを備えたことを特徴とする半導体装置の形成方法。
  7. 前記絶縁膜はＣＶＤシリコン酸化膜であることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記絶縁膜はＣＶＤシリコン窒化膜であることを特徴とする請求項６記載の半導体装置の製造方法。
  9. 前記絶縁膜は積層膜であることを特徴とする請求項６記載の半導体装置の製造方法。
  10. サファイア層を用いたＳＯＳ基板上の一部をエッチングし該サファイア層の表面を露出させる工程と、前記サファイア層の表面を７００℃以下の熱処理により絶縁膜を形成する工程と、その後７００℃より高い熱処理を施す工程とを備えたことを特徴とする半導体装置の形成方法。
  11. 前記絶縁膜はCVDシリコン酸化膜であることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記絶縁膜はCVDシリコン窒化膜であることを特徴とする請求項１０記載の半導体装置の製造方法。
  13. 前記絶縁膜は積層膜であることを特徴とする請求項１０記載の半導体装置の製造方法。
JP2004287634A 2004-09-30 2004-09-30 半導体装置の製造方法 Expired - Fee Related JP4902953B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004287634A JP4902953B2 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法
US11/118,361 US7390702B2 (en) 2004-09-30 2005-05-02 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004287634A JP4902953B2 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006100724A true JP2006100724A (ja) 2006-04-13
JP4902953B2 JP4902953B2 (ja) 2012-03-21

Family

ID=36099744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004287634A Expired - Fee Related JP4902953B2 (ja) 2004-09-30 2004-09-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7390702B2 (ja)
JP (1) JP4902953B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361877B2 (en) 2010-01-06 2013-01-29 Oki Semiconductor Co., Ltd. Manufacturing method of semiconductor device, semiconductor device, and method of printing on semiconductor wafer

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350672A (en) * 1976-10-19 1978-05-09 Mitsubishi Electric Corp Production of substrate for semiconductor device
WO2001003191A1 (fr) * 1999-07-02 2001-01-11 Mitsubishi Materials Silicon Corporation Substrat soi, procede de fabrication de celui-ci et dispositif de semi-conducteur utilisant le substrat soi
JP2001102379A (ja) * 1999-09-28 2001-04-13 Asahi Kasei Microsystems Kk 半導体装置形成用基板に対する保護膜形成方法
JP2001298169A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置とその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173106B2 (ja) 1992-02-20 2001-06-04 ソニー株式会社 エピタキシャルウエハの形成方法
JPH0837137A (ja) 1994-05-16 1996-02-06 Sony Corp Ｓｏｉ構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置
US6185308B1 (en) * 1997-07-07 2001-02-06 Fujitsu Limited Key recovery system
JP4491851B2 (ja) 1999-04-06 2010-06-30 ソニー株式会社 表面に識別パターンを有する多層基板の製造方法
US6348991B1 (en) * 1999-10-29 2002-02-19 Intel Corporation Integrated circuit with opposed spatial light modulator and processor
US20010038153A1 (en) 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
JP2001257139A (ja) 2000-01-07 2001-09-21 Canon Inc 半導体基板とその作製方法
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
TWI231606B (en) * 2003-11-10 2005-04-21 Shih-Hsien Tseng Image pickup device and a manufacturing method thereof
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350672A (en) * 1976-10-19 1978-05-09 Mitsubishi Electric Corp Production of substrate for semiconductor device
WO2001003191A1 (fr) * 1999-07-02 2001-01-11 Mitsubishi Materials Silicon Corporation Substrat soi, procede de fabrication de celui-ci et dispositif de semi-conducteur utilisant le substrat soi
JP2001102379A (ja) * 1999-09-28 2001-04-13 Asahi Kasei Microsystems Kk 半導体装置形成用基板に対する保護膜形成方法
JP2001298169A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361877B2 (en) 2010-01-06 2013-01-29 Oki Semiconductor Co., Ltd. Manufacturing method of semiconductor device, semiconductor device, and method of printing on semiconductor wafer

Also Published As

Publication number Publication date
JP4902953B2 (ja) 2012-03-21
US7390702B2 (en) 2008-06-24
US20060068534A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
JP4029885B2 (ja) 半導体装置の製造方法
US7390702B2 (en) Method for manufacturing semiconductor device
CN102396051B (zh) 使绝缘体上硅衬底减薄的方法
JP4029884B2 (ja) 半導体装置の製造方法
JPH053133B2 (ja)
JP3993820B2 (ja) 半導体素子の素子分離膜の形成方法
JP2009277964A (ja) 半導体装置及びその製造方法
KR100870602B1 (ko) 반도체 다이의 제조 방법
JP2000100927A (ja) トレンチ素子分離領域を有する半導体素子の製造方法
JP5003857B2 (ja) 半導体装置の製造方法
JP2006332404A (ja) 半導体装置の製造方法及び半導体装置
JP5443178B2 (ja) 半導体装置の製造方法、半導体装置及び半導体ウエハへの印字方法
JP4998665B2 (ja) 半導体装置の製造方法
JP2013048161A (ja) 半導体装置の製造方法
JPH06163528A (ja) 半導体装置の製造方法
JP2001144174A (ja) 誘電体分離基板の製造方法
JP2005286141A (ja) 半導体装置の製造方法
JP5367325B2 (ja) 半導体装置の製造方法
TWI304630B (ja)
JP2006294959A (ja) 半導体装置の製造方法及び半導体基板
JPH1154499A (ja) 半導体装置の製造方法
JP4905145B2 (ja) 半導体装置の製造方法
JP2005129559A (ja) 半導体ウェーハの不純物除去方法及び半導体装置
KR20150031122A (ko) 반도체 소자의 제조 방법
JP2008210834A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120104

R150 Certificate of patent or registration of utility model

Ref document number: 4902953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees