JPH053133B2 - - Google Patents

Info

Publication number
JPH053133B2
JPH053133B2 JP59131207A JP13120784A JPH053133B2 JP H053133 B2 JPH053133 B2 JP H053133B2 JP 59131207 A JP59131207 A JP 59131207A JP 13120784 A JP13120784 A JP 13120784A JP H053133 B2 JPH053133 B2 JP H053133B2
Authority
JP
Japan
Prior art keywords
wafer
circuit
integrated circuit
sandwich
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59131207A
Other languages
English (en)
Other versions
JPS6052047A (ja
Inventor
Aaru Kurisuchan Reimondo
Shii Zaachaa Josefu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Teletype Corp
Original Assignee
Teletype Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teletype Corp filed Critical Teletype Corp
Publication of JPS6052047A publication Critical patent/JPS6052047A/ja
Publication of JPH053133B2 publication Critical patent/JPH053133B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は集積回路デバイスの製作方法に係る。
背景技術 従来技術において、集積回路デバイスの製作
中、シリコンウエハの二つの主表面上に、加工工
程の位置合わせをするための各種の固定具及び固
定器具がある。そのような装置は一般に、二つの
ウエハ面上のプロセス工程の位置合わせをするた
め、加工されるウエハの外部表面上のマークに依
存する。従つて、これらの従来装置は改善が困難
で、結果は不確定である。
本発明の記述 集積回路及びウエハの第１の表面上に少くとも
一つの位置合せパターンを形成するため、シリコ
ンウエハを加工する工程を含む集積回路デバイス
の製作方法について述べる。支持ウエハは、その
後のプロセスのために準備され、支持ウエハの第
１の表面に隣接して回路ウエハの第１の表面が配
置される。粘着物質の層を回路ウエハ及び支持ウ
エハの隣接した表面上に形成し、二つの表面を固
着させ、ウエハサンドイツチを形成する。回路ウ
エハは写眞整形され、位置合せパターンに対応す
る位置合せマークを露出するため、窓を形成す
る。露出された位置合せマークを用いて、回路ウ
エハは処理され、その後ウエハサンドイツチは集
積回路チツプに切断される。
好ましくは、位置合せマークを用いて、回路ウ
エハを加工する前に、回路ウエハに大まかな指標
を形成する。窓をあけ、位置合せ用マークを露出
する写眞整形操作は、大まかな指標に合わせる。
加えて、集積回路の選択された部分に近づけ、こ
れらの選択された部分に電気的接続を作る。
詳細な記述 第１図の第１工程に示されるように、主平坦面
１１を有するＮ形シリコンウエハ１０には、一例
としてMOS構造により、その中にいくつかの
別々の集積回路１２が形成されている。第１工程
中に部分的に断面図で示されている集積回路１２
の一つの一部は、ソース−ドレインドープ領域１
４及び１６とゲート領域１８を含み、それらは組
合さつてトランジスタ２０を形成している。明ら
かに、図面の相対的寸法は実際とは異り、プロセ
スの特徴のいくつかを明瞭に示すように、垂直方
向に誇張されている。ウエハ１０の表面中のもう
一つのドープ領域２２は、抵抗を形成する。電界
用酸化物層２４が、ウエハ１０の表面上に形成さ
れ、くぼみ又は溝２６がその中に写眞整形されて
いる。溝２６は能動回路を形成するトランジスタ
２０を、囲み、受動抵抗ドープ領域２２から絶縁
している。第２工程において、ウエハ１０の表面
がシリコン窒化物層３０で被覆され、この層は、
その後写眞整形され、溝２６上に残るようにな
る。溝２６はシリコン窒化物３０で被覆され、能
動トランジスタ２０からナトリウムのような雰囲
気汚染を除く障壁又は端部シールとなる。
第３工程において、たとえばアルミニウムのよ
うな金属の導電体３２，３３及び３５が堆積さ
れ、ウエハ１０上の所望の位置への接続となるよ
う、写眞整形される。導電体３２は溝２６を横切
り、トランジスタ２０を抵抗ドープ領域２２に接
続する。その後のウエハ処理を導く位置合せパタ
ーン３４が、ウエハ１０上の二つの選択された位
置において、使用されるチツプ領域の外側に形成
される。第４工程において、ウエハ１０は順次二
酸化シリコン層３６、シリコン窒化物層３８及び
第２の二酸化シリコン層４０により、被覆され
る。この三重の不活性化層は、雰囲気中の汚染が
能動回路に移動するのを防止する障壁となる。最
も外側の二酸化シリコン層４０も、その後のプロ
セス工程で形成される粘着層に対して付着しうる
界面媒体となる。
第５工程において、主平坦面５１を有する支持
ウエハ５０は、高温で酸化雰囲気に露出すること
により準備し、ウエハ５０の露出された表面上
に、二酸化シリコン層５２を成長させる。
第６工程において、シリコン窒化物層５４を二
酸化シリコン層５２の表面上に堆積させる。第７
工程において、窒化物層５４を酸化することによ
り、二酸化シリコン層５６，５６ａが形成され
る。二酸化シリコン層５６は第８工程で形成され
る粘性層５８に対し、付着しうる表面である。粘
性層５８は当業者には周知のいくつかの方法の任
意の一つにより、支持ウエハ５０の二酸化シリコ
ン層５６上に、堆積してもよい。適当な方法は、
粘性層をその上に形成した後、ウエハ５０をスピ
ンし、その後粘性物質から気体バルブを除くた
め、眞空容器（図示されていない）中でウエハの
ガスをぬくことである。
第８工程において、回路ウエハ１０及び支持ウ
エハ５０は空気の雰囲気を除くため、ともに眞空
中に置かれる。粘性物質５８は高温でやきなまさ
れ、単一のウエハサンドイツチ６０が生じる。
必要に応じて行う第９工程において、サンドイ
ツチ６０が水酸化ナトリウムエツチヤント槽（図
示されていない）中に置かれ、エツチヤント槽は
回路ウエハ１０を均一に薄くし、そのウエハの面
を平行に保ち、支持ウエハ５０の露出された表面
から、二酸化シリコン層５６ａを除去する。ウエ
ハ５０のシリコン窒化物外部層５４は、エツチヤ
ント槽で抵抗をもち、従つて変化せずに残る。
第10工程において、回路ウエハ１０に窓６６を
写真整形により形成して位置合わせマーク３４ａ
を露出させる。この位置合わせマーク３４ａはウ
エハ１０に窓を形成するために除去された部分に
形成されていたパターン３４から粘性物質５８に
転写されたレリーフパターンである。ウエハ平坦
面１１及び５１は窓６６の写眞整形中、大まかな
位置合せマークとして用いられる。位置合せマー
ク３４ａが露出された後、ウエハサンドイツチ６
０中に埋め込まれた回路要素に対し、正確な基準
を必要とするウエハサンドイツチ６０の処理を、
更に進めてもよい。そのようなプロセスの例につ
いて以下で述べる。
第11工程において、細長いくぼみ６７が回路ウ
エハ１０を貫いてエツチされ、第11工程中の拡大
された部分的な上面図で示されるように、長手形
部分６８を規定する。このようにして、各部分は
それに付随した抵抗ドープ領域２２上に、正確に
配置される。エツチング中、細長いくぼみ６７の
壁はウエハ１０表面に対し、54.76度の角度をな
す。この具体的な角度は、市販の＜100＞結晶面
シリコンの特性である。第９工程中でシリコンウ
エハの厚さが減少することにより、そうしない場
合より、部分６８の間隔をより小さくすることが
できる。
第12工程において、ウエハサンドイツチ６０は
別々の集積回路チツプ６２に切断される。加え
て、集積回路の選択された部分に、窓を形成する
ため、ウエハ１０をエツチしてもよい。その後、
これらの選択された部分に、電気的接続が作られ
る。
本発明について、具体的に示し、実施例と関連
して述べたが、請求の範囲で述べられているよう
な本発明の精神及び視野から離れることなく、各
種の変更をすることが可能である。
【図面の簡単な説明】
第１図乃至第３図は、本発明に従い集積回路デ
バイスを製造するために順次行なわれるプロセス
工程を示す図であり、第４図は、第１図乃至第３
図の組合せを示す図である。 主要部分の符号の説明、シリコン回路ウエハ…
…１０、支持ウエハ……５０、ウエハサンドイツ
チ……６０、窓……６６。

Claims (1)

  1. 【特許請求の範囲】 １ 集積回路デバイスの製作方法において、 回路ウエハ１０の第１の表面上に集積回路１２
    及び少なくとも一つの位置合わせパターン３４を
    形成するため、前記回路ウエハ１０を加工する工
    程、 次のプロセスのために、支持ウエハ５０を準備
    する工程、 前記回路ウエハ１０の第１の表面を前記支持ウ
    エハ５０の第１の表面に粘着層５８を介在させて
    重ね合わせ、それによつて両ウエハを貼り合わせ
    てウエハサンドイツチ６０を形成する工程、 位置合わせパターン３４の複製である前記粘着
    層中のマーク３４ａを露出するように前記回路ウ
    エハ１０を貫通する開口６６を写真整形により形
    成する工程、 集積回路の選択された領域上に配置されたアイ
    ソレートされた前記回路ウエハ部分６８を形成す
    るよう、前記開口を形成する工程で露出されたマ
    ーク３４ａを基準として前記回路ウエハ１０の第
    ２の表面を写真整形する工程、及び 前記ウエハサンドイツチ６０を集積回路チツプ
    ６２に切断する工程 からなることを特徴とする製作方法。
JP59131207A 1983-06-27 1984-06-27 集積回路デバイスの製作方法 Granted JPS6052047A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/508,317 US4468857A (en) 1983-06-27 1983-06-27 Method of manufacturing an integrated circuit device
US508317 1983-06-27

Publications (2)

Publication Number Publication Date
JPS6052047A JPS6052047A (ja) 1985-03-23
JPH053133B2 true JPH053133B2 (ja) 1993-01-14

Family

ID=24022265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59131207A Granted JPS6052047A (ja) 1983-06-27 1984-06-27 集積回路デバイスの製作方法

Country Status (5)

Country Link
US (1) US4468857A (ja)
EP (1) EP0129915B1 (ja)
JP (1) JPS6052047A (ja)
CA (1) CA1205576A (ja)
DE (1) DE3466953D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4485553A (en) * 1983-06-27 1984-12-04 Teletype Corporation Method for manufacturing an integrated circuit device
JPS6088536U (ja) * 1983-11-24 1985-06-18 住友電気工業株式会社 化合物半導体ウエハ
US4662956A (en) * 1985-04-01 1987-05-05 Motorola, Inc. Method for prevention of autodoping of epitaxial layers
JPS63308386A (ja) * 1987-01-30 1988-12-15 Sony Corp 半導体装置とその製造方法
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process
US4893163A (en) * 1988-03-28 1990-01-09 International Business Machines Corporation Alignment mark system for electron beam/optical mixed lithography
US4922277A (en) * 1988-11-28 1990-05-01 The United States Of America As Represented By The Secretary Of The Air Force Silicon wafer photoresist developer
JP3175188B2 (ja) * 1991-05-10 2001-06-11 ソニー株式会社 位置合わせマークの形成方法
US5451261A (en) * 1992-09-11 1995-09-19 Matsushita Electric Industrial Co., Ltd. Metal film deposition apparatus and metal film deposition method
JPH06314622A (ja) * 1993-04-30 1994-11-08 Murata Mfg Co Ltd チップ型回路部品及びその製造方法
JPH09509792A (ja) * 1994-12-23 1997-09-30 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US6287891B1 (en) * 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
US10043701B2 (en) 2013-05-15 2018-08-07 Infineon Technologies Ag Substrate removal from a carrier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5283070A (en) * 1975-12-29 1977-07-11 Seiko Instr & Electronics Ltd Production of semiconductor device
JPS5387163A (en) * 1977-01-12 1978-08-01 Hitachi Ltd Production of semiconductor device
JPS5459083A (en) * 1977-10-19 1979-05-12 Sumitomo Electric Ind Ltd Double-sided pattern forming method for semiconductor wafer
JPS5717158A (en) * 1980-07-04 1982-01-28 Fujitsu Ltd Manufacture of semiconductor device
JPS5745254A (en) * 1980-09-01 1982-03-15 Nippon Telegr & Teleph Corp <Ntt> Automatic detector for amount of silicon wafer worked
JPS5893345A (ja) * 1981-11-30 1983-06-03 Nec Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1235197A (en) * 1967-07-03 1971-06-09 Texas Instruments Inc Manufacture of circuit element arrays
US3769562A (en) * 1972-02-07 1973-10-30 Texas Instruments Inc Double isolation for electronic devices
CH560463A5 (ja) * 1972-09-26 1975-03-27 Siemens Ag
US3902936A (en) * 1973-04-04 1975-09-02 Motorola Inc Germanium bonded silicon substrate and method of manufacture
US3852563A (en) * 1974-02-01 1974-12-03 Hewlett Packard Co Thermal printing head
US4046985A (en) * 1974-11-25 1977-09-06 International Business Machines Corporation Semiconductor wafer alignment apparatus
US4110598A (en) * 1975-09-02 1978-08-29 Texas Instruments Incorporated Thermal printhead assembly
US4134125A (en) * 1977-07-20 1979-01-09 Bell Telephone Laboratories, Incorporated Passivation of metallized semiconductor substrates
US4266334A (en) * 1979-07-25 1981-05-12 Rca Corporation Manufacture of thinned substrate imagers
US4485553A (en) * 1983-06-27 1984-12-04 Teletype Corporation Method for manufacturing an integrated circuit device
US4472875A (en) * 1983-06-27 1984-09-25 Teletype Corporation Method for manufacturing an integrated circuit device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5283070A (en) * 1975-12-29 1977-07-11 Seiko Instr & Electronics Ltd Production of semiconductor device
JPS5387163A (en) * 1977-01-12 1978-08-01 Hitachi Ltd Production of semiconductor device
JPS5459083A (en) * 1977-10-19 1979-05-12 Sumitomo Electric Ind Ltd Double-sided pattern forming method for semiconductor wafer
JPS5717158A (en) * 1980-07-04 1982-01-28 Fujitsu Ltd Manufacture of semiconductor device
JPS5745254A (en) * 1980-09-01 1982-03-15 Nippon Telegr & Teleph Corp <Ntt> Automatic detector for amount of silicon wafer worked
JPS5893345A (ja) * 1981-11-30 1983-06-03 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CA1205576A (en) 1986-06-03
JPS6052047A (ja) 1985-03-23
DE3466953D1 (en) 1987-12-03
EP0129915B1 (en) 1987-10-28
US4468857A (en) 1984-09-04
EP0129915A1 (en) 1985-01-02

Similar Documents

Publication Publication Date Title
JPH0391930A (ja) 半導体装置の製造方法
JPH053133B2 (ja)
JPH03129854A (ja) 半導体装置の製造方法
US4472875A (en) Method for manufacturing an integrated circuit device
JPH055169B2 (ja)
JPH01315163A (ja) 半導体集積回路装置の製造方法
US4775644A (en) Zero bird-beak oxide isolation scheme for integrated circuits
US4030952A (en) Method of MOS circuit fabrication
JPS6038831A (ja) 半導体装置およびその製造方法
JPH0237747A (ja) 半導体装置の製造方法
EP0447522B1 (en) A semiconductor device fabrication process
JPS6387762A (ja) 半導体装置の製造方法
JPS6242522A (ja) 半導体装置の製造方法
JP3049904B2 (ja) 誘電体分離ウエハの製造方法
JPS6387741A (ja) 半導体装置の製造方法
JPH0311658A (ja) 半導体装置の製造方法
JPH0427703B2 (ja)
WO1985001152A1 (en) Method for repair of buried contacts in mosfet devices
JPH0522387B2 (ja)
JPH0115145B2 (ja)
JPS60785B2 (ja) Ｍｏｓ型半導体装置の製造方法
JPS59152643A (ja) 配線形成方法
JPH06314685A (ja) 半導体装置製造方法
EP0053484A1 (en) A method for fabricating semiconductor device
JPH01130546A (ja) 電極配線の形成方法