JPH0237747A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0237747A JPH0237747A JP63186737A JP18673788A JPH0237747A JP H0237747 A JPH0237747 A JP H0237747A JP 63186737 A JP63186737 A JP 63186737A JP 18673788 A JP18673788 A JP 18673788A JP H0237747 A JPH0237747 A JP H0237747A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- scribe line
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims description 14
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 17
- 239000010410 layer Substances 0.000 description 15
- 239000002184 metal Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、より詳しくはウ
ェハからチップを切り出すためのスクライブ工程におけ
るウェハのスクライブライン領域の加工構造に関するも
のである。
ェハからチップを切り出すためのスクライブ工程におけ
るウェハのスクライブライン領域の加工構造に関するも
のである。
従来のこの種のスクライブライン領域における加工構造
の形成方法を、第３図の工程断面図を示して述べる。
の形成方法を、第３図の工程断面図を示して述べる。
先ず、第３図（Ａ）に示す如（、Ｓｉ基板１上のスクラ
イブライン中心Ｏより４０〜６０ｉｎ−ｔＭれた部分に
、フィールド酸化Ｍ２を、公知のホトリソ及び熱酸化を
以て約７０００人工成長形成する。
イブライン中心Ｏより４０〜６０ｉｎ−ｔＭれた部分に
、フィールド酸化Ｍ２を、公知のホトリソ及び熱酸化を
以て約７０００人工成長形成する。
その後、第３図（Ｂ）に示す如く、上記フィールド酸化
膜２上に、図示略す１層目の金属配線と下地デバイスと
の中間絶縁膜３を、公知のＣＶＤ法により６０００〜９
０００人厚形成した後、人工のためのコンタクトエツチ
ングを行なうと共に、公知のホトリソ及びエツチング技
術を用いてフィールド酸化膜２端より５Ｉｒｍ程度除去
し、段差を形成する。
膜２上に、図示略す１層目の金属配線と下地デバイスと
の中間絶縁膜３を、公知のＣＶＤ法により６０００〜９
０００人厚形成した後、人工のためのコンタクトエツチ
ングを行なうと共に、公知のホトリソ及びエツチング技
術を用いてフィールド酸化膜２端より５Ｉｒｍ程度除去
し、段差を形成する。
続いて、第３図（Ｃ）に示す如く、上記基板１上に、図
示略す２層目の金属配線の下地として層間膜４を、公知
のＣＶＤ法を以て６０００〜９０００人厚形成する。
示略す２層目の金属配線の下地として層間膜４を、公知
のＣＶＤ法を以て６０００〜９０００人厚形成する。
し人工後、第３図（Ｄ）に示す如く、上記層間膜４を、
１層目の金属配線とのコンタクトのために、公知のホト
リソ及びエツチング技術を用いて、ピアホールエツチン
グを行ない、上記中間絶縁膜３端より約５Ｑ程度除去す
ることにより段差を形成する。
１層目の金属配線とのコンタクトのために、公知のホト
リソ及びエツチング技術を用いて、ピアホールエツチン
グを行ない、上記中間絶縁膜３端より約５Ｑ程度除去す
ることにより段差を形成する。
そして、第３図（Ｅ）に示す如（、基板１上に、デバイ
スの保護膜としてのパッシベーション膜５を、公知のＣ
ＶＤ法を以て６０００〜９０００人厚堆積した後、人工
のホトリソ及びエツチングを行ない、スクライブライン
中心Ｏより３０〜５０μ程度離して形成する。
スの保護膜としてのパッシベーション膜５を、公知のＣ
ＶＤ法を以て６０００〜９０００人厚堆積した後、人工
のホトリソ及びエツチングを行ない、スクライブライン
中心Ｏより３０〜５０μ程度離して形成する。
然し乍ら、上述した従来方法においては、第４図に示す
ように、中間絶縁膜３のコンタクトエツチング及び層間
膜４のビアホールエツチングのオーバーエツチングによ
る下層のフィールド酸化膜２及び中間絶縁膜３の膜減り
や金属配線のエツチングによるＳｉ基板ｌの等方性エツ
チング等によりスクライブライン領域における段差形状
が変形し、更にはＳｉ基板１のエツチングにより表面に
発生したアンダーカット部６による段差において、絶縁
膜やＳｉ片の残存片７が！ＩｊｉｌｆＬ、これがデバイ
ス内に及んで信鎖性を低下させたり、デバイスの不良の
原因になるという問題点があった。
ように、中間絶縁膜３のコンタクトエツチング及び層間
膜４のビアホールエツチングのオーバーエツチングによ
る下層のフィールド酸化膜２及び中間絶縁膜３の膜減り
や金属配線のエツチングによるＳｉ基板ｌの等方性エツ
チング等によりスクライブライン領域における段差形状
が変形し、更にはＳｉ基板１のエツチングにより表面に
発生したアンダーカット部６による段差において、絶縁
膜やＳｉ片の残存片７が！ＩｊｉｌｆＬ、これがデバイ
ス内に及んで信鎖性を低下させたり、デバイスの不良の
原因になるという問題点があった。
本発明の目的は、上述の問題点に鑑み、エツチングによ
る異状なアンダーカットの発生及び残存片の剥離を防止
して信転性の高い半導体装置の製造方法を提供するもの
である。
る異状なアンダーカットの発生及び残存片の剥離を防止
して信転性の高い半導体装置の製造方法を提供するもの
である。
本発明は上述した目的を達成するため、半導体基板上の
所定部に、スクライブライン中心より所定距離離して絶
縁膜を成長形成する工程と、端面が該絶縁膜の端面と一
致する中間膜を、上記絶縁膜上に形成する工程と、その
後、上記絶縁膜及び中間膜の表面に、層間膜を覆設形成
する工程と、しかる後、該層間膜上に、パッシベーショ
ン膜を積層形成する工程とを含むものであり、又は、半
導体基板のスクライブライン領域全面に、絶縁膜を成長
形成する工程と、該絶縁膜上のスクライブライン中心よ
り所定部分に、保護膜を形成する工程と、該保護膜及び
上記絶縁膜上に、中間膜を形成する工程と、その後、上
記保護膜上の上記中間膜及び上記保護膜を順次エツチン
グ除去する工程と、上記中間膜の表面に、層間膜を覆設
形成する工程と、核層間膜及び上記絶縁膜上に、パッシ
ベーション膜を積層形成する工程と、しかる後、該パッ
シベーション膜及び上記絶縁膜のスクライブライン中心
より所定部分をエツチング除去する工程とを含むもので
ある。
所定部に、スクライブライン中心より所定距離離して絶
縁膜を成長形成する工程と、端面が該絶縁膜の端面と一
致する中間膜を、上記絶縁膜上に形成する工程と、その
後、上記絶縁膜及び中間膜の表面に、層間膜を覆設形成
する工程と、しかる後、該層間膜上に、パッシベーショ
ン膜を積層形成する工程とを含むものであり、又は、半
導体基板のスクライブライン領域全面に、絶縁膜を成長
形成する工程と、該絶縁膜上のスクライブライン中心よ
り所定部分に、保護膜を形成する工程と、該保護膜及び
上記絶縁膜上に、中間膜を形成する工程と、その後、上
記保護膜上の上記中間膜及び上記保護膜を順次エツチン
グ除去する工程と、上記中間膜の表面に、層間膜を覆設
形成する工程と、核層間膜及び上記絶縁膜上に、パッシ
ベーション膜を積層形成する工程と、しかる後、該パッ
シベーション膜及び上記絶縁膜のスクライブライン中心
より所定部分をエツチング除去する工程とを含むもので
ある。
本発明においては、半導体基板上のスクライブライン中
心より所定距離離れた部分に、端面が一致する絶縁膜と
中間膜とを形成するので、基板のオーバーハングによる
アンダーカットが防止されると共に、これら絶縁膜及び
中間膜の表面には、層間膜が覆設されるので、エツチン
グによる絶縁膜及び中間膜の端部（段差部）における！
１！減り及び基板の余分なアンダーカットが防止される
。
心より所定距離離れた部分に、端面が一致する絶縁膜と
中間膜とを形成するので、基板のオーバーハングによる
アンダーカットが防止されると共に、これら絶縁膜及び
中間膜の表面には、層間膜が覆設されるので、エツチン
グによる絶縁膜及び中間膜の端部（段差部）における！
１！減り及び基板の余分なアンダーカットが防止される
。
又、半導体基板のスクライブライン領域上に、絶縁膜及
び保護膜を形成した後、中間膜及び層間膜のエツチング
を行なうので、基板のアンダーカットが防止され、層間
膜は中間膜上に覆設されるので、エツチングによる中間
膜の膜凍りが防止される。
び保護膜を形成した後、中間膜及び層間膜のエツチング
を行なうので、基板のアンダーカットが防止され、層間
膜は中間膜上に覆設されるので、エツチングによる中間
膜の膜凍りが防止される。
本発明製造方法に係る一実施例を、第１図及び第２図に
その工程断面図を示して説明する。
その工程断面図を示して説明する。
先ず、第１図（Ａ）に示す如＜、Ｓｉ基板ｌｌ上の所定
部に、素子分離領域であるフィールド酸化膜１２を、公
知のホトリソエツチング及び熱酸化により約５０００〜
９０００人工スクライブライン中心Ｏより約５５ｎ程度
離して成長形成する。
部に、素子分離領域であるフィールド酸化膜１２を、公
知のホトリソエツチング及び熱酸化により約５０００〜
９０００人工スクライブライン中心Ｏより約５５ｎ程度
離して成長形成する。
続いて、第１図（Ｂ）に示す如く、図示略すポリシリコ
ンやポリサイドを存するゲート領域を形成した後、上記
フィールド酸化膜１２上に、中間膜１３を、公知のＣＶ
Ｄ法により６０００〜９０００人厚堆積した後、人工タ
クトエツチングを以てフィールド酸化膜１２と同様にス
クライブライン中心Ｏより約５５メ會程度離して形成す
る。
ンやポリサイドを存するゲート領域を形成した後、上記
フィールド酸化膜１２上に、中間膜１３を、公知のＣＶ
Ｄ法により６０００〜９０００人厚堆積した後、人工タ
クトエツチングを以てフィールド酸化膜１２と同様にス
クライブライン中心Ｏより約５５メ會程度離して形成す
る。
その後、第１図（Ｃ）に示す如く、図示略す１層目の金
属配線をエツチングにより形成する。この時のエツチン
グにより基板１）は若干アンダーカットされる。
属配線をエツチングにより形成する。この時のエツチン
グにより基板１）は若干アンダーカットされる。
次いで、第１図（Ｄ）に示す如く、上記基板１）上に、
２層目の金属配線を形成するために必要となる絶縁性の
層伺膜１４を、公知のＣＶＤ法を以て６０００〜９００
０人厚堆積後、公知人工トリソ及びエツチングによりス
クライブライン中心０より約５０μ程度離して形成する
。
２層目の金属配線を形成するために必要となる絶縁性の
層伺膜１４を、公知のＣＶＤ法を以て６０００〜９００
０人厚堆積後、公知人工トリソ及びエツチングによりス
クライブライン中心０より約５０μ程度離して形成する
。
そして、第１図（Ｅ）に示す如く、図示略す２層目の金
属配線を形成する。この時のエツチングにより基板１）
は更にアンダーカットされる。
属配線を形成する。この時のエツチングにより基板１）
は更にアンダーカットされる。
しかる後、第１図（Ｆ）に示す如く、基板ｌｌ上に、パ
ッシベーション膜１５を、公知のＣＶＤ法を以て６００
０〜９０００人厚堆積した後、人工のホトリソ及びエツ
チング技術によりスクライブライン中説明する。
ッシベーション膜１５を、公知のＣＶＤ法を以て６００
０〜９０００人厚堆積した後、人工のホトリソ及びエツ
チング技術によりスクライブライン中説明する。
先ず、第２図（＾）に示す如＜、Ｓｉ基板２１のスクラ
イブライン領域全面に、熱酸化によりフィールド酸化膜
２２を、６０００〜９０００人厚成長形成する人工の後
、上記フィールド酸化膜２２上に保護膜、例えばポリシ
リコン膜２８を、ＬＰＣＶＤ法を以て３０００〜５００
０人厚積層形成した人工図示略すゲート領域の形成時に
、スクライブライン中心０より４０から６０μ迄を、公
知のホトリソ及びエツチングにより残す。
イブライン領域全面に、熱酸化によりフィールド酸化膜
２２を、６０００〜９０００人厚成長形成する人工の後
、上記フィールド酸化膜２２上に保護膜、例えばポリシ
リコン膜２８を、ＬＰＣＶＤ法を以て３０００〜５００
０人厚積層形成した人工図示略すゲート領域の形成時に
、スクライブライン中心０より４０から６０μ迄を、公
知のホトリソ及びエツチングにより残す。
その後、第２図（Ｂ）に示す如く、基板２１上に、ＰＳ
Ｇ等の中間膜２３を、公知のＣＶＤ法を以て６０００〜
９０００人厚堆積し、これ人工ンタクトエッチ：バグに
よりスクライブライン中心０より３５〜５５／ＩＩ迄を
除去する。この場合、スクライブライン領域上には、ポ
リシリコン膜２８が被着されているため、コンタクトエ
ツチングのオーバーエツチングが行なわれても選択比の
関係でポリシリコン膜２８以下の下層膜は、殆んど除去
されない。
Ｇ等の中間膜２３を、公知のＣＶＤ法を以て６０００〜
９０００人厚堆積し、これ人工ンタクトエッチ：バグに
よりスクライブライン中心０より３５〜５５／ＩＩ迄を
除去する。この場合、スクライブライン領域上には、ポ
リシリコン膜２８が被着されているため、コンタクトエ
ツチングのオーバーエツチングが行なわれても選択比の
関係でポリシリコン膜２８以下の下層膜は、殆んど除去
されない。
次いで、第２図（Ｃ）に示す如く、上層に中間膜２３を
有しない部分のポリシリコン膜２８を、図示略す１層目
の金属配線をエツチングにより形成する際、エツチング
除去する。
有しない部分のポリシリコン膜２８を、図示略す１層目
の金属配線をエツチングにより形成する際、エツチング
除去する。
続いて、第２図（Ｄ）に示す如く、基板２１上に、層間
膜２４を、公知のＣＶＤ法を以て６０００〜９０００人
厚堆積後、公知人工トリソ及びエツチングによリスクラ
イブライン中心０より約５０ｎ程度離して形成する。そ
して、図示略す２層目の金属配線を、公知のホトリソ及
びエツチングにより形成する。この場合、フィールド酸
化膜２２は、上記エツチングにより若干除去されるが、
基Ｆｉ２１は影響を受けない。
膜２４を、公知のＣＶＤ法を以て６０００〜９０００人
厚堆積後、公知人工トリソ及びエツチングによリスクラ
イブライン中心０より約５０ｎ程度離して形成する。そ
して、図示略す２層目の金属配線を、公知のホトリソ及
びエツチングにより形成する。この場合、フィールド酸
化膜２２は、上記エツチングにより若干除去されるが、
基Ｆｉ２１は影響を受けない。
しかる後、第２図（Ｅ）に示す如く、基板２１上に、パ
ッシベーション膜２５を、公知のＣＶＤ法により６００
０〜９０００人厚堆積し、公知人工トリソ及びエツチン
グによりスクライブライン中心Ｏより３０〜４０Ｐａ迄
を、エツチング除去すると共に、フィールド酸化膜２２
も同様にエツチング除去する。
ッシベーション膜２５を、公知のＣＶＤ法により６００
０〜９０００人厚堆積し、公知人工トリソ及びエツチン
グによりスクライブライン中心Ｏより３０〜４０Ｐａ迄
を、エツチング除去すると共に、フィールド酸化膜２２
も同様にエツチング除去する。
尚、保護膜は、ポリシリコン膜２８に代えてポリサイド
膜にしても良い。
膜にしても良い。
以上説明したように本発明によれば、半導体基板上のス
クライブライン中心より所定距離層れた部分に、端面が
一致する絶縁膜と中間膜とを重ねて形成するので、金属
配線の形成時における基板のオーバーハングによるアン
ダーカットが防止でき、而も絶縁膜及び中間膜の表面に
は、層間膜が被着形成されるので、エツチングによる層
間膜のアンダーカット部を含む絶縁膜及び中間膜の段差
部における膜減り並びに基板の余分なアンダーカットが
防止でき、併せてエツチング時における当該段差部の残
存片（膜残り）の剥離が防止できる。
クライブライン中心より所定距離層れた部分に、端面が
一致する絶縁膜と中間膜とを重ねて形成するので、金属
配線の形成時における基板のオーバーハングによるアン
ダーカットが防止でき、而も絶縁膜及び中間膜の表面に
は、層間膜が被着形成されるので、エツチングによる層
間膜のアンダーカット部を含む絶縁膜及び中間膜の段差
部における膜減り並びに基板の余分なアンダーカットが
防止でき、併せてエツチング時における当該段差部の残
存片（膜残り）の剥離が防止できる。
又、半導体基板のスクライブライン領域上に、絶縁膜を
形成し、この絶縁膜上のスクライブライン中心より所定
部に、保護膜を形成した後、これら保護膜及び絶縁膜上
において、中間絶縁膜及び層間膜は順次エツチング形成
されるので、保護膜及び絶縁膜の存在により基板のアン
ダーカットが防止できると共に、上記中間膜の表面に、
層間膜を覆設するので、エツチングによる中間膜の膜減
りが防止でき、膜凍りの剥離が防止できる。従って、デ
バイスの信頼性の低下並びに不良が防止できる等の特有
の効果により上述の課題を解決し得る。
形成し、この絶縁膜上のスクライブライン中心より所定
部に、保護膜を形成した後、これら保護膜及び絶縁膜上
において、中間絶縁膜及び層間膜は順次エツチング形成
されるので、保護膜及び絶縁膜の存在により基板のアン
ダーカットが防止できると共に、上記中間膜の表面に、
層間膜を覆設するので、エツチングによる中間膜の膜減
りが防止でき、膜凍りの剥離が防止できる。従って、デ
バイスの信頼性の低下並びに不良が防止できる等の特有
の効果により上述の課題を解決し得る。
第１図及び第２図は本発明方法に係る一実施例を示すも
ので、第１図は第１の工程断面図、第２図は第２の工程
断面図、第３図及び第４図は従来例を示すもので、第３
図は工程断面図、第４図は半導体装置の要部断面図であ
る。 １）．２１・・・Ｓｉ基板、１２．２２・・・フィール
ド酸化膜、１３．２３・・・中間膜、１４．２４・・・
層間膜、１５．２５・・・パンシベーシシン膜、２８・
・・ポリシリコン膜。 Ｂ； −・二１ ゜、Ｉ八
ので、第１図は第１の工程断面図、第２図は第２の工程
断面図、第３図及び第４図は従来例を示すもので、第３
図は工程断面図、第４図は半導体装置の要部断面図であ
る。 １）．２１・・・Ｓｉ基板、１２．２２・・・フィール
ド酸化膜、１３．２３・・・中間膜、１４．２４・・・
層間膜、１５．２５・・・パンシベーシシン膜、２８・
・・ポリシリコン膜。 Ｂ； −・二１ ゜、Ｉ八
Claims (2)
- （１）半導体基板上の所定部に、スクライブライン中心
より所定距離離して絶縁膜を成長形成する工程と、 端面が該絶縁膜の端面と一致する中間膜を、上記絶縁膜
上に形成する工程と、 その後、上記絶縁膜及び中間膜の表面に、層間膜を覆設
形成する工程と、 しかる後、該層間絶縁膜上に、パッシベーション膜を積
層形成する工程とを含むことを特徴とする半導体装置の
製造方法。 - （２）半導体基板のスクライブライン領域全面に、絶縁
膜を成長形成する工程と、 該絶縁膜上のスクライブライン中心より所定部分に、保
護膜を形成する工程と、 該保護膜及び上記絶縁膜上に、中間膜を形成する工程と
、 その後、上記保護膜上の上記中間膜及び上記保護膜を順
次エッチング除去する工程と、 上記中間膜の表面に、層間膜を覆設形成する工程と、 該層間絶縁膜及び上記絶縁膜上に、パッシベーション膜
を積層形成する工程と、 しかる後、該パッシベーション膜及び上記絶縁膜のスク
ライブライン中心より所定部分をエッチング除去する工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63186737A JPH0237747A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63186737A JPH0237747A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0237747A true JPH0237747A (ja) | 1990-02-07 |
Family
ID=16193769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63186737A Pending JPH0237747A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0237747A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4220721A1 (de) * | 1991-06-27 | 1993-01-14 | Samsung Electronics Co Ltd | Halbleiterwafer |
| JPH06177240A (ja) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | 半導体装置 |
| EP0771028A2 (de) * | 1995-10-28 | 1997-05-02 | Philips Patentverwaltung GmbH | Halbleiterbauelement mit Passivierungsaufbau |
| JP2007005384A (ja) * | 2005-06-21 | 2007-01-11 | Sharp Corp | 半導体装置およびその製造方法、電子情報機器 |
| JP2009269019A (ja) * | 2009-04-01 | 2009-11-19 | Shinji Aoyagi | スキャナ付シュレッダ |
| WO2022067644A1 (en) * | 2020-09-30 | 2022-04-07 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
1988
- 1988-07-28 JP JP63186737A patent/JPH0237747A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4220721A1 (de) * | 1991-06-27 | 1993-01-14 | Samsung Electronics Co Ltd | Halbleiterwafer |
| JPH06204401A (ja) * | 1991-06-27 | 1994-07-22 | Samsung Electron Co Ltd | 半導体ウェーハ |
| JPH06177240A (ja) * | 1992-12-03 | 1994-06-24 | Seiko Epson Corp | 半導体装置 |
| EP0771028A2 (de) * | 1995-10-28 | 1997-05-02 | Philips Patentverwaltung GmbH | Halbleiterbauelement mit Passivierungsaufbau |
| EP0771028A3 (de) * | 1995-10-28 | 1998-06-24 | Philips Patentverwaltung GmbH | Halbleiterbauelement mit Passivierungsaufbau |
| US5798562A (en) * | 1995-10-28 | 1998-08-25 | U.S. Philips Corporation | Semiconductor device having an isolation layer and two passivation layers with edges that are not aligned with each other |
| JP2007005384A (ja) * | 2005-06-21 | 2007-01-11 | Sharp Corp | 半導体装置およびその製造方法、電子情報機器 |
| JP2009269019A (ja) * | 2009-04-01 | 2009-11-19 | Shinji Aoyagi | スキャナ付シュレッダ |
| WO2022067644A1 (en) * | 2020-09-30 | 2022-04-07 | Innoscience (Suzhou) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN114586175A (zh) * | 2020-09-30 | 2022-06-03 | 英诺赛科(苏州)科技有限公司 | 半导体器件以及制造半导体器件的方法 |
| CN114586175B (zh) * | 2020-09-30 | 2023-04-18 | 英诺赛科(苏州)科技有限公司 | 半导体器件以及制造半导体器件的方法 |
| US11862721B2 (en) | 2020-09-30 | 2024-01-02 | Innoscience (Suzhou) Technology Co., Ltd. | HEMT semiconductor device with a stepped sidewall |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63155671A (ja) | 半導体装置の製造方法 | |
| JPH02103939A (ja) | 半導体装置の製造方法 | |
| JPH01315163A (ja) | 半導体集積回路装置の製造方法 | |
| JPH053133B2 (ja) | ||
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JPS6281075A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH02110934A (ja) | コンタクト電極用窓の形成方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| KR100487476B1 (ko) | 반도체장치의제조방법및그에따라제조되는반도체장치 | |
| JPH02270324A (ja) | 半導体装置の製造方法 | |
| KR20010045387A (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| JPS61133647A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JPH09283554A (ja) | 半導体装置及びその製造方法 | |
| JPS6242435A (ja) | 電極形成方法 | |
| JPH0582511A (ja) | 半導体素子およびその製造方法 | |
| JPS6297354A (ja) | 半導体装置の製造方法 | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPS5826659B2 (ja) | 半導体装置の電極形成法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH03188634A (ja) | 半導体装置 | |
| JPH088341A (ja) | 半導体装置の製造方法 | |
| JPH0349212A (ja) | 半導体装置の露光パターン用位置合わせマークの形成方法 |