JPS6165447A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6165447A JPS6165447A JP18840284A JP18840284A JPS6165447A JP S6165447 A JPS6165447 A JP S6165447A JP 18840284 A JP18840284 A JP 18840284A JP 18840284 A JP18840284 A JP 18840284A JP S6165447 A JPS6165447 A JP S6165447A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- epitaxial
- epitaxial layer
- film
- selective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法、特に半導体基板表面
に絶＃ｌ膜で分離された活性領域を形成する方法に関す
る、 〔従来の技術〕 従来用いられているこの糧の方法を第３図に示す。すな
わち、第３図は選択的エピタキシャル成長技術によって
活性領域を形成する方法を示すもので、はじめにシリコ
シ基板１の主表面上にシリコン酸化膜等の絶縁膜２を形
成した後（第３図（Ａｌ）、写真蝕刻法によって所定の
領域にのみ当該絶縁膜２を残しく第３図＠）、その後絶
縁膜を除去した部分に絶縁膜とほぼ同等の厚みのエピタ
キシャル層３を形成し活性領域とする（第３図０）。
に絶＃ｌ膜で分離された活性領域を形成する方法に関す
る、 〔従来の技術〕 従来用いられているこの糧の方法を第３図に示す。すな
わち、第３図は選択的エピタキシャル成長技術によって
活性領域を形成する方法を示すもので、はじめにシリコ
シ基板１の主表面上にシリコン酸化膜等の絶縁膜２を形
成した後（第３図（Ａｌ）、写真蝕刻法によって所定の
領域にのみ当該絶縁膜２を残しく第３図＠）、その後絶
縁膜を除去した部分に絶縁膜とほぼ同等の厚みのエピタ
キシャル層３を形成し活性領域とする（第３図０）。
しかしながら、この選択的に形成されたエピタキシャル
層３では、結晶成長時において、図中ｘ印を付して示し
たように絶縁膜２との界面近傍に格子欠陥が導入されや
すく、エピタキシャル層３に半導体素子を形成した場合
釦、上記欠陥領域４忙沿って不純物原子が異常拡散した
り、リーク電流が多くなる等の不都合が生じる欠点があ
った。
層３では、結晶成長時において、図中ｘ印を付して示し
たように絶縁膜２との界面近傍に格子欠陥が導入されや
すく、エピタキシャル層３に半導体素子を形成した場合
釦、上記欠陥領域４忙沿って不純物原子が異常拡散した
り、リーク電流が多くなる等の不都合が生じる欠点があ
った。
この欠陥領域４ｉｉ、絶縁膜２とエピタキシャル層３と
の界面からエピタキシャル層内部に、０．５μｍ程度か
ら甚しい場合には２μｍ程度の距離にまで達することが
おった。
の界面からエピタキシャル層内部に、０．５μｍ程度か
ら甚しい場合には２μｍ程度の距離にまで達することが
おった。
この発明は、このような問題点を解決するため罠なされ
たもので、その目的は、選択絶縁膜形成後のエピタキシ
ャル成長によシながら、活性領域から欠陥領域を排除す
ることが可能な半導体装置の製造方法を提供することに
ある。
たもので、その目的は、選択絶縁膜形成後のエピタキシ
ャル成長によシながら、活性領域から欠陥領域を排除す
ることが可能な半導体装置の製造方法を提供することに
ある。
このような目的を達成するために、この発明は、所定の
領域に第１の絶縁膜を形成した後に形成したエピタキシ
ャル層に選択酸化法を適用し、第１の絶縁膜との界面近
傍の表面に第２の絶縁膜を形成するようにしたものであ
る。
領域に第１の絶縁膜を形成した後に形成したエピタキシ
ャル層に選択酸化法を適用し、第１の絶縁膜との界面近
傍の表面に第２の絶縁膜を形成するようにしたものであ
る。
エピタキシャル層形成の際に第１の絶縁膜との界面近傍
に生じた欠陥領域は、第２の絶縁膜で覆われてしまい、
欠陥のない活性領域を得ることができる。
に生じた欠陥領域は、第２の絶縁膜で覆われてしまい、
欠陥のない活性領域を得ることができる。
第１図は本発明の一実施例を示す工程断面図である。同
図において前述した従来例と全く同様に、シリコン酸化
膜からなる絶縁膜２を形成し、これを除去した部分のシ
リコン基板１表面に選択エピタキシャル成長法を適用し
てエピタキシャル層３を形成する（第１図（８）〜（Ｃ
） ）。その後、本実施例ではさらに、このエピタキシ
ャル層３に選択酸化法を適用し、絶縁膜２との界面近傍
表面に選択酸化膜５を形成する（第１図０）。この結果
、表面が選択酸化膜５によって覆われない部分のエピタ
キシャル層３が、活性領域として形成されるが、前述し
たように、欠陥領域４の幅１−ｔ２Ｉｌ！１１常０．５
μｍ程度以上あるため、選択酸化用のマスクパターンの
寸法を適自に調整して上記活性領域の端と埋め込まれた
絶縁膜２の端との距離りを少なくとも０．５μｍ以上と
することが望ましい。
図において前述した従来例と全く同様に、シリコン酸化
膜からなる絶縁膜２を形成し、これを除去した部分のシ
リコン基板１表面に選択エピタキシャル成長法を適用し
てエピタキシャル層３を形成する（第１図（８）〜（Ｃ
） ）。その後、本実施例ではさらに、このエピタキシ
ャル層３に選択酸化法を適用し、絶縁膜２との界面近傍
表面に選択酸化膜５を形成する（第１図０）。この結果
、表面が選択酸化膜５によって覆われない部分のエピタ
キシャル層３が、活性領域として形成されるが、前述し
たように、欠陥領域４の幅１−ｔ２Ｉｌ！１１常０．５
μｍ程度以上あるため、選択酸化用のマスクパターンの
寸法を適自に調整して上記活性領域の端と埋め込まれた
絶縁膜２の端との距離りを少なくとも０．５μｍ以上と
することが望ましい。
これによシ、活性領域に欠陥領域がかからないようにす
ることができ、不純物原子の異常拡散がなくなり、リー
ク電流も低減できた。
ることができ、不純物原子の異常拡散がなくなり、リー
ク電流も低減できた。
次に、他の実施例を第２図に基いて説明する。
はじめに、シリコン基板１表面に形成したシリコン酸化
膜からなる絶縁膜２を選択的に除去する工程までは先の
実施例と全く同様である（第２図囚、＠）。異なるのは
、次に絶縁膜２の膜厚以上如エピタキシャル層３Ａを形
成し、絶縁膜２をエピタキシャル層３Ａで埋め込むとこ
ろである。この場合、絶縁に２の側面との界面近傍に欠
陥領域４が形成される他、絶縁膜２の上面との界面近傍
にも欠陥領域４Ａが形成でれる（第２図０）。
膜からなる絶縁膜２を選択的に除去する工程までは先の
実施例と全く同様である（第２図囚、＠）。異なるのは
、次に絶縁膜２の膜厚以上如エピタキシャル層３Ａを形
成し、絶縁膜２をエピタキシャル層３Ａで埋め込むとこ
ろである。この場合、絶縁に２の側面との界面近傍に欠
陥領域４が形成される他、絶縁膜２の上面との界面近傍
にも欠陥領域４Ａが形成でれる（第２図０）。
次いで、選択酸化法によって埋め込まれた絶縁膜２上部
のエピタキシャル層３Ａｔｌ−酸化し、選択酸化Ｍ５Ａ
を形成する（第２図０）。この場合も、酸化＆５Ａによ
って覆われない活性領域となる部分のエピタキシャル層
３Ａの端と埋め込まれた絶縁膜２の端との距離りは０．
５μｍ以上とすることが望ましく、これＫよって不純物
原子の異常拡散がなくなり、リーク電流も少なくなった
。
のエピタキシャル層３Ａｔｌ−酸化し、選択酸化Ｍ５Ａ
を形成する（第２図０）。この場合も、酸化＆５Ａによ
って覆われない活性領域となる部分のエピタキシャル層
３Ａの端と埋め込まれた絶縁膜２の端との距離りは０．
５μｍ以上とすることが望ましく、これＫよって不純物
原子の異常拡散がなくなり、リーク電流も少なくなった
。
このような本発明による方法は、シリコン基板を用いた
各種の半導体装置を形成する際に１前提となる活性領域
の形成技術として共通に使用することができる。なお、
基板およびエピタキシャル層の導電形については特に触
れなかったが、これは、本発明がこれらの導電形には一
切無関係に適用できるためで、両者の導電形はＰ形でも
Ｎ形でも、相互に同一でも異なっていてもよい。また、
第１の絶縁膜２はシリコン酸化膜に限らずシリコン窒化
換等他の絶縁膜でもよいことはｇうまでもない。
各種の半導体装置を形成する際に１前提となる活性領域
の形成技術として共通に使用することができる。なお、
基板およびエピタキシャル層の導電形については特に触
れなかったが、これは、本発明がこれらの導電形には一
切無関係に適用できるためで、両者の導電形はＰ形でも
Ｎ形でも、相互に同一でも異なっていてもよい。また、
第１の絶縁膜２はシリコン酸化膜に限らずシリコン窒化
換等他の絶縁膜でもよいことはｇうまでもない。
〔発明の効果〕
以上説明したように、この発明によれば、所定の領域に
第１の絶縁膜を形成した後に形成したエピタキシャル）
偕に選択酸化法を適用して譜１の絶縁膜との界面近傍表
面に第２の絶縁膜を形成することによシ、第２の絶縁膜
によって根ねれない部分のエピタキシャル層を、欠陥の
ない活性領域として得ることができる。
第１の絶縁膜を形成した後に形成したエピタキシャル）
偕に選択酸化法を適用して譜１の絶縁膜との界面近傍表
面に第２の絶縁膜を形成することによシ、第２の絶縁膜
によって根ねれない部分のエピタキシャル層を、欠陥の
ない活性領域として得ることができる。
第１図は本発明の一実施例を示す工程断面図、第２図は
本発明の他の実症例を示す工程断面図、第３図は従来の
半導体装置の製造方法を示す工程断面図である。 １・・・・シリコン基板、２・・φ・絶縁膜（第１の絶
縁膜）、３，３Ａ・・１１−エピタキシャル層、４，４
Ａ・・・・欠陥領域、５．５Ａ・・・・選択酸化膜（第
２の絶縁膜）。
本発明の他の実症例を示す工程断面図、第３図は従来の
半導体装置の製造方法を示す工程断面図である。 １・・・・シリコン基板、２・・φ・絶縁膜（第１の絶
縁膜）、３，３Ａ・・１１−エピタキシャル層、４，４
Ａ・・・・欠陥領域、５．５Ａ・・・・選択酸化膜（第
２の絶縁膜）。
Claims (2)
- （１）半導体基板上の所定の領域に第１の絶縁膜を形成
する工程と、この半導体基板上にエピタキシャル成長法
を用いて半導体層を形成する工程と、形成したエピタキ
シャル半導体層に選択酸化法を適用することにより第１
の絶縁膜との界面近傍表面に第２の絶縁膜を形成しこの
第２の絶縁膜で覆われない部分のエピタキシャル半導体
層を活性領域とする工程とを含むことを特徴とする半導
体装置の製造方法。 - （２）活性領域が第１の絶縁膜とエピタキシャル半導体
層との界面から０．５μｍ以上離れるように第２の絶縁
膜を形成することを特徴とする特許請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18840284A JPS6165447A (ja) | 1984-09-07 | 1984-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18840284A JPS6165447A (ja) | 1984-09-07 | 1984-09-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6165447A true JPS6165447A (ja) | 1986-04-04 |
| JPH0522387B2 JPH0522387B2 (ja) | 1993-03-29 |
Family
ID=16223013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18840284A Granted JPS6165447A (ja) | 1984-09-07 | 1984-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6165447A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137244A (ja) * | 1988-11-17 | 1990-05-25 | Nec Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5179590A (ja) * | 1975-01-06 | 1976-07-10 | Hitachi Ltd | Handotaisochinoseizohoho |
| JPS56158446A (en) * | 1980-05-12 | 1981-12-07 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit |
-
1984
- 1984-09-07 JP JP18840284A patent/JPS6165447A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5179590A (ja) * | 1975-01-06 | 1976-07-10 | Hitachi Ltd | Handotaisochinoseizohoho |
| JPS56158446A (en) * | 1980-05-12 | 1981-12-07 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137244A (ja) * | 1988-11-17 | 1990-05-25 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522387B2 (ja) | 1993-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPH06342911A (ja) | 半導体装置の製造方法 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| JPS6042855A (ja) | 半導体装置 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JP2568854B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04112532A (ja) | 半導体集積回路の製造方法 | |
| JPH0258778B2 (ja) | ||
| JPS6159675B2 (ja) | ||
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| JPS59177940A (ja) | 素子分離領域の製造方法 | |
| JPH0158659B2 (ja) | ||
| JPH0715882B2 (ja) | 埋込み層を有する半導体基板の製作方法 | |
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPH05211230A (ja) | 半導体装置の製造方法 | |
| JPS63288044A (ja) | 半導体装置 | |
| JPH0228936A (ja) | 半導体装置の製造方法 | |
| JPH01274448A (ja) | 素子分離領域の形成方法 | |
| JPS58170012A (ja) | 半導体装置の製造方法 | |
| JPH01196811A (ja) | 絶縁膜上への単結晶シリコン膜の形成方法 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JPS6297354A (ja) | 半導体装置の製造方法 | |
| JPH0287547A (ja) | 絶縁層分離基板の製造方法 | |
| JPS60120573A (ja) | 集積回路装置の製造方法 |