JPH0715882B2 - 埋込み層を有する半導体基板の製作方法 - Google Patents

埋込み層を有する半導体基板の製作方法

Info

Publication number
JPH0715882B2
JPH0715882B2 JP59013391A JP1339184A JPH0715882B2 JP H0715882 B2 JPH0715882 B2 JP H0715882B2 JP 59013391 A JP59013391 A JP 59013391A JP 1339184 A JP1339184 A JP 1339184A JP H0715882 B2 JPH0715882 B2 JP H0715882B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
impurity concentration
type
high impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59013391A
Other languages
English (en)
Other versions
JPS60160115A (ja
Inventor
義信 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP59013391A priority Critical patent/JPH0715882B2/ja
Publication of JPS60160115A publication Critical patent/JPS60160115A/ja
Publication of JPH0715882B2 publication Critical patent/JPH0715882B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

【発明の詳細な説明】 本発明は高濃度不純物層を備える半導体基板への気相成
長、特にエピタキシャル成長法の改良に関するもので、
その目的とするところは半導体基板の高不純物濃度領域
面等を被膜のうえエピタキシャル成長させることによっ
てオートドーピングを抑制し、かつ半導体基板表面の周
縁部分の被膜上の突起状成長層を除去するようにした製
作方法を提供することにある。
以下、本発明を図面に基づいて詳細説明する。
第１図は従来の半導体基板のエピタキシャル成長法を示
すものであり、（ａ）はエピタキシャル成長前の状態
を，（ｂ）はエピタキシャル成長後の状態をそれぞれ示
している。
ここに、１はｎ形基板、２はｎ形基板１の裏面側に配さ
れたＰ形高不純物濃度層、３はｎ形基板１の表面側に設
けられたＰ形高不純物濃度層としての埋込み層、４はｎ
形基板１の側面側に配されたＰ形高不純物濃度層、５は
ｎ形基板１と同一質体であるシリコン，シリコン酸化
物，シリコン窒化物等の被膜体、6,7はエピタキシャル
成長による成長層である。なお、ここでは一導電形およ
びその反対導電形として、ｎ形およびｐ形の例で示す。
かように従来の半導体基板への気相成長によるものとす
れば、半導体にシリコンを用いてｎ形不純物をドーピン
グしたエピタキシャル成長を実施した場合、図示の如く
成長層６はｎ形であるとしても抵抗率の面内ばらつきが
大きなものとなり、さらには成長層７はＰ形化するとと
もに厚みD1のように成長することによって埋込み層３上
まで成長するため、デバイス製作に適さない欠陥をもつ
ものとなっていた。しかして、その欠陥を生じる要因は
半導体基板の裏面，側面のＰ形高不純物濃度層2,4の露
出部を供給源とする不純物が成長層６へ取り込まれる、
いわゆるオートドーピングによって発生するものと考え
られることにある。そして、このようなオートドーピン
グの防止方法としては不要な高不純物濃度層を除去した
のちにエピタキシャル成長するのが有効とされている。
しかしながら、例示の如きＰ形高不純物濃度層２を必要
とする場合ないしＰ形高不純物濃度層４が不要であって
もその除去が面倒な場合が数多く発生する。かかる場合
には基板側面にも被膜を付けてオートドーピングを抑制
する方法によれば極めて有効である。
つぎに、本発明を本発明が適用された一実施例を示す第
２図を参照して説明する。
第２図においては、（ａ）はエピタキシャル成長前の状
態を示し、（ｂ）はエピタキシャル成長後の状態を示
し、（ｃ）は（ｂ）をさらに加工した状態を示す。図
中、第１図と同符号のものは同じ機能を有する部分を示
す。
すなわち、第２図（ａ）に示したものは、第１図（ａ）
に対して半導体基板の側面したがってＰ形高不純物濃度
層2,4の露出部と半導体基板の表面したがってＰ形高不
純物濃度層２の上面、いわゆる高不純物濃度領域面に被
膜体８を付けた点が相違する。ここに、被膜体８は被膜
体５と同じ物質であればよく、厚みD2は半導体基板の表
面の周縁部分を被覆するものとして一般に0.5mm程度あ
ればよいものとなる。
かくの如き第２図（ａ）に示すものをエピタキシャル成
長することによって第２図（ｂ）に示すものが得られ
る。ここに、６′は成長層６と同様に成長された成長層
であり、９は被膜体８上への成長層である。そして、第
２図（ｂ）においては被膜体８が配されてエピタキシャ
ル成長させられたことより、成長層６′が本来のｎ形と
して前述の高不純物濃度領域面を有しない場合と同様な
面内ばらつき、例えば（５Ωcm±10％）程度に改善され
たものが得られる。しかし、かような製作方法によれば
例示の如き突起成長層Ｍが発生し易い。これは、被膜体
８の表面側の周縁部分の端部に成長層９の他の部分の厚
みよりも高く形成される領域であり、通常の厚み20μｍ
に対して高さＨは30μｍ程度に成長されるものとなる。
そして、かかる突起成長層Ｍは以後の製造工程における
ホトエッチング時などに支障をきたすものである。つま
り、ホトエッチング工程においてはホトマスクと突起成
長層Ｍとが接触されてホトマスクの損傷等の問題が生じ
る。
さらには、第２図（ｃ）に示すものは、第２図（ｂ）に
示したものの突起成長層Ｍを除去するための選択エッチ
ング法が採られ、第２図（ｂ）に示された成長層９が取
り除かれてなるものである。
なお、かようにしてなるエピタキシャル成長法は従来技
術で実施し得ることは勿論である。
以上説明したように本発明によれば、半導体基板の高濃
度不純物層の露出部からの成長層へのオートドーピング
を抑制し、かつエピタキシャル成長層への抵抗率の均一
化が得られる格別な装置を実現可能な製作方法を提供で
きる。
【図面の簡単な説明】
第１図は従来の半導体基板のエピタキシャル成長法を示
す説明図、第２図は本発明が適用された一実施例を示す
説明図である。 １……ｎ形基板、2,4……Ｐ形高不純物濃度層、３……
埋込み層、5,8……被膜体、6,6′,7,9……成長層、Ｍ…
…突起成長層。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】一導電形の半導体基板の主表面に一または
    反対導電形の高不純物濃度の埋込み層をもち、かつ側面
    に一または反対導電形の高不純物濃度領域をもち、該主
    表面の周縁部分および側面をその半導体基板と同一質体
    もしくはシリコン酸化物で被膜した状態にて主表面に半
    導体層を気相成長させたのちに、前記被膜上の突起層を
    含む成長層を除去するようにしたことを特徴とする埋込
    み層を有する半導体基板の製作方法。
JP59013391A 1984-01-30 1984-01-30 埋込み層を有する半導体基板の製作方法 Expired - Lifetime JPH0715882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59013391A JPH0715882B2 (ja) 1984-01-30 1984-01-30 埋込み層を有する半導体基板の製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59013391A JPH0715882B2 (ja) 1984-01-30 1984-01-30 埋込み層を有する半導体基板の製作方法

Publications (2)

Publication Number Publication Date
JPS60160115A JPS60160115A (ja) 1985-08-21
JPH0715882B2 true JPH0715882B2 (ja) 1995-02-22

Family

ID=11831804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59013391A Expired - Lifetime JPH0715882B2 (ja) 1984-01-30 1984-01-30 埋込み層を有する半導体基板の製作方法

Country Status (1)

Country Link
JP (1) JPH0715882B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH082397B2 (ja) * 1991-09-19 1996-01-17 三洋電機株式会社 衣類乾燥機
JPH0767517B2 (ja) * 1991-09-19 1995-07-26 三洋電機株式会社 衣類乾燥機

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5227356A (en) * 1975-08-27 1977-03-01 Nec Corp Manufacturing process of silicon epitaxial wafer

Also Published As

Publication number Publication date
JPS60160115A (ja) 1985-08-21

Similar Documents

Publication Publication Date Title
US5413679A (en) Method of producing a silicon membrane using a silicon alloy etch stop layer
EP0558100B1 (en) Bipolar transistor
JPS6016420A (ja) 選択的エピタキシヤル成長方法
JP3197803B2 (ja) 転位欠陥の少ない半導体製造方法
JPH0715882B2 (ja) 埋込み層を有する半導体基板の製作方法
US4775644A (en) Zero bird-beak oxide isolation scheme for integrated circuits
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
JPH0567546A (ja) 半導体基板及びその製造方法
JP2000021778A (ja) エピタキシャル成長方法
JPS5931865B2 (ja) 半導体装置
JPS6165447A (ja) 半導体装置の製造方法
JPH02119123A (ja) 半導体装置の製造方法
JPH079930B2 (ja) 半導体装置の製造方法
US6482659B2 (en) Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers
JPH04188720A (ja) 気相成長用サセプタのエッチング方法
KR0157888B1 (ko) 반도체 장치의 소자분리방법
JP2943006B2 (ja) 半導体基板の製造方法
JPH0287547A (ja) 絶縁層分離基板の製造方法
JPH0158659B2 (ja)
JPS582040A (ja) 半導体装置の製造方法
JPS61285754A (ja) 半導体装置の製造方法
JPH0695499B2 (ja) 半導体装置の製造方法
JPH0258848A (ja) 半導体装置の製造方法
JPS5931020A (ja) 選択的エピタキシヤル成長方法
JPS6095936A (ja) 半導体基体の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term