JPH0695499B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0695499B2 JPH0695499B2 JP60148328A JP14832885A JPH0695499B2 JP H0695499 B2 JPH0695499 B2 JP H0695499B2 JP 60148328 A JP60148328 A JP 60148328A JP 14832885 A JP14832885 A JP 14832885A JP H0695499 B2 JPH0695499 B2 JP H0695499B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal oxide
- back surface
- film
- oxide film
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は半導体装置の製造方法に係わり、特に、半導体
基板の主面に不純物を導入する際、該主面の裏面を不純
物から保護する為の保護膜の形成方法に関する。
基板の主面に不純物を導入する際、該主面の裏面を不純
物から保護する為の保護膜の形成方法に関する。
＜従来の技術＞ 第２図は従来の半導体装置の製造方法を示す工程図であ
り、まず、単結晶シリコンの基板１を熱酸化して、基板
１の主面２とその裏面３との二酸化シリコン膜4,5を成
長させる（第２図（ａ））。続いて、二酸化シリコン膜
４上にホトレジスト膜６を塗布し、（第２図（ｂ））、
この後、リソグラフィ工程によりホトレジスト膜６をパ
ターン形成する（第２図（ｃ））。この後、基板１は裏
返され、二酸化シリコン膜５上にホトレジスト膜７が全
面に塗布された後、ベーキングを経て硬化させられる
（第２図（ｄ））。こうして裏面３の保護がなされる
と、すでにパターン形成されているホトレジスト膜６を
マスクとして、二酸化シリコン膜４をエッチングし（第
２図（ｅ））、ホトレジスト膜６が除去された後、拡散
工程により露出された主面２からＰ型の不純物、例えば
ボロンを導入する（第２図（ｆ））。こうして、拡散領
域８が形成されると、二酸化シリコン膜４の膜厚が増加
させられ、拡散領域８も二酸化シリコンで被われる（第
２図（ｇ））。この後、ホトレジスト膜７が二酸化シリ
コン膜５と共に除去され、二酸化シリコン膜４と露出さ
れた裏面３とにＮ型の不純物、例えばリンが導入され、
パッシベーションがなされると共に、裏面３はオーミッ
クコンタクトに備え、不純物濃度が高められる。
り、まず、単結晶シリコンの基板１を熱酸化して、基板
１の主面２とその裏面３との二酸化シリコン膜4,5を成
長させる（第２図（ａ））。続いて、二酸化シリコン膜
４上にホトレジスト膜６を塗布し、（第２図（ｂ））、
この後、リソグラフィ工程によりホトレジスト膜６をパ
ターン形成する（第２図（ｃ））。この後、基板１は裏
返され、二酸化シリコン膜５上にホトレジスト膜７が全
面に塗布された後、ベーキングを経て硬化させられる
（第２図（ｄ））。こうして裏面３の保護がなされる
と、すでにパターン形成されているホトレジスト膜６を
マスクとして、二酸化シリコン膜４をエッチングし（第
２図（ｅ））、ホトレジスト膜６が除去された後、拡散
工程により露出された主面２からＰ型の不純物、例えば
ボロンを導入する（第２図（ｆ））。こうして、拡散領
域８が形成されると、二酸化シリコン膜４の膜厚が増加
させられ、拡散領域８も二酸化シリコンで被われる（第
２図（ｇ））。この後、ホトレジスト膜７が二酸化シリ
コン膜５と共に除去され、二酸化シリコン膜４と露出さ
れた裏面３とにＮ型の不純物、例えばリンが導入され、
パッシベーションがなされると共に、裏面３はオーミッ
クコンタクトに備え、不純物濃度が高められる。
＜発明が解決しようとする問題点＞ しかしながら、従来の製造方法は、二酸化シリコン膜４
をエッチングする前に、二酸化シリコン膜５をホトレジ
スト膜７で被わなければ二酸化シリコン膜４をエッチン
グする間に二酸化シリコン膜５もエッチングされてしま
い、裏面３が露出して、拡散領域８の形成工程中に裏面
３にもＰ型の不純物が導入され、オーミックコンタクト
が形成できなくなる恐れがあることから、ホトレジスト
膜７の塗布工程が必ず必要であり、そのため、基板１を
裏返して二酸化シリコン膜５上にホトレジスト膜７を塗
布する間に、傷や汚が付着しやすく、これらが原因とな
って、半導体装置の歩留りの低下、更には、信頼性の低
下が生じるという問題点があった。
をエッチングする前に、二酸化シリコン膜５をホトレジ
スト膜７で被わなければ二酸化シリコン膜４をエッチン
グする間に二酸化シリコン膜５もエッチングされてしま
い、裏面３が露出して、拡散領域８の形成工程中に裏面
３にもＰ型の不純物が導入され、オーミックコンタクト
が形成できなくなる恐れがあることから、ホトレジスト
膜７の塗布工程が必ず必要であり、そのため、基板１を
裏返して二酸化シリコン膜５上にホトレジスト膜７を塗
布する間に、傷や汚が付着しやすく、これらが原因とな
って、半導体装置の歩留りの低下、更には、信頼性の低
下が生じるという問題点があった。
また、両面にホトレジスト膜を塗布すると、基板１をシ
リコンゴムベルト上に載せて搬送し、スプレーによるホ
トレジストの塗布をしようとすると、ホトレジストがベ
ルトに付着するので、かかる連続的塗布方法による大量
処理ができないという問題点があった。
リコンゴムベルト上に載せて搬送し、スプレーによるホ
トレジストの塗布をしようとすると、ホトレジストがベ
ルトに付着するので、かかる連続的塗布方法による大量
処理ができないという問題点があった。
＜問題点を解決するための手段＞ 本発明は上記問題点に鑑み、半導体基板の主面と該主面
の裏面とに熱酸化膜を成長させる工程と、前記半導体基
板の裏面に成長した熱酸化膜上に該熱酸化膜と共に同一
エッチング工程で除去可能な保護膜をCVD法により被着
する工程と、前記半導体基板の主面上に成長した熱酸化
膜を選択的に除去して半導体基板の主面の一部を露出さ
せると共に裏面に熱酸化膜を残す工程と、露出した半導
体基板の主面から第１導電型の不純物を導入する工程
と、裏面の熱酸化膜の少なくとも一部を除去する工程
と、露出した裏面から第２導電型の不純物を導入する工
程とを備えるようにしたことを要旨とする。
の裏面とに熱酸化膜を成長させる工程と、前記半導体基
板の裏面に成長した熱酸化膜上に該熱酸化膜と共に同一
エッチング工程で除去可能な保護膜をCVD法により被着
する工程と、前記半導体基板の主面上に成長した熱酸化
膜を選択的に除去して半導体基板の主面の一部を露出さ
せると共に裏面に熱酸化膜を残す工程と、露出した半導
体基板の主面から第１導電型の不純物を導入する工程
と、裏面の熱酸化膜の少なくとも一部を除去する工程
と、露出した裏面から第２導電型の不純物を導入する工
程とを備えるようにしたことを要旨とする。
＜実施例＞ 第１図（ａ）乃至（ｇ）は、本発明の一実施例を表わす
工程図であり、まず、半導体基板11は熱酸化されて、そ
の主面12と該主面12の裏面13とには厚さ約1.6μｍの熱
酸化膜14,15が成長する（第１図（ａ））。続いて、熱
酸化膜15上には、CVD法により、二酸化シリコン膜16が
約8000Åの厚さに被着され（第１図（ｂ））、その後、
熱酸化膜14上にホトレジスト膜17がスプレー塗布される
（第１図（ｃ））。このホトレジスト膜17は、リソグラ
フィ工程によりパターン形成され（第１図（ｄ））、熱
酸化膜14はパターン形成されたホトレジスト膜17をマス
クとして、ふっ酸によりエッチングされる。一般に、二
酸化シリコン膜16のエッチング速度は熱酸化膜14,15の
エッチング速度の約２倍なので、熱酸化膜14が全てエッ
チング除去されても、裏面13には、約4000Åの熱酸化膜
15が残っている。その結果、半導体基板１の主面12が一
部露出され（第１図（ｅ））、ホトレジスト17の除去
後、Ｐ型の不純物、例えばボロンが導入されて拡散領域
18が形成される（第１図（ｆ））。この後、拡散領域18
を二酸化シリコン膜で被い、裏面13を露出させ、Ｎ型の
不純物、例えばリンを導入する（第１図（ｇ））。その
結果、パッシベーションがなされると共に、裏面13の不
純物濃度が増加し、オーミックコンタクトに適した裏面
13が得られる。
工程図であり、まず、半導体基板11は熱酸化されて、そ
の主面12と該主面12の裏面13とには厚さ約1.6μｍの熱
酸化膜14,15が成長する（第１図（ａ））。続いて、熱
酸化膜15上には、CVD法により、二酸化シリコン膜16が
約8000Åの厚さに被着され（第１図（ｂ））、その後、
熱酸化膜14上にホトレジスト膜17がスプレー塗布される
（第１図（ｃ））。このホトレジスト膜17は、リソグラ
フィ工程によりパターン形成され（第１図（ｄ））、熱
酸化膜14はパターン形成されたホトレジスト膜17をマス
クとして、ふっ酸によりエッチングされる。一般に、二
酸化シリコン膜16のエッチング速度は熱酸化膜14,15の
エッチング速度の約２倍なので、熱酸化膜14が全てエッ
チング除去されても、裏面13には、約4000Åの熱酸化膜
15が残っている。その結果、半導体基板１の主面12が一
部露出され（第１図（ｅ））、ホトレジスト17の除去
後、Ｐ型の不純物、例えばボロンが導入されて拡散領域
18が形成される（第１図（ｆ））。この後、拡散領域18
を二酸化シリコン膜で被い、裏面13を露出させ、Ｎ型の
不純物、例えばリンを導入する（第１図（ｇ））。その
結果、パッシベーションがなされると共に、裏面13の不
純物濃度が増加し、オーミックコンタクトに適した裏面
13が得られる。
なお、一実施例では、保護膜としてCVD法による二酸化
シリコン膜を使用したが、保護膜は、熱酸化膜と同一の
エッチング工程で除去できればよく、イオンミリングに
よるエッチングを使用すれば保護膜の材質は広く選定す
ることができる。
シリコン膜を使用したが、保護膜は、熱酸化膜と同一の
エッチング工程で除去できればよく、イオンミリングに
よるエッチングを使用すれば保護膜の材質は広く選定す
ることができる。
また、裏面13上の熱酸化膜15を全面的に除去する必要は
なく、これをパターン形成し、パターン形成された熱酸
化膜15をマスクとして不純物の導入をし、例えばサイリ
スタを形成することもできる。
なく、これをパターン形成し、パターン形成された熱酸
化膜15をマスクとして不純物の導入をし、例えばサイリ
スタを形成することもできる。
＜効果＞ 以上、説明してきたように、本発明によれば、裏面上の
熱酸化膜を同一エッチング工程で除去可能な保護膜で被
ったので、裏面をホトレジスト膜で被う工程が不要にな
り、ホトレジストの塗布に伴う、傷や汚を防止すること
ができ、歩留りと信頼性の向上を図れるという効果が得
られる。
熱酸化膜を同一エッチング工程で除去可能な保護膜で被
ったので、裏面をホトレジスト膜で被う工程が不要にな
り、ホトレジストの塗布に伴う、傷や汚を防止すること
ができ、歩留りと信頼性の向上を図れるという効果が得
られる。
さらに、ホトレジストは主面上の熱酸化膜にのみ塗布さ
れるので、半導体基板をコンベアで搬送しつつホトレジ
ストをスプレー塗布することができ、ホトレジストの塗
布工程の処理量を増加できるという効果も得られる。
れるので、半導体基板をコンベアで搬送しつつホトレジ
ストをスプレー塗布することができ、ホトレジストの塗
布工程の処理量を増加できるという効果も得られる。
本発明にあっては、半導体基板の裏面のみにCVD法によ
り保護膜を形成することにより、裏面の保護膜の厚さを
主面の保護膜の厚さよりも厚くしている。よって、半導
体基板の主面の熱酸化膜を一旦除去した後に、熱酸化法
により主面および裏面に保護膜を形成することにより裏
面の保護膜の厚さを主面よりも厚くするのに比べて、主
面の熱酸化膜を除去するという工程を不要とすることが
できる。
り保護膜を形成することにより、裏面の保護膜の厚さを
主面の保護膜の厚さよりも厚くしている。よって、半導
体基板の主面の熱酸化膜を一旦除去した後に、熱酸化法
により主面および裏面に保護膜を形成することにより裏
面の保護膜の厚さを主面よりも厚くするのに比べて、主
面の熱酸化膜を除去するという工程を不要とすることが
できる。
第１図（ａ）乃至（ｇ）は本発明の一実施例を表わす工
程図、第２図（ａ）乃至（ｈ）は従来例を表わす工程図
である。 11……半導体基板 12……主面 13……裏面 14,15……熱酸化膜 16……保護膜
程図、第２図（ａ）乃至（ｈ）は従来例を表わす工程図
である。 11……半導体基板 12……主面 13……裏面 14,15……熱酸化膜 16……保護膜
Claims (1)
- 【請求項１】半導体基板の主面と該主面の裏面とに熱酸
化膜を成長させる工程と、 前記半導体基板の裏面に成長した熱酸化膜上に該熱酸化
膜と共に同一エッチング工程で除去可能な保護膜をCVD
法により被着する工程と、 前記半導体基板の主面上に成長した熱酸化膜を選択的に
除去して半導体基板の主面の一部を露出させると共に裏
面に熱酸化膜を残す工程と、 露出した半導体基板の主面から第１導電型の不純物を導
入する工程と、 裏面の熱酸化膜の少なくとも一部を除去する工程と、 露出した裏面から第２導電型の不純物を導入する工程
と、から成る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60148328A JPH0695499B2 (ja) | 1985-07-08 | 1985-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60148328A JPH0695499B2 (ja) | 1985-07-08 | 1985-07-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS629624A JPS629624A (ja) | 1987-01-17 |
| JPH0695499B2 true JPH0695499B2 (ja) | 1994-11-24 |
Family
ID=15450318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60148328A Expired - Fee Related JPH0695499B2 (ja) | 1985-07-08 | 1985-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695499B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114038754B (zh) * | 2021-10-25 | 2024-04-30 | 上海华力集成电路制造有限公司 | 一种改善FinFET晶背工艺的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114169A (ja) * | 1974-02-15 | 1975-09-06 | ||
| JPS566469A (en) * | 1979-06-28 | 1981-01-23 | Toshiba Corp | Manufacture of semiconductor device |
-
1985
- 1985-07-08 JP JP60148328A patent/JPH0695499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS629624A (ja) | 1987-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3717514A (en) | Single crystal silicon contact for integrated circuits and method for making same | |
| US3746587A (en) | Method of making semiconductor diodes | |
| JPH0695499B2 (ja) | 半導体装置の製造方法 | |
| JPS6467910A (en) | Manufacture of semiconductor device | |
| US3801383A (en) | Method for alignment of diffusion masks for semiconductors | |
| JP2553666B2 (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH049371B2 (ja) | ||
| JPH0122731B2 (ja) | ||
| JPS6362326A (ja) | 半導体装置の製造方法 | |
| JPS63152125A (ja) | ＳｉＣ単結晶のエツチング方法 | |
| JPH03227023A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPS5712588A (en) | Manufacture of buried type heterojunction laser element | |
| JPS628939B2 (ja) | ||
| JPH0715882B2 (ja) | 埋込み層を有する半導体基板の製作方法 | |
| JPS58170012A (ja) | 半導体装置の製造方法 | |
| JPS6115589B2 (ja) | ||
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS633434A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS6028383B2 (ja) | 半導体基板内への選択的不純物拡散法 | |
| JPS61242080A (ja) | 半導体装置の製造方法 | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPS61170024A (ja) | 半導体装置の製造方法 | |
| JPS5823480A (ja) | シリコンゲ−トの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |