JPH0567546A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH0567546A JPH0567546A JP22681691A JP22681691A JPH0567546A JP H0567546 A JPH0567546 A JP H0567546A JP 22681691 A JP22681691 A JP 22681691A JP 22681691 A JP22681691 A JP 22681691A JP H0567546 A JPH0567546 A JP H0567546A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- protective film
- epitaxial layer
- semiconductor substrate
- crown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 クラウンの発生にもかかわらず、半導体装置
の製造工程のホトリソグラフィ工程における精密なパタ
ーニングを可能とする。 【構成】 基板１の周縁に面取部を有し、表面にエピタ
キシャル層３を形成し、その他の面を保護膜２で被覆し
た半導体基板において、基板表面と面取部との境界をな
だらかな曲率のものとすると共に、エピタキシャル層と
保護膜とが接する境界線に発生するクラウン６の上端
が、エピタキシャル層表面と同一高さか、より低くなる
ように、該境界線を基板表面より離れた位置に配置させ
る。 【効果】 裏面被覆基板上にエピタキシャル層を形成す
るときに発生するクラウン上端を、基板表面と同じか、
より低い高さに制御できるので、ホトリソグラフィ工程
での解像不良がなくなり、製造上の歩留まりが向上す
る。
の製造工程のホトリソグラフィ工程における精密なパタ
ーニングを可能とする。 【構成】 基板１の周縁に面取部を有し、表面にエピタ
キシャル層３を形成し、その他の面を保護膜２で被覆し
た半導体基板において、基板表面と面取部との境界をな
だらかな曲率のものとすると共に、エピタキシャル層と
保護膜とが接する境界線に発生するクラウン６の上端
が、エピタキシャル層表面と同一高さか、より低くなる
ように、該境界線を基板表面より離れた位置に配置させ
る。 【効果】 裏面被覆基板上にエピタキシャル層を形成す
るときに発生するクラウン上端を、基板表面と同じか、
より低い高さに制御できるので、ホトリソグラフィ工程
での解像不良がなくなり、製造上の歩留まりが向上す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板及びその製
造方法に適用して有効な技術に関するものである。
造方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】高耐圧用ＭＯＳＦＥＴは、１０18cm~3以
上の高い不純物濃度のシリコン基板上に低濃度エピタキ
シャル層を形成したウェーハを用いている。この高耐圧
ＭＯＳＦＥＴは、ＣＭＯＳＩＣ等の微細トランジスタを
集積化した集積回路装置に比べて、高い電圧を使用す
る。このため、高耐圧用ＭＯＳＦＥＴは、ゲート絶縁膜
の絶縁耐圧を十分に確保することが、製造上の歩留まり
を高める重要な技術課題である。
上の高い不純物濃度のシリコン基板上に低濃度エピタキ
シャル層を形成したウェーハを用いている。この高耐圧
ＭＯＳＦＥＴは、ＣＭＯＳＩＣ等の微細トランジスタを
集積化した集積回路装置に比べて、高い電圧を使用す
る。このため、高耐圧用ＭＯＳＦＥＴは、ゲート絶縁膜
の絶縁耐圧を十分に確保することが、製造上の歩留まり
を高める重要な技術課題である。
【０００３】前記ゲート絶縁膜は、その膜厚の劣化が重
金属汚染物質（Ｆｅ，Ｎａ等）によるところが大きく、
この重金属物質の除去がゲート絶縁膜の絶縁耐圧を高め
る重要な技術となる。この種の技術としてエクストリン
クゲッタリング法（特開昭６４−５３５５２号、特開平
１−２４６８２２号）が報告されている。
金属汚染物質（Ｆｅ，Ｎａ等）によるところが大きく、
この重金属物質の除去がゲート絶縁膜の絶縁耐圧を高め
る重要な技術となる。この種の技術としてエクストリン
クゲッタリング法（特開昭６４−５３５５２号、特開平
１−２４６８２２号）が報告されている。
【０００４】エクストリンクゲッタリング法は、半導体
基板の裏面に多結晶シリコン膜、酸化膜、あるいは窒化
膜を保護膜として付着することにより、重金属のゲッタ
リング効果を持たせるものである。この方法は、同時
に、熱応力の起因によるスリップラインの発生を防止
し、高濃度基板を用いたときの基板裏面からのオートド
ープの防止をする。また、保護膜が、酸化膜や窒化膜の
場合、裏面面取部へのシリコン析出が均一に析出されな
いため、局所的に突起状に析出するノジュールの防止に
も利用されている。
基板の裏面に多結晶シリコン膜、酸化膜、あるいは窒化
膜を保護膜として付着することにより、重金属のゲッタ
リング効果を持たせるものである。この方法は、同時
に、熱応力の起因によるスリップラインの発生を防止
し、高濃度基板を用いたときの基板裏面からのオートド
ープの防止をする。また、保護膜が、酸化膜や窒化膜の
場合、裏面面取部へのシリコン析出が均一に析出されな
いため、局所的に突起状に析出するノジュールの防止に
も利用されている。
【０００５】このエクストリンクゲッタリング法の従来
例を、図６及び図７を用いて説明する。図６は、従来例
１の半導体基板の断面図、図７は、従来例２の半導体基
板の断面図である。図において、１はシリコン半導体基
板、２は多結晶シリコンからなる保護膜、３は半導体基
板表面に形成したエピタキシャル層、４は基板周縁の面
取部、５は基板の端面である。
例を、図６及び図７を用いて説明する。図６は、従来例
１の半導体基板の断面図、図７は、従来例２の半導体基
板の断面図である。図において、１はシリコン半導体基
板、２は多結晶シリコンからなる保護膜、３は半導体基
板表面に形成したエピタキシャル層、４は基板周縁の面
取部、５は基板の端面である。
【０００６】図６の従来例１は、保護膜２を基板１の表
面を除く全面に施し、基板表面にエピタシャル層３を成
長させたものである。本例によれば、基板１は全面が被
覆されているので、ゲッタリング効果は十分あり、スリ
ップラインの発生の防止及びオートドープの防止にも有
効である。しかしながら、エピタキシャル成形に際し
て、エピタキシャル層３と保護膜２とが接する境界線に
クラウン６が発生する。
面を除く全面に施し、基板表面にエピタシャル層３を成
長させたものである。本例によれば、基板１は全面が被
覆されているので、ゲッタリング効果は十分あり、スリ
ップラインの発生の防止及びオートドープの防止にも有
効である。しかしながら、エピタキシャル成形に際し
て、エピタキシャル層３と保護膜２とが接する境界線に
クラウン６が発生する。
【０００７】図７の従来例２は、従来例１のクラウン６
の発生を防止するため、エピタキシャル層３と保護膜２
とが接することのないように、基板１の表面から端面５
迄の保護膜２を除去した後に、基板１の表面にエピタキ
シャル層３を成長させたものである。このため、基板１
の端面５が露出している。
の発生を防止するため、エピタキシャル層３と保護膜２
とが接することのないように、基板１の表面から端面５
迄の保護膜２を除去した後に、基板１の表面にエピタキ
シャル層３を成長させたものである。このため、基板１
の端面５が露出している。
【０００８】
【発明が解決しようとする課題】本発明者は、前記各従
来例が次の問題点を有していることを発見した。
来例が次の問題点を有していることを発見した。
【０００９】従来例１では、発生したクラウン６は、エ
ピタキシャル層３の表面より著しく高くなっているた
め、半導体装置の製造工程のホトリソグラフィ工程にお
いて、クラウンの周辺でマスクが基板１の表面に密着し
ないため、精密なパターニングを不可能であるという問
題点を有するものである。
ピタキシャル層３の表面より著しく高くなっているた
め、半導体装置の製造工程のホトリソグラフィ工程にお
いて、クラウンの周辺でマスクが基板１の表面に密着し
ないため、精密なパターニングを不可能であるという問
題点を有するものである。
【００１０】また、従来例２では、基板１が端面５で露
出しているため、オートドーピングを防止できないとい
う問題点を有すると同時に、基板表面と面取部４との境
界８にエッジが存在するため、ここにクラウン６が生じ
て従来例１と同様にホトリソグラフィ工程における精密
なパターニングを不可能にするという問題点を有するも
のである。
出しているため、オートドーピングを防止できないとい
う問題点を有すると同時に、基板表面と面取部４との境
界８にエッジが存在するため、ここにクラウン６が生じ
て従来例１と同様にホトリソグラフィ工程における精密
なパターニングを不可能にするという問題点を有するも
のである。
【００１１】本発明の目的は、エピタキシャル層を除く
全面を保護膜で被覆した半導体基板において、半導体装
置の製造工程のホトリソグラフィ工程における精密なパ
ターニングを可能とした半導体基板を提供するものであ
る。
全面を保護膜で被覆した半導体基板において、半導体装
置の製造工程のホトリソグラフィ工程における精密なパ
ターニングを可能とした半導体基板を提供するものであ
る。
【００１２】本発明の他の目的は、前記半導体基板を効
率的に製造するための製造方法を提供するものである。
率的に製造するための製造方法を提供するものである。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１５】すなわち、表面にエピタキシャル層を形成
し、その他の面を保護膜で被覆した半導体基板におい
て、基板表面と基板周縁の面取部との境界をなだらかな
曲率のものとすると共に、エピタキシャル層と保護膜と
が接する境界線に発生するクラウンの上端が、エピタキ
シャル層表面と同一高さか、より低くなるように、該境
界線を基板表面から離れた位置に配置したものである。
し、その他の面を保護膜で被覆した半導体基板におい
て、基板表面と基板周縁の面取部との境界をなだらかな
曲率のものとすると共に、エピタキシャル層と保護膜と
が接する境界線に発生するクラウンの上端が、エピタキ
シャル層表面と同一高さか、より低くなるように、該境
界線を基板表面から離れた位置に配置したものである。
【００１６】
【作用】上述した手段によれば、エピタキシャル層と保
護膜とが接する境界線に発生するクラウンの上端が、エ
ピタキシャル層表面と同一高さか、より低くなることに
より、半導体装置の製造工程のホトリソグラフィ工程に
おいて、マスクを基板の全表面において密着させること
ができるので、精密なパターニングが可能となり、製造
上の歩留まりを向上させるものである。
護膜とが接する境界線に発生するクラウンの上端が、エ
ピタキシャル層表面と同一高さか、より低くなることに
より、半導体装置の製造工程のホトリソグラフィ工程に
おいて、マスクを基板の全表面において密着させること
ができるので、精密なパターニングが可能となり、製造
上の歩留まりを向上させるものである。
【００１７】以下、本発明の構成について、実施例とと
もに説明する。
もに説明する。
【００１８】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１９】
【実施例１】実施例１を、図１及び図２を用いて説明す
る。図１は、本例の半導体基板の断面図、図２は、同半
導体基板の製作過程の断面図である。
る。図１は、本例の半導体基板の断面図、図２は、同半
導体基板の製作過程の断面図である。
【００２０】本例の半導体基板の断面図を図１に示す。
基板１は、Ｓｂドープで不純物濃度１０18cm~3以上のｎ
+ 型シリコン基板であり、基板１の周縁には、面取角度
θ＝１１°で面取部４が設けられている。基板１表面と
面取部４との境界８はなだらかな曲率のものとされてい
る。基板１の表面には、エピタキシャル層３が形成さ
れ、その他の部分は、面取部４及び端面５を含めて保護
膜２で覆われている。保護膜２は、多結晶シリコンを６
５０°Ｃで１．５μｍ付着させたものである。この保護
膜２は、多結晶シリコンの他に、酸化膜や窒化膜でも形
成することが可能である。
基板１は、Ｓｂドープで不純物濃度１０18cm~3以上のｎ
+ 型シリコン基板であり、基板１の周縁には、面取角度
θ＝１１°で面取部４が設けられている。基板１表面と
面取部４との境界８はなだらかな曲率のものとされてい
る。基板１の表面には、エピタキシャル層３が形成さ
れ、その他の部分は、面取部４及び端面５を含めて保護
膜２で覆われている。保護膜２は、多結晶シリコンを６
５０°Ｃで１．５μｍ付着させたものである。この保護
膜２は、多結晶シリコンの他に、酸化膜や窒化膜でも形
成することが可能である。
【００２１】クラウン６は、エピタキシャル層３と保護
膜２が接する境界に発生する。本例では、このクラウン
６の発生する位置が、基板表面から離れた面取部４上に
位置して、クラウン６の上端が、エピタキシャル層３の
表面より低くなる位置に配置している。
膜２が接する境界に発生する。本例では、このクラウン
６の発生する位置が、基板表面から離れた面取部４上に
位置して、クラウン６の上端が、エピタキシャル層３の
表面より低くなる位置に配置している。
【００２２】本例の基板の製造過程を以下に説明する。
【００２３】基板１の周縁に面取部４を設け、基板１表
面と面取部４との境界８付近をなだらかな曲率とし、基
板１の裏面に保護膜２を付着させる。基板１の裏面に保
護膜２を付着する際に、表面側の面取部４にも保護膜が
付着する。この保護膜２を、図２に示すように、基板１
の表面と面取部４との境界８からの距離ｄを１５０μｍ
となるように除去する。
面と面取部４との境界８付近をなだらかな曲率とし、基
板１の裏面に保護膜２を付着させる。基板１の裏面に保
護膜２を付着する際に、表面側の面取部４にも保護膜が
付着する。この保護膜２を、図２に示すように、基板１
の表面と面取部４との境界８からの距離ｄを１５０μｍ
となるように除去する。
【００２４】面取部４の保護膜３の除去は、従来よく知
られているような化学的又は機械的方法、或いはその両
者の組合せ方法により実現できる。化学的方法に関して
は、保護膜３除去以外の部分を予め、耐化学処理能力の
ある保護膜で被覆する方法により除去する。
られているような化学的又は機械的方法、或いはその両
者の組合せ方法により実現できる。化学的方法に関して
は、保護膜３除去以外の部分を予め、耐化学処理能力の
ある保護膜で被覆する方法により除去する。
【００２５】次に、基板１上に四塩化珪素を用いて、約
１１５０°Ｃの成長温度で４５μｍのエピタキシャル層
３を形成する。このエピタキシャル成長の結果、図１に
示すように、エピタキシャル層３と保護膜２の多結晶シ
リコンとの境界で異常成長が起こり、約１０μｍの高さ
のクラウン６が発生する。しかしながら、本例では、ク
ラウン６の発生位置が基板１表面と面取部４との境界か
らｄ＝１５０μｍ離れていて、面取角度θ＝１１°とさ
れているため、クラウン６の発生位置は、エピタキシャ
ル層３の表面より約２９μｍ低い位置にある。このた
め、クラウン６の上端は、エピタキシャル層３の表面よ
り約１９μｍ低くなる。
１１５０°Ｃの成長温度で４５μｍのエピタキシャル層
３を形成する。このエピタキシャル成長の結果、図１に
示すように、エピタキシャル層３と保護膜２の多結晶シ
リコンとの境界で異常成長が起こり、約１０μｍの高さ
のクラウン６が発生する。しかしながら、本例では、ク
ラウン６の発生位置が基板１表面と面取部４との境界か
らｄ＝１５０μｍ離れていて、面取角度θ＝１１°とさ
れているため、クラウン６の発生位置は、エピタキシャ
ル層３の表面より約２９μｍ低い位置にある。このた
め、クラウン６の上端は、エピタキシャル層３の表面よ
り約１９μｍ低くなる。
【００２６】また、本例は、基板１の表面と面取部４と
の境界８をなだらかな曲率のものとしているため、図７
の従来例２のようにこの境界８上のクラウン６が発生す
ることはない。
の境界８をなだらかな曲率のものとしているため、図７
の従来例２のようにこの境界８上のクラウン６が発生す
ることはない。
【００２７】以上のように、本例では、半導体基板の表
面より高い位置にクラウンの上端が突出することはなく
なるので、半導体装置の製造工程のホトリソグラフィ工
程において、マスクを半導体基板の表面全体に渡って密
着させることが可能となるものである。
面より高い位置にクラウンの上端が突出することはなく
なるので、半導体装置の製造工程のホトリソグラフィ工
程において、マスクを半導体基板の表面全体に渡って密
着させることが可能となるものである。
【００２８】なお、面取部４での保護膜２の除去量ｄ
は、面取角度θとエピタキシャル層３の膜厚により変化
するものであるから、除去量ｄは、これらの条件を考慮
して適宜設定すれば良い。
は、面取角度θとエピタキシャル層３の膜厚により変化
するものであるから、除去量ｄは、これらの条件を考慮
して適宜設定すれば良い。
【００２９】
【実施例２】次に、本発明の半導体基板を効率的に製造
するための新規な製造方法を実施例２として、図３、図
４及び図５を用いて説明する。図３及び図４は、半導体
基板の途中工程での断面図、図５は、完成した半導体基
板の断面図である。
するための新規な製造方法を実施例２として、図３、図
４及び図５を用いて説明する。図３及び図４は、半導体
基板の途中工程での断面図、図５は、完成した半導体基
板の断面図である。
【００３０】始めに、図３に示すように、Ｓｂドープで
不純物濃度１０18cm~3以上のｎ+ 型シリコン基板１の周
縁に面取部４を設け、基板１表面と面取部４との境界８
付近をなだらかな曲率とし、基板１の裏面に多結晶シリ
コンを６５０°Ｃで１．５μｍ付着させて保護膜２を形
成する。この際、表面側の面取部４にも保護膜が付着す
る。この基板１を前洗浄した後、エピタキシャル炉に挿
入し、エピタキシャル成長工程の前に１１５０°Ｃで２
μｍの塩化水素による気相エッチングを基板１の表面に
対して行う。すると、基板１の表面と共に表面側の面取
部４も２μｍエッチングされるため、図４に示すよう
に、表面側の面取部４の保護膜２が除去される。その
後、四塩化珪素を用いて１１５０°Ｃで４５μｍのエピ
タキシャル成長を行う。
不純物濃度１０18cm~3以上のｎ+ 型シリコン基板１の周
縁に面取部４を設け、基板１表面と面取部４との境界８
付近をなだらかな曲率とし、基板１の裏面に多結晶シリ
コンを６５０°Ｃで１．５μｍ付着させて保護膜２を形
成する。この際、表面側の面取部４にも保護膜が付着す
る。この基板１を前洗浄した後、エピタキシャル炉に挿
入し、エピタキシャル成長工程の前に１１５０°Ｃで２
μｍの塩化水素による気相エッチングを基板１の表面に
対して行う。すると、基板１の表面と共に表面側の面取
部４も２μｍエッチングされるため、図４に示すよう
に、表面側の面取部４の保護膜２が除去される。その
後、四塩化珪素を用いて１１５０°Ｃで４５μｍのエピ
タキシャル成長を行う。
【００３１】本例により得られた半導体基板を図５に示
す。本例の場合も、図５に示すようにエピタキシャル層
と保護膜とが接する境界線にクラウン６が発生する。し
かしながら、本例では、表面側の面取部４上の保護膜
は、除去されているので、このクラウン６が発生する位
置は、基板１の表面より離れていて、この距離ｄは、ク
ラウン６の上端がエピタキシャル層３の表面より低くな
る位置となっており、所望の半導体基板が得られる。
す。本例の場合も、図５に示すようにエピタキシャル層
と保護膜とが接する境界線にクラウン６が発生する。し
かしながら、本例では、表面側の面取部４上の保護膜
は、除去されているので、このクラウン６が発生する位
置は、基板１の表面より離れていて、この距離ｄは、ク
ラウン６の上端がエピタキシャル層３の表面より低くな
る位置となっており、所望の半導体基板が得られる。
【００３２】なお、シリコン酸化膜やシリコン窒化膜の
被覆剤では、気相エッチングができないため、この実施
例２の製造方法は、裏面被覆剤が多結晶シリコンである
ものに適用するものである。
被覆剤では、気相エッチングができないため、この実施
例２の製造方法は、裏面被覆剤が多結晶シリコンである
ものに適用するものである。
【００３３】以上、本発明者によってなされた発明を、
前記実施例１及び実施例２に基づき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは勿論である。例えば、基板は、Ｓｂドープで不純
物濃度１０18cm~3以上のｎ+ 型シリコン基板に限るもの
ではなく、いかなる種類の半導体基板に対しても適用可
能であるし、面取角度θ等も変更可能である。
前記実施例１及び実施例２に基づき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは勿論である。例えば、基板は、Ｓｂドープで不純
物濃度１０18cm~3以上のｎ+ 型シリコン基板に限るもの
ではなく、いかなる種類の半導体基板に対しても適用可
能であるし、面取角度θ等も変更可能である。
【００３４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３５】本発明によれば、裏面被覆基板上にエピタ
キシャル層を形成するときに発生するクラウン上端を基
板表面と同じか低い高さに制御できるので、ホトリソグ
ラフィ工程でのマスクを半導体基板の表面全体に渡って
密着させることが可能となり、解像不良がなくなり、製
造上の歩留まりが向上する。
キシャル層を形成するときに発生するクラウン上端を基
板表面と同じか低い高さに制御できるので、ホトリソグ
ラフィ工程でのマスクを半導体基板の表面全体に渡って
密着させることが可能となり、解像不良がなくなり、製
造上の歩留まりが向上する。
【００３６】また、基板の裏面全体に被覆剤が付着して
いるため、プロセス工程で導入される重金属などの汚染
物質をゲッタリングでき、オートドープを防止できるの
で、ＭＯＳＦＥＴのゲート耐圧などの電気的特性が向上
して製造上の歩留まりが向上する。
いるため、プロセス工程で導入される重金属などの汚染
物質をゲッタリングでき、オートドープを防止できるの
で、ＭＯＳＦＥＴのゲート耐圧などの電気的特性が向上
して製造上の歩留まりが向上する。
【図１】本発明の実施例１である半導体基板の断面図。
【図２】図１の半導体基板の製作過程の断面図。
【図３】本発明の実施例２である製造方法の第１工程で
の断面図。
の断面図。
【図４】同第２工程図での断面図。
【図５】実施例２の製造方法により得られた半導体基板
の断面図。
の断面図。
【図６】従来例１の半導体基板の断面図。
【図７】従来例２の半導体基板の断面図。
１…基板、２…保護膜、３…エピタキシャル層、４…面
取部、５…端面、６…クラウン、８…基板表面と面取部
との境界。
取部、５…端面、６…クラウン、８…基板表面と面取部
との境界。
Claims (3)
- 【請求項１】 基板の周縁に面取部を有し、表面にエピ
タキシャル層を形成し、その他の面を保護膜で被覆した
半導体基板において、基板表面と面取部との境界をなだ
らかな曲率のものとすると共に、エピタキシャル層と保
護膜とが接する境界線に発生するクラウンの上端が、エ
ピタキシャル層表面と同一高さか、より低くなるよう
に、該境界線を基板表面から離れた位置に配置したこと
を特徴とする半導体基板。 - 【請求項２】 保護膜が、多結晶シリコン、酸化珪素、
窒化珪素のいずれかからなる請求項１記載の半導体基
板。 - 【請求項３】 表面を除いて面取部、端面、裏面を保護
膜で被覆した基板に対して、気相エッチングを行って基
板の表面側の面取部上の保護膜を取除いた後、基板表面
にエピタキシャル成長を行うことを特徴とする半導体基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22681691A JPH0567546A (ja) | 1991-09-06 | 1991-09-06 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22681691A JPH0567546A (ja) | 1991-09-06 | 1991-09-06 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567546A true JPH0567546A (ja) | 1993-03-19 |
Family
ID=16851054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22681691A Pending JPH0567546A (ja) | 1991-09-06 | 1991-09-06 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567546A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0667637A2 (en) * | 1994-02-12 | 1995-08-16 | Shin-Etsu Handotai Company Limited | Semiconductor single crystalline substrate and method for production thereof |
| JP2006310657A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 窒化物系半導体素子及び窒化物系半導体素子の製造方法 |
| JP2011119336A (ja) * | 2009-12-01 | 2011-06-16 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられる半導体基板 |
| JP2011187887A (ja) * | 2010-03-11 | 2011-09-22 | Toyota Motor Corp | エピタキシャルウエハの製造方法 |
| WO2020054149A1 (ja) * | 2018-09-11 | 2020-03-19 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
-
1991
- 1991-09-06 JP JP22681691A patent/JPH0567546A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0667637A2 (en) * | 1994-02-12 | 1995-08-16 | Shin-Etsu Handotai Company Limited | Semiconductor single crystalline substrate and method for production thereof |
| EP0667637A3 (en) * | 1994-02-12 | 1996-11-06 | Shinetsu Handotai Kk | Monocrystalline conductor carrier and method for its production. |
| US5751055A (en) * | 1994-02-12 | 1998-05-12 | Shin-Etsu Handotai Co., Ltd. | Semiconductor single crystalline substrate and method for production thereof |
| JP2006310657A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 窒化物系半導体素子及び窒化物系半導体素子の製造方法 |
| JP2011119336A (ja) * | 2009-12-01 | 2011-06-16 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられる半導体基板 |
| JP2011187887A (ja) * | 2010-03-11 | 2011-09-22 | Toyota Motor Corp | エピタキシャルウエハの製造方法 |
| WO2020054149A1 (ja) * | 2018-09-11 | 2020-03-19 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
| JP2020043232A (ja) * | 2018-09-11 | 2020-03-19 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
| KR20210008389A (ko) * | 2018-09-11 | 2021-01-21 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 |
| CN112514036A (zh) * | 2018-09-11 | 2021-03-16 | 胜高股份有限公司 | 外延硅晶片的制造方法及外延硅晶片 |
| CN112514036B (zh) * | 2018-09-11 | 2024-02-20 | 胜高股份有限公司 | 外延硅晶片的制造方法及外延硅晶片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827885B2 (ja) | 半導体単結晶基板およびその製造方法 | |
| JPH0567546A (ja) | 半導体基板及びその製造方法 | |
| JPH0237745A (ja) | 半導体装置の製造方法 | |
| JP2759594B2 (ja) | エピタキシャル基板の製造方法 | |
| JP3283047B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| EP1237185A2 (en) | A method for manufacturing isolating structures | |
| JP2000021778A (ja) | エピタキシャル成長方法 | |
| JP5245180B2 (ja) | 半導体装置の製造方法 | |
| JPH0468770B2 (ja) | ||
| JP2689710B2 (ja) | 半導体装置の製造方法 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JPH02119123A (ja) | 半導体装置の製造方法 | |
| KR0179907B1 (ko) | X선 마스크 및 그 제조방법 | |
| JPH06132292A (ja) | 半導体装置及びその製造方法 | |
| JP2756889B2 (ja) | 半導体装置の製造方法 | |
| JPS5951545A (ja) | 半導体装置 | |
| US6482659B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
| JPS61207076A (ja) | 半導体装置の製造方法 | |
| JPS59177940A (ja) | 素子分離領域の製造方法 | |
| JPS6313324A (ja) | 基板の製造方法 | |
| KR0171988B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP3042075B2 (ja) | 半導体装置の製造方法 | |
| JP2638285B2 (ja) | 半導体装置の製造方法 | |
| JPH07201873A (ja) | 半導体装置の製造方法 | |
| JPH1050820A (ja) | 半導体装置およびその製造方法 |