JPS5931020A - 選択的エピタキシヤル成長方法 - Google Patents

選択的エピタキシヤル成長方法

Info

Publication number
JPS5931020A
JPS5931020A JP14140582A JP14140582A JPS5931020A JP S5931020 A JPS5931020 A JP S5931020A JP 14140582 A JP14140582 A JP 14140582A JP 14140582 A JP14140582 A JP 14140582A JP S5931020 A JPS5931020 A JP S5931020A
Authority
JP
Japan
Prior art keywords
epitaxial
insulating film
layer
epitaxial growth
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14140582A
Other languages
English (en)
Inventor
Shiro Hine
日根　史郎
Natsuo Tsubouchi
坪内　夏朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP14140582A priority Critical patent/JPS5931020A/ja
Publication of JPS5931020A publication Critical patent/JPS5931020A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はエピタキシャル成長半導体層（以下「エピタ
キシャル層」と呼ぶ）を選択的に成長させる方法に関す
るものである。
第１図（Ａ）〜（Ｃ）は従来の選択的エピタキシャル成
長方法の一例の主要段階の状態を示す断面図であるＯ まず、第１図（Ａ）　Ｋ示すように、第１伝導形のシリ
：ｆｆ　ン（８１）！板（１）の主面上に酸化シリコン
（８１ｏ２）、窒化シリコン（８１３Ｎ４）膜などの絶
縁膜（２）を形成する。次に、第１図（Ｂ）に示すよう
に、周知の選択エツチング法によって、８１基板（１）
の主面の所要部分上の絶縁膜（２）に開孔部（３）を形
成する。次に１第１図（Ｃ）に示すように、開孔部（３
）が形成された絶縁膜（２）をマスクにしたエピタキシ
ャル成長法ニよって、８１基板（１）の主面の開孔部（
３）内に露出する部分上に第１伝導形または第２伝導形
のエピタキシャルｆｆ１（４）ｔ、大％圧に近いエピタ
キシャル成長用反応炉内の圧力（以下単に「圧力」と呼
ぶ）のもとで成長させる。
ところで、この従来例の方法では、エピタキシャル層（
４）の成長を大気圧に近い圧力のもとで行うので、第１
図（Ｃ）　Ｋ図示するように、エピタキシャル層（４）
の絶縁膜（２）と接する周縁部に異常エピタキシャル成
長が起り、エピタキシャル層（４）の周縁部の層厚Ｔ１
が中央部の層厚Ｔ２より厚くな如、表面の平坦なエピタ
キシャル層（４）を得ることは容易ではないという問題
があった。
このような問題を解明するために発明者らが行った実験
によれば、エピタキシャル層（４）の成長時の圧力を大
気圧よシ小さくすればする程、エピタキシャル層（４）
の絶縁膜（２）と接する周縁部に異常エピタキシャル成
長が起りにくくなり、エピタキシャル層（４）の周縁部
の層厚Ｔ　と中央部の層厚Ｔ２との差が小さくなること
が判明した。
第２図は発明者らの行った実験におけるエピタキシャル
層の成長時の圧力とエピタキシャル層の層厚Ｔ２対層厚
Ｔ１の比との関係曲線の一例を示す図である。
第２図において、横軸はエピタキシャル層（４）の成長
時の圧力を示し、縦軸は層厚Ｔ対層厚Ｔ１の比を示す。
第２図に示すように、エピタキシャル層（４）の成長時
の圧力が１００　Ｔｏｒｒ以下では、エピタキシャル層
（４）の絶縁膜（２）と接する周縁部に異常エピタキシ
ャル成長が起ることなく、層厚Ｔ　と層厚Ｔ２との差が
ほとんどない。
この発明は、上述の実験結果に基づいてなされたもので
、エピタキシャル層の成長時の圧力を１００Ｔｏｒｒ以
下にすることによって、エピタキシャル層の表面を平坦
にすることができる選択的エピタキシャル成長方法を提
供することを目的とする。
第３図はこの発明の一実施例の方法によるエピタキシャ
ル層の状態を示す断面図である。
図において、第１図に示した従来例と同一符号は同等部
分を示す。
この実施例の方法は、第１図（Ｃ）に示した従来例の段
階においてエピタキシャル層（４）を１００Ｔｏｒｒ以
下の圧力のもとで成長させた以外は第１図に示した従来
例の方法と同様である。
この実施例の方法では、エピタキシャル層（４）を１０
０　Ｔｏｒｒ以下の圧力のもとで成長させるので、第２
図に示したように、エピタキシャル層（４）の絶縁膜（
２）と接する周縁部に異常エピタキシャル成長が起るこ
となく、周縁部の層厚Ｔ１と中央部の層厚Ｔ２との差が
ほとんどなくなり、エピタキシャル層（４）の表面を平
坦にすることができる。
以上、説明したように、この発明の選択的エピタキシャ
ル成長方法では、主面上に絶縁膜が形成されたシリコン
基板の上記主面の所要部分上の上記絶縁膜に開孔部を形
成し、との開孔部内に露出する上記シリコン基板の主面
上にエピタキシャル成長シリコン層を１ｏＯＴｏｒｒ以
下の圧力のもとで成長させるので、上記エピタキシャル
成長シリコン層の上記絶縁膜と接する周縁部に異常エピ
タキシャル成長が起ることなく、上記エピタキシャル成
長シリコン層の表面を平坦にすることができる。
【図面の簡単な説明】
第１図（Ａ）〜（Ｃ）は従来の選択的エピタキシャル成
長方法の一例の主要段階の状態を示す断面図、第２図は
発明者らの行った実験におけるエピタキシャル層の成長
時の圧力と層厚状態との関係曲線を示す図、第３図はこ
の発明の一実施例の方法によるエピタキシャル層の状態
を示す断面図である０図において、（１）は第１伝導形
の８１基板、（２）は絶縁膜、（３）は開孔部、（４）
は第１伝導形または第２伝導形エピタ千シヤル層である
。 々お、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人　葛野信−（外１名）

Claims (1)

    【特許請求の範囲】
  1. （１）第１伝導形のシリコン基板の主面上に絶縁膜を形
    成する工程、上記シリコン基板の主面の所要部分上の上
    記絶縁膜に開孔部を形成する工程、および上記開孔部が
    形成された上記絶縁膜をマスクにしたエピタキシャル成
    長法によって上記シリコン基板の主面の上記開孔部内に
    露出する部分上に第１伝導形またはこれとは逆の導電特
    性を有する第２伝導形のエピタキシャル成長シリコン層
    をエピタキシャル成長用反応炉内の圧力を１ｏＯＴｏｒ
    ｒ以下にして成長させる工程を備えた選択的エピタキシ
    ャル成長方法。
JP14140582A 1982-08-13 1982-08-13 選択的エピタキシヤル成長方法 Pending JPS5931020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14140582A JPS5931020A (ja) 1982-08-13 1982-08-13 選択的エピタキシヤル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14140582A JPS5931020A (ja) 1982-08-13 1982-08-13 選択的エピタキシヤル成長方法

Publications (1)

Publication Number Publication Date
JPS5931020A true JPS5931020A (ja) 1984-02-18

Family

ID=15291233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14140582A Pending JPS5931020A (ja) 1982-08-13 1982-08-13 選択的エピタキシヤル成長方法

Country Status (1)

Country Link
JP (1) JPS5931020A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269308A (ja) * 1985-05-24 1986-11-28 Fujitsu Ltd 半導体装置の製造方法
CN102842519A (zh) * 2011-06-23 2012-12-26 上海华虹Nec电子有限公司 一种硅片薄膜的生长方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61269308A (ja) * 1985-05-24 1986-11-28 Fujitsu Ltd 半導体装置の製造方法
CN102842519A (zh) * 2011-06-23 2012-12-26 上海华虹Nec电子有限公司 一种硅片薄膜的生长方法

Similar Documents

Publication Publication Date Title
JP3197803B2 (ja) 転位欠陥の少ない半導体製造方法
JPH07302836A (ja) 半導体装置のフィールド酸化膜形成方法
US3911559A (en) Method of dielectric isolation to provide backside collector contact and scribing yield
JPS5931020A (ja) 選択的エピタキシヤル成長方法
US3776788A (en) Method of producing insulated semiconductor regions
US4729816A (en) Isolation formation process with active area protection
JPS6273667A (ja) 半導体素子の製造方法
JPH0645340A (ja) 半導体装置及びその製造方法
JP3171296B2 (ja) 埋込ゲート型半導体素子とその製造方法
JPH07273025A (ja) 半導体基板
KR0177387B1 (ko) 바이폴라 반도체 소자 제조 방법
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
KR0152954B1 (ko) 반도체 소자의 격리막 형성방법
JPS60752A (ja) 半導体装置の製造方法
JPS5951545A (ja) 半導体装置
JPH0715882B2 (ja) 埋込み層を有する半導体基板の製作方法
JPH045858A (ja) 半導体装置及びその製造方法
JPS60254745A (ja) 相補型誘電体分離基板の製造方法
JPS6030150A (ja) 半導体装置の製造方法
JPS6185839A (ja) 半導体集積回路の製造方法
JPS63107040A (ja) 半導体装置の製造方法
JPS6294954A (ja) 半導体集積回路の製造方法
JPH05251687A (ja) 半導体装置の製造方法
JPS6252920A (ja) 半導体装置の製造方法
JPH0334322A (ja) 半導体装置の製造方法