JPS6294954A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS6294954A JPS6294954A JP23572285A JP23572285A JPS6294954A JP S6294954 A JPS6294954 A JP S6294954A JP 23572285 A JP23572285 A JP 23572285A JP 23572285 A JP23572285 A JP 23572285A JP S6294954 A JPS6294954 A JP S6294954A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- single crystal
- silicon oxide
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ｍ積回路の製造方法に関する、。
従来１．半導体集積回路の素子分離には、シリフン基板
上に成長させたエビタキシャルンＩＪ−Ｊン」上にシリ
コン窒化膜からなるマスクを形成しり後に表面を酸化し
て、フィールド酸化膜を形成ｊ〜素子を゛電気的に絶縁
分離するというアイソプレーナ法が用いらｎてきだ。
上に成長させたエビタキシャルンＩＪ−Ｊン」上にシリ
コン窒化膜からなるマスクを形成しり後に表面を酸化し
て、フィールド酸化膜を形成ｊ〜素子を゛電気的に絶縁
分離するというアイソプレーナ法が用いらｎてきだ。
上述した従来のアイソブレーナ法では、酸化のマスクで
あるシリコン窒化膜下のエピタキシャルシリコン層にも
酸化が進むことにより、バーズビークが形成さ１素子形
成領域が狭くなると共に表面の段差も大きくなるという
問題がある。
あるシリコン窒化膜下のエピタキシャルシリコン層にも
酸化が進むことにより、バーズビークが形成さ１素子形
成領域が狭くなると共に表面の段差も大きくなるという
問題がある。
本発明の目的はバーズビークが少く、表面の段差の小さ
な半導体集積回路の製造方法を提供することにある。
な半導体集積回路の製造方法を提供することにある。
〔問題点を解決するための手段」
本発明の半導体集積回路の製造方法は、シリコン基板上
に選択的に酸化シリコン膜を形成するＩ程と、エピタキ
シャル成長法により前記シリコン基板上に単結晶シリコ
ン層を又前記酸化シリコン膜上に多結晶シリコン層をそ
几ぞ九成長させる工程と、全面を酸化し前記シリコン基
板上の単結晶シリコン層の一部を残し他の単結晶シリコ
ン層と前記酸化シリコン膜上の多結晶シリコン層とを酸
化シリコン層に変換する工程と、前記酸化シリコン層を
エツチングし残された単結晶シリコン層の表面を露出さ
せる工程とを含んで構成さ几る。
に選択的に酸化シリコン膜を形成するＩ程と、エピタキ
シャル成長法により前記シリコン基板上に単結晶シリコ
ン層を又前記酸化シリコン膜上に多結晶シリコン層をそ
几ぞ九成長させる工程と、全面を酸化し前記シリコン基
板上の単結晶シリコン層の一部を残し他の単結晶シリコ
ン層と前記酸化シリコン膜上の多結晶シリコン層とを酸
化シリコン層に変換する工程と、前記酸化シリコン層を
エツチングし残された単結晶シリコン層の表面を露出さ
せる工程とを含んで構成さ几る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明する為
の製造工程順に示した半導体チップの断百図である。
の製造工程順に示した半導体チップの断百図である。
まず第１図（ａ）に示すように、シリコン基板１上の所
定の部分に酸化シリコン膜２を形成する。
定の部分に酸化シリコン膜２を形成する。
次に第１図（ｂ）に示すように、全面にシリコンをエピ
タキ成長法により堆積させるとシリコン基板１上には単
結晶シリコン層４が、又酸化シリコン膜２上には多結晶
シリコン層３がそｎぞｎ形成さ扛る。
タキ成長法により堆積させるとシリコン基板１上には単
結晶シリコン層４が、又酸化シリコン膜２上には多結晶
シリコン層３がそｎぞｎ形成さ扛る。
次に第１図（ｃ）に示すように、全面を酸化し酸化シリ
コンＩｎ ５を形成する。この時シリコン基板１上に一
部の単結晶シリコン層４ａを残すと共に多結晶シリコン
層３を全て酸化シリコンに変換する。
コンＩｎ ５を形成する。この時シリコン基板１上に一
部の単結晶シリコン層４ａを残すと共に多結晶シリコン
層３を全て酸化シリコンに変換する。
多結晶シリコンは単結晶シリコンに比較して酸化速度が
速い為、酸化時間を制御することにより単結晶シリコン
層４の一部をシリコン基板１上に残すことは容易である
。
速い為、酸化時間を制御することにより単結晶シリコン
層４の一部をシリコン基板１上に残すことは容易である
。
次に第１図（ｄ）に示すようしこ、ウェット又はドライ
エツチング法により酸化シリコン層５をエツチングし、
残された単結晶シリコン層４ａの表面を露出させる。こ
の時酸化シリコン基板上に形成さ几た酸化シリコン層５
ａはバースビークの小さな素子分離層となり、その表面
は平坦化さｎたものとなる。
エツチング法により酸化シリコン層５をエツチングし、
残された単結晶シリコン層４ａの表面を露出させる。こ
の時酸化シリコン基板上に形成さ几た酸化シリコン層５
ａはバースビークの小さな素子分離層となり、その表面
は平坦化さｎたものとなる。
以下この単結晶シリコン層４ａを素子形成領域として用
い、半導体集積回路を製造する。
い、半導体集積回路を製造する。
以上説明したように本発明によｎば、多結晶シリコンと
単結晶シリコンとの酸化速度の差を利用し、半導体基板
上に絶縁分離さｎた単結晶シリコンからなる素子形成領
域８社弐麓域乏形成することにより、バーズビークが少
く、表面段差を小さくできるという効果のある半導体集
積回路の調造方法が得らｎ、る。
単結晶シリコンとの酸化速度の差を利用し、半導体基板
上に絶縁分離さｎた単結晶シリコンからなる素子形成領
域８社弐麓域乏形成することにより、バーズビークが少
く、表面段差を小さくできるという効果のある半導体集
積回路の調造方法が得らｎ、る。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明する為
の製造工程順に示した半導体チップの断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化シリ
コン膜、３・・・・・・多結晶シリコン層、４，４ａ・
・・・・・単結晶シリコン層、５．５ａ・・・・・・酸
化シリコン層。 茅 １ 面
の製造工程順に示した半導体チップの断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化シリ
コン膜、３・・・・・・多結晶シリコン層、４，４ａ・
・・・・・単結晶シリコン層、５．５ａ・・・・・・酸
化シリコン層。 茅 １ 面
Claims (1)
- シリコン基板上に選択的に酸化シリコン膜を形成する
工程と、エピタキシャル成長法により前記シリコン基板
上に単結晶シリコン層を又前記酸化シリコン膜上に多結
晶シリコン層をそれぞれ成長させる工程と、全面を酸化
し前記シリコン基板上の単結晶シリコン層の一部を残し
他の単結晶シリコン層と前記酸化シリコン膜上の多結晶
シリコン層とを酸化シリコン層に変換する工程と、前記
酸化シリコン層をエッチングし残された単結晶シリコン
層の表面を露出させる工程とを含むことを特徴とする半
導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23572285A JPS6294954A (ja) | 1985-10-21 | 1985-10-21 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23572285A JPS6294954A (ja) | 1985-10-21 | 1985-10-21 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6294954A true JPS6294954A (ja) | 1987-05-01 |
Family
ID=16990258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23572285A Pending JPS6294954A (ja) | 1985-10-21 | 1985-10-21 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6294954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358881A (en) * | 1993-05-19 | 1994-10-25 | Hewlett-Packard Company | Silicon topography control method |
-
1985
- 1985-10-21 JP JP23572285A patent/JPS6294954A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358881A (en) * | 1993-05-19 | 1994-10-25 | Hewlett-Packard Company | Silicon topography control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63314844A (ja) | 半導体装置の製造方法 | |
| JPH05152429A (ja) | 半導体装置の製造方法 | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPS6294954A (ja) | 半導体集積回路の製造方法 | |
| JPH0338741B2 (ja) | ||
| JPS6359538B2 (ja) | ||
| JPS6136381B2 (ja) | ||
| JPH02205339A (ja) | 半導体装置の製造方法 | |
| JPS61296741A (ja) | 半導体装置の製造方法 | |
| JPS604237A (ja) | 半導体装置の製造方法 | |
| JPH04112532A (ja) | 半導体集積回路の製造方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6359531B2 (ja) | ||
| JPH0338733B2 (ja) | ||
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| JPS6030150A (ja) | 半導体装置の製造方法 | |
| JPS6148935A (ja) | 半導体装置の製造方法 | |
| JPS63252422A (ja) | 半導体装置の製造方法 | |
| JPS6266645A (ja) | 半導体装置およびその製造方法 | |
| JPS60193358A (ja) | 半導体装置の製造方法 | |
| JPS61177743A (ja) | 半導体装置の製造方法 | |
| JPS6353946A (ja) | 半導体装置の製造方法 | |
| JPS6154256B2 (ja) | ||
| JPS5892233A (ja) | 酸化膜分離集積回路の製造方法 | |
| JPS62120017A (ja) | 半導体装置の製造方法 |