JPS6252920A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6252920A
JPS6252920A JP19195785A JP19195785A JPS6252920A JP S6252920 A JPS6252920 A JP S6252920A JP 19195785 A JP19195785 A JP 19195785A JP 19195785 A JP19195785 A JP 19195785A JP S6252920 A JPS6252920 A JP S6252920A
Authority
JP
Japan
Prior art keywords
silicon
film
dioxide film
silicon dioxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19195785A
Other languages
English (en)
Inventor
Yoshihiro Arimoto
由弘 有本
Shigeo Kodama
児玉 茂夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19195785A priority Critical patent/JPS6252920A/ja
Publication of JPS6252920A publication Critical patent/JPS6252920A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 SOI作成のためにシリコンの帯域溶融法を採用し、再
結晶シリコンの品質を向上させるために、シリコン基板
の一部を絶縁膜上に露出させ、かつ再結晶用シリコンの
堆積下地表面を平坦またはなだらかにする。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に、帯域溶融
法によるS OI  (SiIicon On InJ
iul&+6r)1素子の製造方法に関する。
〔従来の技術〕
帯域溶融法を用いたSol素子の形成方法を説名すると
、先ず、シリコン基板表面に方形の凹所を格子状に形成
する。次いで、こうして形成されたシリコン基板の凹凸
表面を酸化してSiOア膜を形成する。 5iO1膜上
にCDV法でシリコンを堆積した後、その上にSiO□
/5iJL膜などにより溶融曇時における表面の変形防
止その他の目的でキャップ層を形成する。そして、ラン
プ、カーボンヒータ等でSiO寞膜上のシリコンを帯状
に溶融し、再結晶化する。その後、シリコン基板あるい
はその上のS、i0□膜の凸部の頂面が露出する高さま
で、キャップ層および再結晶化シリコン層を除去すると
、シリコン基板の凹部内に再結晶化シリコン領域がSi
O□膜によって分離されて形成される。この分離された
再結晶化シリコン領域を活性領域としてSol素子を形
成することができる。
〔発明が解決しようとする問題点〕
上記帯域溶融法によるシリコンの溶融・再結晶化法では
、SiO□膜上にCVD法で形成されるシリコンがどう
しても多結晶質になり、単結晶が形成されないために、
溶融・再結晶化した場合に得られる再結晶層の品質が劣
るという問題がある。
そこで、シリコン基板の凹部表面は素子分離のために5
i02が必要なので、シリコン基板の凸部表面のSin
、膜を選択的に除去して、露出したシリコン基板凸部上
にシリコンをエピタキシャル成長すせ、このエピタキシ
ャル成長シリコン領域を再結晶化の種領域として利用す
ることにより、再結晶化シリコンの品質を高めることが
考えられる。しかし、シリコン基板の凸部上の5i02
膜を選択的に除去するために、レジストを用いたフォト
リソグラフ法を採用したところ問題を生じた。すなわち
、基板の凹部が深いとレジストが均一に塗布されず、ま
た凹凸の肩部でのレジストの密着性がよくないので、基
板の凸部上のSingをエツチングするときに、基板の
凹部の底あるいは側面の5iO1膜までが除去されてピ
ンホールが発生することが多々見られた。また、基板の
凸部上においても、SiO2がエツチングされたその境
界領域にSi0g膜による段差が発生するため、溶融・
再結晶化の際にこの段差の部分に結晶欠陥が生ずること
があった。同様に、基板の凸部上のSinオの肩部がな
めらかでないために、この部分でも溶融・再結晶化の際
に結晶欠陥が発生するという問題があった。
〔問題点を解決するための手段および作用〕本発明は、
上記問題点を解決するために、減圧CVD法で堆積され
る5iOz膜が基板の凹部で薄く、凸部で厚いという性
質を利用し、所定の厚さに堆積した後、熱処理して凸部
上のより厚いSiO□膜を選択的に剥離除去する。5i
Oz膜はシリコン基板と熱膨張係数が異なるので、Si
n、膜の厚さが特定の厚さ以上になると、熱処理により
基板から剥離されるようになる。そこで、熱処理により
凹部では剥離しないが凸部ではHIMするような厚さに
減圧CVD法でSiO□膜を堆積し、熱処理すれば、基
板の凸部上のSiO□膜が選択的に除去される。本発明
では、さらに、減圧CVD法による5i(h膜の下のシ
リコン基板表面に薄く熱酸化5iO1膜を形成しておく
。熱処理により、凸部上の5iftを剥離する時、熱酸
化5ift膜と減圧CVD法による5iftの境界で減
圧CVD法による5totが剥離する。このことにより
、剥離の際に、シリコン基板の凸部がダメージを受けな
い効果がある。こうして凸部上の減圧CVD法により形
成したSin、膜を選択的に除去した後、凸部上に残る
熱酸化Si0g膜が除去されるまで5iOJlをエツチ
ングすれば、露出したシリコン基板とSiO□膜との境
界部は平坦になり、また凸部の肩部上のSiO2膜は丸
味をおび、なだらかな表面となる。
こうして、本発明の方法によれば、シリコン基板の凸部
が5inz膜上に選択的に露出し、かつ露出シリコン基
板と5iOz膜の境界部や凸部肩部分の5i(h膜が平
坦またはなだらかな表面になるので、溶融・再結晶化さ
れるシリコンは、シリコン基板の凸部上のエピタキシャ
ル成長単結晶を種として良好に成長でき、かつ下地に急
峻な段差や鋭角部が存在しないので不所望な結晶欠陥が
入ることも防止され、高品位の再結晶シリコンが得られ
る。
〔実施例〕
第1図を参照すると、シリコン基板1 (面方位:(1
00)”)を熱酸化し、表面および裏面にに厚さ300
nm程度の5i(h膜2を形成する。
第2図を参照すると、フォトリソグラフ法により5iO
z膜2に方形の開ロバターン3を格子状に配して形成す
る。方形パターン3の各辺はシリコン基板1の<110
 >方向に直角または平行とし、1辺の大きさは例えば
500μmとする。格子状に残されたSing膜2をマ
スクとして80℃のKOH溶液によりシリコン基板1を
選択的にエツチングし、深さ30〜40μm程度の凹部
4を形成する。
第3図を参照すると、シリコン基板1の凹凸表面を熱酸
化して厚さ50〜500nmのSing膜5を形成する
。次いで、減圧CVD法(例えば、供給ガスSiHm 
、 Nt 、 Ox 、圧力100トル、反応温度50
0℃)によりSiO□膜6を堆積する。この5ift膜
6は凹部において厚さが2〜3μmになるまで堆積させ
る。このとき凸部上ではSiO□膜6の厚さは4μm程
度になる。
第4図を参照すると、窒素雰囲気中で1100℃、1時
間熱処理すると、凸部上のSin、膜6が選択的に剥離
し、除去され、凹部の底および側面の5iOz膜6は剥
離されずに残る。この剥離は、前述のように、Sing
とシリコンの熱膨張率の相違に基づくものであり、この
熱処理により凸部上の減圧CVD法によるSiO□膜6
だけが選択的に剥離されるのは、SiO□膜6の膜厚の
相違と、熱酸化によるSing膜5と減圧CVD法によ
るSiO□膜6の間に境界面が存在することすなわち、
この境界面で、剥離がおこることに基づくものである。
第5図を参照するとHF +NH,Fの溶液を用いて凸
部上に残った熱酸化5i(h膜5が完全に除去されるま
でエツチングする。このエツチングにより、凸部におい
て露出したシリコン基板lと5i(h膜5および6との
境界部は平坦になり、また凸部の肩部のSiO□膜6は
角がとれてなだらかな表面になる。
このとき、凹部の底や側面ではSiO□膜にピンホール
を生じることはない。
第6図を参照すると、Sing膜6(および5)および
シリコン基板1の上にリンをドープしたシリコンを成長
させると、Sin、膜6 (および5)上では多結晶質
のn°形シリコン層7が成長するが、シリコン基板1が
露出した凸部上では単結晶領域8がエピタキシャル成長
する。n9形シリコン層7および8は3〜20μm程度
の厚さに成長させる。n0形シリコン層7および8上に
、例えば、表面を熱酸化した後CVD法でさらに、5t
(hおよびSi3N4を堆積して厚さ2〜3μm程度の
5ift/Si3N4からなるキャップ層9を形成する
第7図を参照すると、キャップ層9を形成後、ランプ、
カーボンヒータ、タングステンヒータ等の棒状加熱源で
n3形シリコン層7および8を帯状に溶融し、再結晶化
させる(再結晶層10)。
すると、シリコン基板1の凸部上に単結晶領域8が存在
するために、その単結晶が種の役割をして再結晶シリコ
ン層10の結晶品質が向上する。また、n+形シリコン
層7および8の下地基板は平坦またはなだらかな表面で
あり、急峻な段差や鋭角の部分が存在しないので、それ
らに起因して再結晶シリコン層10中に結晶欠陥が発生
することもない。こうして再結晶n゛形シリコン層10
が形成された後、n゛形シリコン層10上にはn−形シ
リコン層11をエピタキシャル成長することができる。
第8図を参照すると、シリコン基板1の凸部の頂面が露
出した後、5ift膜5および6が僅かに除去されるま
で、従来のSiウェーハ鏡面研磨装置により、表面を研
磨し、平坦化する。こうして、第8図に見られる如< 
、SiO2膜5および6で分離された単結晶(再結晶)
シリコン領域10および11がシリコン基板1上に多数
形成され、単結晶シリコン領域10および11は素子形
成用活性領域として使用できる。この例では、活性領域
にn゛形シリコン領域10とn゛形シリコン領域10に
包囲されたn−形シリコン領域11を形成することによ
って、n゛形シリコン領域10にいわゆる埋込層の役割
を担わせている。このn゛形シリコン領域10は、単に
n−形シリコン領域11の下部に埋め込まれているだけ
でなく、外部表面まで延長しているので、電極に直接接
続できる利点がある。
しかしながら、本発明は、このように活性領域に2種類
あるいはそれ以上の単結晶までは再結晶シリコン領域を
形成する態様に限定されるわけではなく、第6図におい
てシリコン層7および8を十分に厚く形成することによ
って、第7図のシリコン層11の成長を省略し、単一の
再結晶シリコン領域のみからなる活性領域を形成するよ
うにしてもよい。
〔発明の効果〕
本発明によれば、シリコン基板の凹部内に絶縁膜を介し
てシリコン溶融・再結晶化領域を形成するに当って、シ
リコン基板の凸部上にエピタキシャル成長したシリコン
領域を再結晶化の種とすることにより再結晶化シリコン
の品質を向上し、絶縁膜として熱酸化によるSiO□膜
と減圧CVDによる5t(h膜の両方を形成することに
よりシリコン基板の凸部上の絶縁膜除去による段差の発
生および、剥離の際にうけるシリコン基板の凸部のダメ
ージをなくし、シリコン基板の凸部の肩部の絶縁膜をな
めらかにすることにより、再結晶化シリコンに結晶るこ
とを防止することができる。
【図面の簡単な説明】
第1図〜第8図は本発明の方法を実施する1連の工程を
説明する断面図である。 1・・・シリコン基板、   2・・・Si0g膜、3
・・・開口、        4・・・凹部、5・・・
熱酸化Si0g膜、 6・・・CVDによる5iO2Il!、7・・・多結晶
シリコン堆積層、 8・・・エピタキシャル成長シリコン領域、9・・・キ
ャップ層、 10・・・再結晶n゛形シリコン層、 11・・・n−形シリコン層。

Claims (1)

  1. 【特許請求の範囲】 1、シリコン基板上に多数の凹部を穿設し、こうして形
    成された該シリコン基板上の凹凸表面を熱酸化して第1
    の二酸化シリコン膜を形成し、該第1の二酸化シリコン
    膜上に減圧化学気相成長法で第2の二酸化シリコン膜を
    堆積し、その際、上記凹部の底および側面における該第
    2の二酸化シリコン膜は後記熱処理により剥離しないが
    上記凸部上の該第2の二酸化シリコン膜は該後記熱処理
    により剥離するような厚さに該第2の二酸化シリコン膜
    を堆積し、 熱処理を行って上記凸部上の該第2の二酸化シリコン膜
    を選択的に剥離除去させ、 上記第1の二酸化シリコン膜および上記第2の二酸化シ
    リコン膜を上記凸部上に残る該第1の二酸化シリコン膜
    が除去されるまでエッチングして、該凸部において上記
    シリコン基板を選択的に露出させると共に、上記第2の
    二酸化シリコン膜の表面、とりわけ上記凸部の肩部の表
    面、および該第2の二酸化シリコン膜と該露出シリコン
    基板との境界部を平坦またはなだらかな表面となし、該
    第2の二酸化シリコン膜上および該露出シリコン基板上
    にシリコン層を堆積し、その際少なくとも該露出シリコ
    ン基板上ではエピタキシャル成長を行なわしめ、 該シリコン堆積上にキャップ層を形成し、そして、 加熱して該シリコン堆積層のシリコンを溶融し、再結晶
    化する 工程を含むことを特徴とする半導体装置の製造方法。
JP19195785A 1985-09-02 1985-09-02 半導体装置の製造方法 Pending JPS6252920A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19195785A JPS6252920A (ja) 1985-09-02 1985-09-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19195785A JPS6252920A (ja) 1985-09-02 1985-09-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6252920A true JPS6252920A (ja) 1987-03-07

Family

ID=16283258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19195785A Pending JPS6252920A (ja) 1985-09-02 1985-09-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6252920A (ja)

Similar Documents

Publication Publication Date Title
US3974006A (en) Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate
JPS6252920A (ja) 半導体装置の製造方法
JPS60193324A (ja) 半導体基板の製造方法
JP2857456B2 (ja) 半導体膜の製造方法
JPS63260014A (ja) 炭化珪素単結晶薄膜の形成方法
JPH03265157A (ja) 半導体基板の製造方法
JP3160361B2 (ja) Soi基板の製法
JPS62124753A (ja) 絶縁層分離基板の製法
JPS63108717A (ja) 半導体装置の製造方法
JPS6284509A (ja) 半導体装置の製造方法
JPH08222625A (ja) 誘電体分離基板の製造方法
JPH049371B2 (ja)
JP2932544B2 (ja) 誘電体分離基板の製造方法
JPH0258848A (ja) 半導体装置の製造方法
JPH04373146A (ja) 相補型誘電体分離基板の製造方法
JPH0399421A (ja) Soi構造の形成方法
JPS63248137A (ja) 半導体装置の製造方法
JPH0396225A (ja) 半導体基板の製造方法
JPH03167824A (ja) 半導体装置の製造方法
JPS60752A (ja) 半導体装置の製造方法
JPS63137418A (ja) エピタキシヤル成長方法
JPH02135754A (ja) 半導体基体の製造方法
JPS6079711A (ja) 半導体装置の製造方法
JPS63108A (ja) 半導体素子の製造方法
JPH0494113A (ja) 貼り合わせウェハの製造方法