JP3160361B2 - Ｓｏｉ基板の製法 - Google Patents
Ｓｏｉ基板の製法Info
- Publication number
- JP3160361B2 JP3160361B2 JP12389692A JP12389692A JP3160361B2 JP 3160361 B2 JP3160361 B2 JP 3160361B2 JP 12389692 A JP12389692 A JP 12389692A JP 12389692 A JP12389692 A JP 12389692A JP 3160361 B2 JP3160361 B2 JP 3160361B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal layer
- semiconductor crystal
- semiconductor
- opening
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＳＯＩ基板の製法に関す
る。さらに詳しくは、半導体基板上に形成した絶縁膜上
に、該半導体基板の半導体結晶をシードとしてエピタキ
シャル成長により半導体結晶層を形成するＳＯＩ基板の
製法であって、工程を簡略化することができるととも
に、必要なマスク数を減らして、素子の微細化を図るこ
とができるＳＯＩ基板の製法に関する。
る。さらに詳しくは、半導体基板上に形成した絶縁膜上
に、該半導体基板の半導体結晶をシードとしてエピタキ
シャル成長により半導体結晶層を形成するＳＯＩ基板の
製法であって、工程を簡略化することができるととも
に、必要なマスク数を減らして、素子の微細化を図るこ
とができるＳＯＩ基板の製法に関する。
【０００２】なお、本明細書においては、ＳＯＩを絶縁
膜上の半導体結晶層の意味で使用し、シリコン半導体に
限定されず、広く半導体を含む意味で使用する。
膜上の半導体結晶層の意味で使用し、シリコン半導体に
限定されず、広く半導体を含む意味で使用する。
【０００３】
【従来の技術】従来より、絶縁基板上に半導体結晶層を
形成したＳＯＩ基板の製法として、半導体基板上に形成
した絶縁膜に開口部を形成し、露出した半導体基板の半
導体結晶をシードとして絶縁膜上に半導体結晶層をエピ
タキシャル成長させる方法がある。かかるエピタキシャ
ル成長を利用した従来のＳＯＩ基板の製法の工程説明図
を図２に示す。
形成したＳＯＩ基板の製法として、半導体基板上に形成
した絶縁膜に開口部を形成し、露出した半導体基板の半
導体結晶をシードとして絶縁膜上に半導体結晶層をエピ
タキシャル成長させる方法がある。かかるエピタキシャ
ル成長を利用した従来のＳＯＩ基板の製法の工程説明図
を図２に示す。
【０００４】図２に示す製法では、半導体基板11上に絶
縁膜12を形成し、レジスト膜により開口部13を形成す
る。ついで開口部13に露出した半導体結晶を起点とし
て、エピタキシャル成長を行ない、前記開口部13内、さ
らには絶縁膜12上に半導体結晶層14を成長させる。その
のち、半導体基板11上にシリコン窒化膜などの耐酸化膜
15をＣＶＤ法などにより形成し、エッチングによって半
導体結晶層14上にのみ耐酸化膜15が残るようにする。つ
ぎに、半導体基板11に酸化処理を施すことにより、前記
開口部13内にある半導体結晶層を酸化して絶縁膜を形成
し、上部の半導体結晶層と下地の半導体基板を分離す
る。最後に耐酸化膜15を除去することにより、島状の半
導体結晶層が絶縁基板上に形成されたＳＯＩ基板をうる
ことができる。
縁膜12を形成し、レジスト膜により開口部13を形成す
る。ついで開口部13に露出した半導体結晶を起点とし
て、エピタキシャル成長を行ない、前記開口部13内、さ
らには絶縁膜12上に半導体結晶層14を成長させる。その
のち、半導体基板11上にシリコン窒化膜などの耐酸化膜
15をＣＶＤ法などにより形成し、エッチングによって半
導体結晶層14上にのみ耐酸化膜15が残るようにする。つ
ぎに、半導体基板11に酸化処理を施すことにより、前記
開口部13内にある半導体結晶層を酸化して絶縁膜を形成
し、上部の半導体結晶層と下地の半導体基板を分離す
る。最後に耐酸化膜15を除去することにより、島状の半
導体結晶層が絶縁基板上に形成されたＳＯＩ基板をうる
ことができる。
【０００５】
【発明が解決しようとする課題】しかしながら、前述し
た従来の製法では、開口部形成用と、耐酸化膜エッチン
グ用の２種類のマスクが必要であり、工程が複雑化する
とともに、２枚のマスクを用いているため、アライメン
トマージンを考慮する必要があり、素子の微細化を図る
のが困難であるという問題がある。
た従来の製法では、開口部形成用と、耐酸化膜エッチン
グ用の２種類のマスクが必要であり、工程が複雑化する
とともに、２枚のマスクを用いているため、アライメン
トマージンを考慮する必要があり、素子の微細化を図る
のが困難であるという問題がある。
【０００６】本発明は、叙上の事情に鑑み、マスク数を
減らして工程を簡略化することができるとともに、素子
の微細化を図ることができるＳＯＩ基板の製法を提供す
ることを目的とする。
減らして工程を簡略化することができるとともに、素子
の微細化を図ることができるＳＯＩ基板の製法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明のＳＯＩ基板の製
法は、半導体基板上に形成した絶縁膜に開口部を形成
し、該開口部および該開口部付近の絶縁膜上に前記開口
部により露出した半導体結晶をシードとしてエピタキシ
ャル成長することにより、断面が略Ｔ字状であり前記開
口部より広く横方向へ延びる半導体結晶層を形成する工
程と、前記絶縁膜を除去する工程と、前記略Ｔ字状半導
体結晶層の上部裏面および下部垂直面ならびに下部垂直
面周辺の半導体基板表面を除き、前記半導体基板上に耐
酸化膜を形成する工程と、前記半導体基板を酸化処理す
る工程と、前記耐酸化膜を除去する工程とからなること
を特徴としている。
法は、半導体基板上に形成した絶縁膜に開口部を形成
し、該開口部および該開口部付近の絶縁膜上に前記開口
部により露出した半導体結晶をシードとしてエピタキシ
ャル成長することにより、断面が略Ｔ字状であり前記開
口部より広く横方向へ延びる半導体結晶層を形成する工
程と、前記絶縁膜を除去する工程と、前記略Ｔ字状半導
体結晶層の上部裏面および下部垂直面ならびに下部垂直
面周辺の半導体基板表面を除き、前記半導体基板上に耐
酸化膜を形成する工程と、前記半導体基板を酸化処理す
る工程と、前記耐酸化膜を除去する工程とからなること
を特徴としている。
【０００８】
【作用】本発明によれば、絶縁膜の開口部に、露出した
半導体基板をシードとして半導体結晶層をエピタキシャ
ル成長させるに際し、断面が略Ｔ字状であり、前記開口
部より広く横方向へ延びる半導体結晶層をエピタキシャ
ル成長させてから絶縁膜を除去しているため、断面がＴ
字状の半導体結晶層が形成される。このＴ字状半導体結
晶層の上面から耐酸化膜を堆積しているため、Ｔ字状半
導体結晶層の垂直部および上部裏面の酸化したい部分に
は耐酸化膜は堆積されず、耐酸化膜をマスキングしてエ
ッチングすることなく、直接酸化することにより、シリ
コン基板から絶縁分離される。
半導体基板をシードとして半導体結晶層をエピタキシャ
ル成長させるに際し、断面が略Ｔ字状であり、前記開口
部より広く横方向へ延びる半導体結晶層をエピタキシャ
ル成長させてから絶縁膜を除去しているため、断面がＴ
字状の半導体結晶層が形成される。このＴ字状半導体結
晶層の上面から耐酸化膜を堆積しているため、Ｔ字状半
導体結晶層の垂直部および上部裏面の酸化したい部分に
は耐酸化膜は堆積されず、耐酸化膜をマスキングしてエ
ッチングすることなく、直接酸化することにより、シリ
コン基板から絶縁分離される。
【０００９】
【実施例】つぎに、図面を参照しながら本発明のＳＯＩ
基板の製法を詳細に説明する。図１は本発明の一実施例
にかかわるＳＯＩ基板の製法を示す工程図である。
基板の製法を詳細に説明する。図１は本発明の一実施例
にかかわるＳＯＩ基板の製法を示す工程図である。
【００１０】まず図１のａ工程に示すように半導体基板
１上に形成した絶縁膜２に開口部３を形成し、その開口
部３および絶縁膜２上に半導体基板１の結晶をシードと
して半導体結晶層４をエピタキシャル成長させる。具体
例としては、シリコン半導体基板１の表面に絶縁膜であ
るシリコン酸化膜をたとえばＬＰ−ＣＶＤ法により0.5
μｍ形成し、ホトレジストにより部分的にエッチング除
去して開口部３を形成する。そして、ジクロルシラン
（ＳｉＨ2 Ｃｌ2 ）、塩化水素（ＨＣｌ）および水素
（Ｈ2 ）のガスを用いて1100〜1200℃で反応させ、開口
部３により露出したシリコン半導体基板をシードとして
半導体結晶層４であるシリコン単結晶をエピタキシャル
成長させる。この半導体結晶層４は半導体基板と同種の
性質を有するため、露出した半導体基板１のシリコン結
晶をシードとしてエピタキシャル成長する。したがっ
て、最初のうちはシリコン酸化膜の腐蝕除去された開口
部３のみに縦方向に選択的にエピタキシャル成長し、開
口部３内のエピタキシャル成長が完了し、シリコン酸化
膜と同じ高さの位置までエピタキシャル成長が行われる
と、引き続き絶縁膜２上を横方向にエピタキシャル成長
すると共に、縦方向にもエピタキシャル成長が行われ、
図１のａ工程に示すようにシリコンの半導体結晶層４が
形成される。このばあいに、半導体結晶層４は、図１に
示されるように、断面が略Ｔ字状であり前記開口部３よ
り広く横方向へ延びるように形成される。この横方向へ
の広がりの程度は、長い時間行えば長く形成でき、半導
体結晶層４の上部４ａの下面の半導体基板表面からの距
離をａ、半導体結晶層４の上部４ａの横方向突出長さを
ｂ（ａ、ｂについてはｂ工程参照）としたときに、ｂ／
ａ＞１であるのが好ましい。ｂ／ａが小さいと後述する
耐酸化膜堆積の際、半導体結晶層４の根本にも堆積され
て酸化処理ができなくなるからである。
１上に形成した絶縁膜２に開口部３を形成し、その開口
部３および絶縁膜２上に半導体基板１の結晶をシードと
して半導体結晶層４をエピタキシャル成長させる。具体
例としては、シリコン半導体基板１の表面に絶縁膜であ
るシリコン酸化膜をたとえばＬＰ−ＣＶＤ法により0.5
μｍ形成し、ホトレジストにより部分的にエッチング除
去して開口部３を形成する。そして、ジクロルシラン
（ＳｉＨ2 Ｃｌ2 ）、塩化水素（ＨＣｌ）および水素
（Ｈ2 ）のガスを用いて1100〜1200℃で反応させ、開口
部３により露出したシリコン半導体基板をシードとして
半導体結晶層４であるシリコン単結晶をエピタキシャル
成長させる。この半導体結晶層４は半導体基板と同種の
性質を有するため、露出した半導体基板１のシリコン結
晶をシードとしてエピタキシャル成長する。したがっ
て、最初のうちはシリコン酸化膜の腐蝕除去された開口
部３のみに縦方向に選択的にエピタキシャル成長し、開
口部３内のエピタキシャル成長が完了し、シリコン酸化
膜と同じ高さの位置までエピタキシャル成長が行われる
と、引き続き絶縁膜２上を横方向にエピタキシャル成長
すると共に、縦方向にもエピタキシャル成長が行われ、
図１のａ工程に示すようにシリコンの半導体結晶層４が
形成される。このばあいに、半導体結晶層４は、図１に
示されるように、断面が略Ｔ字状であり前記開口部３よ
り広く横方向へ延びるように形成される。この横方向へ
の広がりの程度は、長い時間行えば長く形成でき、半導
体結晶層４の上部４ａの下面の半導体基板表面からの距
離をａ、半導体結晶層４の上部４ａの横方向突出長さを
ｂ（ａ、ｂについてはｂ工程参照）としたときに、ｂ／
ａ＞１であるのが好ましい。ｂ／ａが小さいと後述する
耐酸化膜堆積の際、半導体結晶層４の根本にも堆積され
て酸化処理ができなくなるからである。
【００１１】つぎに、図１のｂ工程に示すように、絶縁
膜２をすべて除去する。具体例としては、シリコン酸化
膜を10％フッ化水素酸液を用いてすべて除去する。その
結果、図１のｂ工程に示すように、断面がＴ字状のシリ
コン半導体結晶層４が、半導体基板１上に形成される。
膜２をすべて除去する。具体例としては、シリコン酸化
膜を10％フッ化水素酸液を用いてすべて除去する。その
結果、図１のｂ工程に示すように、断面がＴ字状のシリ
コン半導体結晶層４が、半導体基板１上に形成される。
【００１２】ついで、半導体基板１上に上部からの堆積
法により耐酸化膜５を形成する。このばあい、前記半導
体結晶層４は横方向に広がりをもつ断面略Ｔ字状である
ので、前記半導体結晶層４の上部４ａの裏面および下部
４ｂの垂直面ならびに下部垂直面周辺の半導体基板１表
面には耐酸化膜５が形成されない（図１のｃ工程参
照）。具体例としては、モノシラン（ＳｉＨ4 ）と、ア
ンモニア（ＮＨ3 ）のガスを導入して、プラズマＣＶＤ
法により気相反応させ、前述した部分を除いた半導体基
板１および前記半導体結晶層４ａの上部頂面上に耐酸化
膜としてのＳｉ3 Ｎ4 膜が堆積する。
法により耐酸化膜５を形成する。このばあい、前記半導
体結晶層４は横方向に広がりをもつ断面略Ｔ字状である
ので、前記半導体結晶層４の上部４ａの裏面および下部
４ｂの垂直面ならびに下部垂直面周辺の半導体基板１表
面には耐酸化膜５が形成されない（図１のｃ工程参
照）。具体例としては、モノシラン（ＳｉＨ4 ）と、ア
ンモニア（ＮＨ3 ）のガスを導入して、プラズマＣＶＤ
法により気相反応させ、前述した部分を除いた半導体基
板１および前記半導体結晶層４ａの上部頂面上に耐酸化
膜としてのＳｉ3 Ｎ4 膜が堆積する。
【００１３】つぎに図１のｄ工程に示すように、前記耐
酸化膜を耐酸化マスクとして熱酸化を行ない、島状の半
導体結晶層４を形成する。具体例としては、950 〜1000
℃で約60分の熱処理をすると、前述した耐酸化膜５が堆
積していない部分のシリコンが酸化されてシリコン酸化
膜６となり、半導体結晶層４が半導体基板１から絶縁さ
れる。さらに、950 〜1000℃で約30分の熱酸化を行う
と、さらに酸化が進行し、図１のｅ工程に示すように、
半導体結晶層４の上部の底面が平坦化され、半導体基板
１から完全に絶縁分離されたシリコンアイランドが形成
される。
酸化膜を耐酸化マスクとして熱酸化を行ない、島状の半
導体結晶層４を形成する。具体例としては、950 〜1000
℃で約60分の熱処理をすると、前述した耐酸化膜５が堆
積していない部分のシリコンが酸化されてシリコン酸化
膜６となり、半導体結晶層４が半導体基板１から絶縁さ
れる。さらに、950 〜1000℃で約30分の熱酸化を行う
と、さらに酸化が進行し、図１のｅ工程に示すように、
半導体結晶層４の上部の底面が平坦化され、半導体基板
１から完全に絶縁分離されたシリコンアイランドが形成
される。
【００１４】最後に耐酸化膜をリン酸（Ｈ3 ＰＯ4 ）に
より除去することによりＳＯＩ基板の製法が完了する。
より除去することによりＳＯＩ基板の製法が完了する。
【００１５】なおエピタキシャル成長する半導体材料と
しては、前述の例の他に炭化ケイ素（ＳｉＣ）、ＳｉＧ
ｅやＡｌＧａＡｓなどの化合物半導体でも同様に形成で
きることはいうまでもない。さらに、半導体基板として
もシリコン単結晶半導体の他に単結晶炭化ケイ素でも同
様に形成できることはいうまでもない。
しては、前述の例の他に炭化ケイ素（ＳｉＣ）、ＳｉＧ
ｅやＡｌＧａＡｓなどの化合物半導体でも同様に形成で
きることはいうまでもない。さらに、半導体基板として
もシリコン単結晶半導体の他に単結晶炭化ケイ素でも同
様に形成できることはいうまでもない。
【００１６】
【発明の効果】以上説明したように、本発明の製法によ
れば、耐酸化膜形成後にマスクを用いて部分的に該耐酸
化膜を除去する必要がないので、工程を簡略化すること
ができる。また、使用するマスクの数がひとつで済むの
で、アライメントマージンの必要がなく素子の微細化を
図ることができる。
れば、耐酸化膜形成後にマスクを用いて部分的に該耐酸
化膜を除去する必要がないので、工程を簡略化すること
ができる。また、使用するマスクの数がひとつで済むの
で、アライメントマージンの必要がなく素子の微細化を
図ることができる。
【図１】本発明の位置実施例にかかわるＳＯＩ基板の製
造工程を示す図である。
造工程を示す図である。
【図２】従来のエピタキシャル成長法によるＳＯＩ基板
の製造工程を示す図である。
の製造工程を示す図である。
１ 半導体基板 ２ 絶縁膜 ３ 開口部 ４ 半導体結晶層 ５ 耐酸化膜
Claims (3)
- 【請求項１】 半導体基板上に形成した絶縁膜に開口部
を形成し、該開口部および該開口部付近の絶縁膜上に前
記開口部により露出した半導体結晶をシードとしてエピ
タキシャル成長することにより、断面が略Ｔ字状であり
前記開口部より広く横方向へ延びる半導体結晶層を形成
する工程と、前記絶縁膜を除去する工程と、前記略Ｔ字
状半導体結晶層の上部裏面および下部垂直面ならびに下
部垂直面周辺の半導体基板表面を除き、前記半導体基板
上に耐酸化膜を形成する工程と、前記半導体基板を酸化
処理する工程と、前記耐酸化膜を除去する工程とからな
ることを特徴とするＳＯＩ基板の製法。 - 【請求項２】 前記略Ｔ字状半導体結晶層が、式ｂ／ａ
＞１（ただし、ａは前記半導体結晶層の上部下面の半導
体基板表面からの距離、ｂは前記半導体結晶層の上部の
横方向突出長さをそれぞれ表わす）を満足する請求項１
記載の製法。 - 【請求項３】 前記耐酸化膜の形成がＣＶＤ法によりシ
リコンチッ化膜が堆積されてなされる請求項１記載の製
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12389692A JP3160361B2 (ja) | 1992-05-15 | 1992-05-15 | Ｓｏｉ基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12389692A JP3160361B2 (ja) | 1992-05-15 | 1992-05-15 | Ｓｏｉ基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05326399A JPH05326399A (ja) | 1993-12-10 |
| JP3160361B2 true JP3160361B2 (ja) | 2001-04-25 |
Family
ID=14872024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12389692A Expired - Fee Related JP3160361B2 (ja) | 1992-05-15 | 1992-05-15 | Ｓｏｉ基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3160361B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635411A (en) * | 1991-11-12 | 1997-06-03 | Rohm Co., Ltd. | Method of making semiconductor apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154281A (en) * | 1978-05-26 | 1979-12-05 | Hitachi Ltd | Bipolar semiconductor device and its manufacture |
| JPS5559767A (en) * | 1978-10-30 | 1980-05-06 | Hitachi Ltd | Semiconductor device, method of fabricating the same and application thereof |
| JPS5788767A (en) * | 1980-11-25 | 1982-06-02 | Hitachi Ltd | Semiconductor device and manufacture thereof |
-
1992
- 1992-05-15 JP JP12389692A patent/JP3160361B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05326399A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0555479B2 (ja) | ||
| JP3160361B2 (ja) | Ｓｏｉ基板の製法 | |
| US5525536A (en) | Method for producing SOI substrate and semiconductor device using the same | |
| JPH11181567A (ja) | 炭化珪素の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JP3206944B2 (ja) | 半導体装置 | |
| JPH0612757B2 (ja) | Ｓｏｉ膜の製造方法 | |
| JPH10284588A (ja) | 半導体装置の製造方法 | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JPH10313049A (ja) | 半導体装置およびその製造方法 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JPH06326089A (ja) | 素子分離構造の形成方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JPH01189914A (ja) | 半導体装置の製造方法 | |
| JPH0399421A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0258848A (ja) | 半導体装置の製造方法 | |
| JPS63260014A (ja) | 炭化珪素単結晶薄膜の形成方法 | |
| JPS6320018B2 (ja) | ||
| JPS62276850A (ja) | 半導体装置の製造方法 | |
| JPS63108717A (ja) | 半導体装置の製造方法 | |
| JPS63124445A (ja) | 半導体装置の製造方法 | |
| JPH07147233A (ja) | 半導体薄膜の製造方法 | |
| JPS6252920A (ja) | 半導体装置の製造方法 | |
| JPS6122645A (ja) | 半導体デバイス用基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |