JPH06326089A - 素子分離構造の形成方法 - Google Patents
素子分離構造の形成方法Info
- Publication number
- JPH06326089A JPH06326089A JP11059793A JP11059793A JPH06326089A JP H06326089 A JPH06326089 A JP H06326089A JP 11059793 A JP11059793 A JP 11059793A JP 11059793 A JP11059793 A JP 11059793A JP H06326089 A JPH06326089 A JP H06326089A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- forming
- oxide film
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】素子分離構造の形成方法において、歩留りを向
上させること。 【構成】シリコン基板１１上に、パッド酸化膜１２、耐
酸化性膜１１及び非晶質シリコンあるいは微結晶シリコ
ンからなる微小粒子のシリコン膜１３を順次形成する。
耐酸化性膜１４上に素子形成領域１６を規定するレジス
ト１５をパターン形成する。このレジスト１５をマスク
として、エッチングによりシリコン膜１３の一部をパタ
ーニングする（図2(a)）。レジスト１５を取り除いた
後、耐酸化性膜１４をマスクとした選択的な熱処理を行
い、フィールド酸化膜１７を成長させる（図2(ｂ) ）。 【効果】バーズビーク１８の表面に凹凸ができないた
め、バーズビークに電極材料が残留せず、ゲート電極の
ショートを無くすことができる。
上させること。 【構成】シリコン基板１１上に、パッド酸化膜１２、耐
酸化性膜１１及び非晶質シリコンあるいは微結晶シリコ
ンからなる微小粒子のシリコン膜１３を順次形成する。
耐酸化性膜１４上に素子形成領域１６を規定するレジス
ト１５をパターン形成する。このレジスト１５をマスク
として、エッチングによりシリコン膜１３の一部をパタ
ーニングする（図2(a)）。レジスト１５を取り除いた
後、耐酸化性膜１４をマスクとした選択的な熱処理を行
い、フィールド酸化膜１７を成長させる（図2(ｂ) ）。 【効果】バーズビーク１８の表面に凹凸ができないた
め、バーズビークに電極材料が残留せず、ゲート電極の
ショートを無くすことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の表面に選
択的にフィールド酸化膜を成長させることによって素子
形成領域を分離するための、素子分離構造の形成方法に
関する。
択的にフィールド酸化膜を成長させることによって素子
形成領域を分離するための、素子分離構造の形成方法に
関する。
【０００２】
【従来の技術】従来より、半導体基板上に形成される複
数の素子を電気的に分離する方法として、いわゆるＬＯ
ＣＯＳ(Local Oxidation of Silicon)法が広く採用され
ている。このＬＯＣＯＳ法では、シリコン基板上にパッ
ド酸化膜が形成され、このパッド酸化膜上に、素子形成
領域を規定する窒化シリコン膜がパターン形成される。
この窒化シリコン膜をマスクとしてシリコン基板の表面
を熱酸化することによって、窒化シリコン膜からはみ出
た部分のパッド酸化膜が選択的に酸化され、その結果素
子形成領域の周囲にフィールド酸化膜が成長する。この
フィールド酸化膜によって素子形成領域間の分離が達成
される。
数の素子を電気的に分離する方法として、いわゆるＬＯ
ＣＯＳ(Local Oxidation of Silicon)法が広く採用され
ている。このＬＯＣＯＳ法では、シリコン基板上にパッ
ド酸化膜が形成され、このパッド酸化膜上に、素子形成
領域を規定する窒化シリコン膜がパターン形成される。
この窒化シリコン膜をマスクとしてシリコン基板の表面
を熱酸化することによって、窒化シリコン膜からはみ出
た部分のパッド酸化膜が選択的に酸化され、その結果素
子形成領域の周囲にフィールド酸化膜が成長する。この
フィールド酸化膜によって素子形成領域間の分離が達成
される。
【０００３】しかしながら、上記ＬＯＣＯＳ法におい
て、フィールド酸化膜はマスクとして用いた窒化シリコ
ン膜のエッジ部から鳥の嘴状に食い込んで横方向にも成
長し、いわゆるバーズビークが発生する。このように、
バーズビークが発生することは、それだけ素子分離領域
という、いわば不活性領域の面積が増大することであり
る。そのため、実質的な素子形成領域の面積が小さくな
ってしまい、超高集積化実現への大きな障害となってい
る。
て、フィールド酸化膜はマスクとして用いた窒化シリコ
ン膜のエッジ部から鳥の嘴状に食い込んで横方向にも成
長し、いわゆるバーズビークが発生する。このように、
バーズビークが発生することは、それだけ素子分離領域
という、いわば不活性領域の面積が増大することであり
る。そのため、実質的な素子形成領域の面積が小さくな
ってしまい、超高集積化実現への大きな障害となってい
る。
【０００４】上記問題を解決するため、ＬＯＰＯＳ法と
称される素子分離構造の形成方法が提案されている。こ
のＬＯＰＯＳ法による素子分離技術を、図４及び図５に
示す。ＬＯＰＯＳ法では、まず図４（ａ）に示すよう
に、シリコン基板１の表面にパッド酸化膜２が形成さ
れ、次いで図４（ｂ）に示すように、ＣＶＤ(Chemical
Vapor Deposition) 法によってパッド酸化膜２上にポリ
シリコン膜３が形成される。さらに、図４（ｃ）に示す
ように、ポリシリコン膜３上に窒化シリコン膜４が形成
される。この窒化シリコン膜４上には、素子形成領域８
を規定するレジスト９がパターン形成される。
称される素子分離構造の形成方法が提案されている。こ
のＬＯＰＯＳ法による素子分離技術を、図４及び図５に
示す。ＬＯＰＯＳ法では、まず図４（ａ）に示すよう
に、シリコン基板１の表面にパッド酸化膜２が形成さ
れ、次いで図４（ｂ）に示すように、ＣＶＤ(Chemical
Vapor Deposition) 法によってパッド酸化膜２上にポリ
シリコン膜３が形成される。さらに、図４（ｃ）に示す
ように、ポリシリコン膜３上に窒化シリコン膜４が形成
される。この窒化シリコン膜４上には、素子形成領域８
を規定するレジスト９がパターン形成される。
【０００５】次に、図５（ａ）に示すように、レジスト
９をマスクとして、レジスト９からはみ出た部分の窒化
シリコン膜４がエッチングされる。その結果、素子形成
領域８上には選択的に窒化シリコン膜４が残る。このと
き、ポリシリコン膜３も最初の膜厚の半分程度までエッ
チングされる。そして、残存した窒化シリコン膜４をマ
スクとしてシリコン基板１が熱酸化される。そうする
と、図５（ｂ）に示すように、窒化シリコン膜４からは
み出た部分のポリシリコン膜３及びパッド酸化膜２が選
択的に酸化されることによって、フィールド酸化膜５が
成長する。このとき、窒化シリコン膜４直下のポリシリ
コン膜３には酸素が速やかに浸透しないので、ポリシリ
コン膜３がバリアとなってフィールド酸化膜５が横方向
にはあまり成長しない。つまり、バーズビーク７が素子
形成領域８内にあまり長く延びない。しかる後、図５
（ｃ）に示すように、素子形成領域８上の窒化シリコン
膜４、ポリシリコン膜３及びパッド酸化膜２が除去さ
れ、フィールド酸化膜５によって分離された素子形成領
域８が形成される。
９をマスクとして、レジスト９からはみ出た部分の窒化
シリコン膜４がエッチングされる。その結果、素子形成
領域８上には選択的に窒化シリコン膜４が残る。このと
き、ポリシリコン膜３も最初の膜厚の半分程度までエッ
チングされる。そして、残存した窒化シリコン膜４をマ
スクとしてシリコン基板１が熱酸化される。そうする
と、図５（ｂ）に示すように、窒化シリコン膜４からは
み出た部分のポリシリコン膜３及びパッド酸化膜２が選
択的に酸化されることによって、フィールド酸化膜５が
成長する。このとき、窒化シリコン膜４直下のポリシリ
コン膜３には酸素が速やかに浸透しないので、ポリシリ
コン膜３がバリアとなってフィールド酸化膜５が横方向
にはあまり成長しない。つまり、バーズビーク７が素子
形成領域８内にあまり長く延びない。しかる後、図５
（ｃ）に示すように、素子形成領域８上の窒化シリコン
膜４、ポリシリコン膜３及びパッド酸化膜２が除去さ
れ、フィールド酸化膜５によって分離された素子形成領
域８が形成される。
【０００６】
【発明が解決しようとする課題】上記ＬＯＰＯＳ法によ
ると、バーズビークの短いフィールド酸化膜を形成でき
るから、必要以上に素子形成領域を大きくする必要がな
く、超高集積化実現へ貢献できる。しかしながら、ＬＯ
ＰＯＳ法にて得た素子分離構造では、後の工程で形成さ
れるゲート電極のショートの原因となり、歩留りが悪く
なることがある。というのは、ＬＯＰＯＳ法では、図６
に示すように、フィールド酸化膜５のバーズビーク７の
横方向への成長を抑制するバリアとしてポリシリコン膜
３を用いているが、このポリシリコン膜３は粒子が大き
く、熱酸化によりフィールド酸化膜５を成長させると、
バーズビーク７がポリシリコン膜３の粒子に沿って酸化
成長する。そのため、図７に示すように、バーズビーク
７の表面に凹凸ができ、クレータ７ａが発生する。この
状態でポリシリコン等の電極材料が堆積され、ゲート電
極がパターン形成されると、バーズビーク７に発生した
クレータ７ａに電極材料が残ってしまい、ゲート電極の
ショートの原因となるのである。
ると、バーズビークの短いフィールド酸化膜を形成でき
るから、必要以上に素子形成領域を大きくする必要がな
く、超高集積化実現へ貢献できる。しかしながら、ＬＯ
ＰＯＳ法にて得た素子分離構造では、後の工程で形成さ
れるゲート電極のショートの原因となり、歩留りが悪く
なることがある。というのは、ＬＯＰＯＳ法では、図６
に示すように、フィールド酸化膜５のバーズビーク７の
横方向への成長を抑制するバリアとしてポリシリコン膜
３を用いているが、このポリシリコン膜３は粒子が大き
く、熱酸化によりフィールド酸化膜５を成長させると、
バーズビーク７がポリシリコン膜３の粒子に沿って酸化
成長する。そのため、図７に示すように、バーズビーク
７の表面に凹凸ができ、クレータ７ａが発生する。この
状態でポリシリコン等の電極材料が堆積され、ゲート電
極がパターン形成されると、バーズビーク７に発生した
クレータ７ａに電極材料が残ってしまい、ゲート電極の
ショートの原因となるのである。
【０００７】本発明は、上記に鑑み、フィールド酸化膜
のバーズビークでのクレータの発生を抑制して、ゲート
電極のショートを無くし、歩留りを向上させ得る素子分
離構造の形成方法の提供を目的とする。
のバーズビークでのクレータの発生を抑制して、ゲート
電極のショートを無くし、歩留りを向上させ得る素子分
離構造の形成方法の提供を目的とする。
【０００８】
【課題を解決するための手段及び作用】本発明による素
子分離構造の形成方法は、半導体基板上にパッド酸化膜
を形成する工程、上記パッド酸化膜上に微小粒子のシリ
コン膜を形成する工程、上記シリコン膜上に耐酸化性膜
を形成する工程、所定領域に上記耐酸化性膜が残るよう
に、シリコン膜の一部を選択的にエッチングする工程、
及び上記工程で残存した耐酸化性膜をマスクとした選択
的な酸化により、耐酸化性膜が残存している領域以外の
領域にフィールド酸化膜を成長させる工程を含むもので
ある。
子分離構造の形成方法は、半導体基板上にパッド酸化膜
を形成する工程、上記パッド酸化膜上に微小粒子のシリ
コン膜を形成する工程、上記シリコン膜上に耐酸化性膜
を形成する工程、所定領域に上記耐酸化性膜が残るよう
に、シリコン膜の一部を選択的にエッチングする工程、
及び上記工程で残存した耐酸化性膜をマスクとした選択
的な酸化により、耐酸化性膜が残存している領域以外の
領域にフィールド酸化膜を成長させる工程を含むもので
ある。
【０００９】なお、上記シリコン膜は、非晶質シリコン
あるいは微結晶シリコンからなり、上記耐酸化性膜は、
窒化シリコンからなる。上記素子分離構造の形成方法で
は、非晶質シリコンあるいは微結晶シリコンからなるシ
リコン膜がフィールド酸化膜のバーズビークの横方向へ
の成長を抑制するバリアとして機能する。このシリコン
膜は非常に粒子が小さいため、バーズビークがシリコン
膜の粒子に沿って酸化成長しても、バーズビークの表面
に凹凸ができない。したがって、後の工程でポリシリコ
ン等の電極材料が堆積され、ゲート電極がパターン形成
されても、バーズビークに電極材料が残留する可能性が
低くなる。よって、ゲート電極のショートの発生が抑制
され、歩留りを向上させ得る。
あるいは微結晶シリコンからなり、上記耐酸化性膜は、
窒化シリコンからなる。上記素子分離構造の形成方法で
は、非晶質シリコンあるいは微結晶シリコンからなるシ
リコン膜がフィールド酸化膜のバーズビークの横方向へ
の成長を抑制するバリアとして機能する。このシリコン
膜は非常に粒子が小さいため、バーズビークがシリコン
膜の粒子に沿って酸化成長しても、バーズビークの表面
に凹凸ができない。したがって、後の工程でポリシリコ
ン等の電極材料が堆積され、ゲート電極がパターン形成
されても、バーズビークに電極材料が残留する可能性が
低くなる。よって、ゲート電極のショートの発生が抑制
され、歩留りを向上させ得る。
【００１０】上記パッド酸化膜の膜厚は、５００Å以下
とするのが好ましい。パッド酸化膜の膜厚が厚く形成さ
れると、後の工程で形成されるフィールド酸化膜のバー
ズビークが横方向に長く成長してしまい、その結果素子
形成領域が短くなってしまうからである。上記シリコン
膜の膜厚は、１５００Å以下とするのが好ましい。シリ
コン膜が１５００Åより厚く形成されると、バーズビー
クの立ち上がりが急峻になり、半導体基板とフィールド
酸化膜の表面との間に明確な段差が生じる恐れがある。
即ち、バーズビークを妥当な形状とするためには、上記
の膜厚条件が遵守されるのが好ましいのである。
とするのが好ましい。パッド酸化膜の膜厚が厚く形成さ
れると、後の工程で形成されるフィールド酸化膜のバー
ズビークが横方向に長く成長してしまい、その結果素子
形成領域が短くなってしまうからである。上記シリコン
膜の膜厚は、１５００Å以下とするのが好ましい。シリ
コン膜が１５００Åより厚く形成されると、バーズビー
クの立ち上がりが急峻になり、半導体基板とフィールド
酸化膜の表面との間に明確な段差が生じる恐れがある。
即ち、バーズビークを妥当な形状とするためには、上記
の膜厚条件が遵守されるのが好ましいのである。
【００１１】また、シリコン膜の膜厚は、耐酸化性膜よ
りも薄いことが好ましい。シリコン膜が耐酸化性膜より
も厚いと、上記と同様に、バーズビークの立ち上がりが
急峻になって、半導体基板とフィールド酸化膜の表面と
の間に大きな段差が生じ、素子分離領域が長くなる。そ
の結果、素子形成領域が短くなるからである。上記シリ
コン膜の形成方法として、ＬＰＣＶＤ法を採用し、かつ
その堆積温度が５００℃ないし６００℃の範囲内である
ことが好ましい。非晶質シリコンあるいは微結晶シリコ
ンといった微小粒子シリコンと、多結晶シリコンとの成
膜温度の差を考慮しなければならないからである。つま
り、堆積温度が６００℃以上と高いと上記微小粒子シリ
コンが多結晶シリコンとなってしまい、一方５００℃以
下と低いと反応ガスが分解せず、微小粒子シリコンが成
長しないからである。
りも薄いことが好ましい。シリコン膜が耐酸化性膜より
も厚いと、上記と同様に、バーズビークの立ち上がりが
急峻になって、半導体基板とフィールド酸化膜の表面と
の間に大きな段差が生じ、素子分離領域が長くなる。そ
の結果、素子形成領域が短くなるからである。上記シリ
コン膜の形成方法として、ＬＰＣＶＤ法を採用し、かつ
その堆積温度が５００℃ないし６００℃の範囲内である
ことが好ましい。非晶質シリコンあるいは微結晶シリコ
ンといった微小粒子シリコンと、多結晶シリコンとの成
膜温度の差を考慮しなければならないからである。つま
り、堆積温度が６００℃以上と高いと上記微小粒子シリ
コンが多結晶シリコンとなってしまい、一方５００℃以
下と低いと反応ガスが分解せず、微小粒子シリコンが成
長しないからである。
【００１２】また、上記ＬＰＣＶＤ法によりシリコン膜
を成長させる際に、反応ガスとしてシランガスを用いる
ことが好ましい。シランガスは分解温度が低く、低温化
が図れるからである。
を成長させる際に、反応ガスとしてシランガスを用いる
ことが好ましい。シランガスは分解温度が低く、低温化
が図れるからである。
【００１３】
【実施例】以下、本発明の一実施例を添付図面に基づき
詳細に説明する。図１及び図２は、本発明の一実施例に
係る素子分離構造の形成方法を工程順に示す断面図であ
る。これらの図を参照して、本実施例の素子分離構造の
形成方法では、まずパッド酸化膜を形成する。即ち、図
１（ａ）に示すように、シリコン基板１１を約９００℃
程度の酸素雰囲気中で酸化する。そうすると、熱酸化膜
（ＳｉＯ2 ）が成長し、その結果シリコン基板１１上に
パッド酸化膜１２が形成される。パッド酸化膜１２の膜
厚は可及的に薄く形成することが好ましく、例えば３０
０Åと５００Å以下の膜厚とするのが好ましい。
詳細に説明する。図１及び図２は、本発明の一実施例に
係る素子分離構造の形成方法を工程順に示す断面図であ
る。これらの図を参照して、本実施例の素子分離構造の
形成方法では、まずパッド酸化膜を形成する。即ち、図
１（ａ）に示すように、シリコン基板１１を約９００℃
程度の酸素雰囲気中で酸化する。そうすると、熱酸化膜
（ＳｉＯ2 ）が成長し、その結果シリコン基板１１上に
パッド酸化膜１２が形成される。パッド酸化膜１２の膜
厚は可及的に薄く形成することが好ましく、例えば３０
０Åと５００Å以下の膜厚とするのが好ましい。
【００１４】上記パッド酸化膜形成工程が終了すると、
粒子の非常に小さいシリコン膜を形成する。即ち、ＬＰ
ＣＶＤ(Low Pressure Chemical Vapor Deposition)装置
を用いて、微小粒子のシリコン膜が形成される。具体的
には、膜形成室の温度を５００〜６００℃程度（例えば
５８０℃）とし、シラン（ＳｉＨ4 ）ガスを熱分解し
て、非結晶シリコン膜あるいは微結晶シリコン膜を堆積
させ、図１（ｂ）に示すように、パッド酸化膜１２上に
シリコン膜１３を形成する。シリコン膜１３の膜厚は、
１５００Å以下とするのが好ましく、例えば１２００Å
とする。
粒子の非常に小さいシリコン膜を形成する。即ち、ＬＰ
ＣＶＤ(Low Pressure Chemical Vapor Deposition)装置
を用いて、微小粒子のシリコン膜が形成される。具体的
には、膜形成室の温度を５００〜６００℃程度（例えば
５８０℃）とし、シラン（ＳｉＨ4 ）ガスを熱分解し
て、非結晶シリコン膜あるいは微結晶シリコン膜を堆積
させ、図１（ｂ）に示すように、パッド酸化膜１２上に
シリコン膜１３を形成する。シリコン膜１３の膜厚は、
１５００Å以下とするのが好ましく、例えば１２００Å
とする。
【００１５】上記シリコン膜形成工程が終了すると、耐
酸化性膜を形成する。即ち、例えばＬＰＣＶＤ装置を用
いて、耐酸化性膜が形成される。具体的には、膜形成室
の温度を例えば７５０℃とし、ジクロロシラン（ＳｉＨ
2 Ｃｌ2 ）ガスとアンモニア（ＮＨ3 ）ガスとを反応さ
せて、窒化シリコン膜（Ｓｉ3 Ｎ4 ）を堆積させ、図１
（ｃ）に示すように、シリコン膜１３上に耐酸化性膜１
４を形成する。耐酸化性膜１４の膜厚は、シリコン膜１
３よりも厚いことが好ましく、例えば３０００Åとす
る。
酸化性膜を形成する。即ち、例えばＬＰＣＶＤ装置を用
いて、耐酸化性膜が形成される。具体的には、膜形成室
の温度を例えば７５０℃とし、ジクロロシラン（ＳｉＨ
2 Ｃｌ2 ）ガスとアンモニア（ＮＨ3 ）ガスとを反応さ
せて、窒化シリコン膜（Ｓｉ3 Ｎ4 ）を堆積させ、図１
（ｃ）に示すように、シリコン膜１３上に耐酸化性膜１
４を形成する。耐酸化性膜１４の膜厚は、シリコン膜１
３よりも厚いことが好ましく、例えば３０００Åとす
る。
【００１６】上記耐酸化性膜形成工程が終了すると、素
子形成領域を規定する。即ち、図２（ａ）に示すよう
に、耐酸化性膜１４上にレジスト１５をパターン形成す
る。このレジスト１５がトランジスタ等の素子を形成す
る領域、つまり素子形成領域１６を規定するパターンと
なる。このレジスト１５をマスクとして、異方性エッチ
ング（例えばＲＩＥ（Reactive Ion Etching) ）により
レジスト１５からはみ出た部分のシリコン膜１３の一部
をパターニングする。
子形成領域を規定する。即ち、図２（ａ）に示すよう
に、耐酸化性膜１４上にレジスト１５をパターン形成す
る。このレジスト１５がトランジスタ等の素子を形成す
る領域、つまり素子形成領域１６を規定するパターンと
なる。このレジスト１５をマスクとして、異方性エッチ
ング（例えばＲＩＥ（Reactive Ion Etching) ）により
レジスト１５からはみ出た部分のシリコン膜１３の一部
をパターニングする。
【００１７】上記素子形成領域規定上程が終了すると、
フィールド酸化膜を成長させる。即ち、上記工程でマス
クとして用いたレジスト１５を取り除いた後、耐酸化性
膜１４をマスクとした選択的な熱処理を行う。そうする
と、耐酸化性膜１４からはみ出た部分のパッド酸化膜
（ＳｉＯ2 ）１２が熱酸化され、その結果、図２（ｂ）
に示すように、フィールド酸化膜１７が成長する。この
熱酸化処理は、例えば約９８０℃程度の水蒸気雰囲気中
で約６時間程度行われ、それによってフィールド酸化膜
１７の膜厚は約８０００Åとなる。このとき、耐酸化性
膜１４直下のシリコン膜１３には酸素が速やかに浸透し
ないので、シリコン膜１３がバリアとなってフィールド
酸化膜１７が横方向にはあまり成長しない。つまり、バ
ーズビーク１８が素子形成領域１６内にあまり長く延び
ず、広い素子形成領域１６を得ることができる。
フィールド酸化膜を成長させる。即ち、上記工程でマス
クとして用いたレジスト１５を取り除いた後、耐酸化性
膜１４をマスクとした選択的な熱処理を行う。そうする
と、耐酸化性膜１４からはみ出た部分のパッド酸化膜
（ＳｉＯ2 ）１２が熱酸化され、その結果、図２（ｂ）
に示すように、フィールド酸化膜１７が成長する。この
熱酸化処理は、例えば約９８０℃程度の水蒸気雰囲気中
で約６時間程度行われ、それによってフィールド酸化膜
１７の膜厚は約８０００Åとなる。このとき、耐酸化性
膜１４直下のシリコン膜１３には酸素が速やかに浸透し
ないので、シリコン膜１３がバリアとなってフィールド
酸化膜１７が横方向にはあまり成長しない。つまり、バ
ーズビーク１８が素子形成領域１６内にあまり長く延び
ず、広い素子形成領域１６を得ることができる。
【００１８】上記フィールド酸化膜成長工程が終了した
後は、図２（ｃ）に示すように、素子形成領域１６上の
耐酸化性膜１４、シリコン膜１３及びパッド酸化膜１２
が除去される。これによって、素子形成領域１６がフィ
ールド酸化膜１７によって分離される。上記素子分離構
造の形成方法では、フィールド酸化膜１７のバーズビー
ク１８の横方向への成長を抑制するバリアとして非晶質
シリコンあるいは微結晶シリコンからなるシリコン膜１
３を用いている。このシリコン膜１３は非常に粒子が小
さいため、図３に示すように、バーズビーク１８がシリ
コン膜１３の粒子に沿って酸化成長しても、バーズビー
ク１８の表面に凹凸ができない。したがって、後の工程
でポリシリコン等の電極材料が堆積され、ゲート電極が
パターン形成されても、バーズビーク１８に電極材料が
残留する可能性が低くなる。よって、ゲート電極のショ
ートの発生が抑制され、歩留りを向上させ得る。
後は、図２（ｃ）に示すように、素子形成領域１６上の
耐酸化性膜１４、シリコン膜１３及びパッド酸化膜１２
が除去される。これによって、素子形成領域１６がフィ
ールド酸化膜１７によって分離される。上記素子分離構
造の形成方法では、フィールド酸化膜１７のバーズビー
ク１８の横方向への成長を抑制するバリアとして非晶質
シリコンあるいは微結晶シリコンからなるシリコン膜１
３を用いている。このシリコン膜１３は非常に粒子が小
さいため、図３に示すように、バーズビーク１８がシリ
コン膜１３の粒子に沿って酸化成長しても、バーズビー
ク１８の表面に凹凸ができない。したがって、後の工程
でポリシリコン等の電極材料が堆積され、ゲート電極が
パターン形成されても、バーズビーク１８に電極材料が
残留する可能性が低くなる。よって、ゲート電極のショ
ートの発生が抑制され、歩留りを向上させ得る。
【００１９】また、上記したように、パッド酸化膜１２
の膜厚が５００Å以下とするのが好ましいのは、パッド
酸化膜１２の膜厚が厚く形成されると、後の工程で形成
されるフィールド酸化膜１７のバーズビーク１８が横方
向に長く成長してしまい、その結果素子形成領域１６が
短くなってしまうからである。シリコン膜１３の膜厚が
１５００Å以下とされるのが好ましいのは、シリコン膜
１３が１５００Åより厚く形成されると、バーズビーク
１８の立ち上がりが急峻になり、シリコン基板１１とフ
ィールド酸化膜１７の表面との間に明確な段差が生じる
恐れがある。即ち、バーズビーク１８を妥当な形状とす
るためには、上記の膜厚条件が遵守されるのが好ましい
のである。
の膜厚が５００Å以下とするのが好ましいのは、パッド
酸化膜１２の膜厚が厚く形成されると、後の工程で形成
されるフィールド酸化膜１７のバーズビーク１８が横方
向に長く成長してしまい、その結果素子形成領域１６が
短くなってしまうからである。シリコン膜１３の膜厚が
１５００Å以下とされるのが好ましいのは、シリコン膜
１３が１５００Åより厚く形成されると、バーズビーク
１８の立ち上がりが急峻になり、シリコン基板１１とフ
ィールド酸化膜１７の表面との間に明確な段差が生じる
恐れがある。即ち、バーズビーク１８を妥当な形状とす
るためには、上記の膜厚条件が遵守されるのが好ましい
のである。
【００２０】また、シリコン膜１３が耐酸化性膜１４よ
りも薄いことが好ましいのは、シリコン膜１３が耐酸化
性膜１４よりも厚いと、上記と同様に、バーズビーク１
８の立ち上がりが急峻になって、シリコン基板１１とフ
ィールド酸化膜１７の表面との間に大きな段差が生じ、
素子分離領域が長くなる。その結果、素子形成領域１６
が短くなるからである。
りも薄いことが好ましいのは、シリコン膜１３が耐酸化
性膜１４よりも厚いと、上記と同様に、バーズビーク１
８の立ち上がりが急峻になって、シリコン基板１１とフ
ィールド酸化膜１７の表面との間に大きな段差が生じ、
素子分離領域が長くなる。その結果、素子形成領域１６
が短くなるからである。
【００２１】微小粒子のシリコン膜１３の形成方法とし
て、ＬＰＣＶＤ法を採用し、堆積温度を５００℃ないし
６００℃の範囲内にしているのは、非晶質シリコンある
いは微結晶シリコンといった微小粒子シリコンと、多結
晶シリコンとの成膜温度の差を考慮しているからであ
る。つまり、堆積温度が６００℃以上と高いと上記微小
粒子シリコンが多結晶シリコンとなってしまい、一方５
００℃以下と低いとソースガス（シラン）が分解せず、
微小粒子シリコンが成長しないからである。
て、ＬＰＣＶＤ法を採用し、堆積温度を５００℃ないし
６００℃の範囲内にしているのは、非晶質シリコンある
いは微結晶シリコンといった微小粒子シリコンと、多結
晶シリコンとの成膜温度の差を考慮しているからであ
る。つまり、堆積温度が６００℃以上と高いと上記微小
粒子シリコンが多結晶シリコンとなってしまい、一方５
００℃以下と低いとソースガス（シラン）が分解せず、
微小粒子シリコンが成長しないからである。
【００２２】また、上記ＬＰＣＶＤ法によりシリコン膜
を成長させる際に、反応ガスとしてシランガスを用いる
のは、シランガスは分解温度が低く、低温化が図れるか
らである。なお、本発明は上記実施例に限定されるもの
ではなく、本発明の範囲内で多くの修正及び変更を加え
得ることは勿論である。
を成長させる際に、反応ガスとしてシランガスを用いる
のは、シランガスは分解温度が低く、低温化が図れるか
らである。なお、本発明は上記実施例に限定されるもの
ではなく、本発明の範囲内で多くの修正及び変更を加え
得ることは勿論である。
【００２３】
【発明の効果】以上の説明から明らかな通り、本発明に
よると、フィールド酸化膜のバーズビークの横方向への
成長を抑制するバリアとして微小粒子のシリコン膜を使
用しているから、バーズビークの表面に凹凸ができな
い。したがって、後の工程でポリシリコン等の電極材料
が堆積され、ゲート電極がパターン形成されても、バー
ズビークに電極材料が残留する可能性が低くなって、ゲ
ート電極のショートの発生が抑制される。その結果、歩
留りを向上させ得るといった優れた効果がある。
よると、フィールド酸化膜のバーズビークの横方向への
成長を抑制するバリアとして微小粒子のシリコン膜を使
用しているから、バーズビークの表面に凹凸ができな
い。したがって、後の工程でポリシリコン等の電極材料
が堆積され、ゲート電極がパターン形成されても、バー
ズビークに電極材料が残留する可能性が低くなって、ゲ
ート電極のショートの発生が抑制される。その結果、歩
留りを向上させ得るといった優れた効果がある。
【図１】本発明の一実施例に係る素子分離構造の形成方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図２】図１につづく素子分離構造の形成方法を工程順
に示す断面図である。
に示す断面図である。
【図３】フィールド酸化膜を成長させた際のバーズビー
クを示す拡大断面図である。
クを示す拡大断面図である。
【図４】従来のＬＯＰＯＳ法による素子分離構造の形成
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図５】図４につづく素子分離構造の形成方法を工程順
に示す断面図である。
に示す断面図である。
【図６】フィールド酸化膜を成長させた際のバーズビー
クを示す拡大断面図である。
クを示す拡大断面図である。
【図７】バーズビークに発生するクレータを示す図であ
る。
る。
１１ シリコン基板 １２ パッド酸化膜 １３ シリコン膜 １４ 耐酸化性膜 １５ レジスト １６ 素子形成領域 １７ フィールド酸化膜 １８ バーズビーク
Claims (7)
- 【請求項１】半導体基板上にパッド酸化膜を形成する工
程、 上記パッド酸化膜上に微小粒子のシリコン膜を形成する
工程、 上記シリコン膜上に耐酸化性膜を形成する工程、 所定領域に上記耐酸化性膜が残るように、シリコン膜の
一部を選択的にエッチングする工程、及び上記工程で残
存した耐酸化性膜をマスクとした選択的な酸化により、
耐酸化性膜が残存している領域以外の領域にフィールド
酸化膜を成長させる工程を含むことを特徴とする素子分
離構造の形成方法。 - 【請求項２】上記シリコン膜は、非晶質シリコンあるい
は微結晶シリコンからなり、 上記耐酸化性膜は、窒化シリコンからなることを特徴と
する請求項１記載の素子分離構造の形成方法。 - 【請求項３】上記パッド酸化膜の膜厚は、５００Å以下
であることを特徴とする請求項１または２に記載の素子
分離構造の形成方法。 - 【請求項４】上記シリコン膜の膜厚は、１５００Å以下
であることを特徴とする請求項１ないし３のいずれかに
記載の素子分離構造の形成方法。 - 【請求項５】上記シリコン膜の膜厚は、耐酸化性膜より
も薄いことを特徴とする請求項１ないし４のいずれかに
記載の素子分離構造の形成方法。 - 【請求項６】上記シリコン膜の形成方法が、ＬＰＣＶＤ
法であり、かつその堆積温度が５００℃ないし６００℃
の範囲内であることを特徴とする請求項１ないし５のい
ずれかに記載の素子分離構造の形成方法。 - 【請求項７】上記ＬＰＣＶＤ法によりシリコン膜を成長
させる際に、反応ガスとしてシランガスを用いることを
特徴とする請求項６記載の素子分離構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059793A JPH06326089A (ja) | 1993-05-12 | 1993-05-12 | 素子分離構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059793A JPH06326089A (ja) | 1993-05-12 | 1993-05-12 | 素子分離構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326089A true JPH06326089A (ja) | 1994-11-25 |
Family
ID=14539893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11059793A Pending JPH06326089A (ja) | 1993-05-12 | 1993-05-12 | 素子分離構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326089A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239001B1 (en) | 1997-01-10 | 2001-05-29 | Nec Corporation | Method for making a semiconductor device |
| JP2009152551A (ja) * | 2007-10-22 | 2009-07-09 | Applied Materials Inc | ボイドフリーギャップ充填に対する誘電体膜品質を向上させる方法及びシステム |
-
1993
- 1993-05-12 JP JP11059793A patent/JPH06326089A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239001B1 (en) | 1997-01-10 | 2001-05-29 | Nec Corporation | Method for making a semiconductor device |
| JP2009152551A (ja) * | 2007-10-22 | 2009-07-09 | Applied Materials Inc | ボイドフリーギャップ充填に対する誘電体膜品質を向上させる方法及びシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525536A (en) | Method for producing SOI substrate and semiconductor device using the same | |
| JPH06326089A (ja) | 素子分離構造の形成方法 | |
| US5341000A (en) | Thin silicon carbide layer on an insulating layer | |
| JP2538830B2 (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| JP3160361B2 (ja) | Ｓｏｉ基板の製法 | |
| JPH0574764A (ja) | 半導体装置の製造方法 | |
| KR0167239B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| JP2558289B2 (ja) | 変質層の形成方法 | |
| JPH0669024B2 (ja) | 半導体装置の製造方法 | |
| KR20010003417A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH05175121A (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| JP3524213B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3445929B2 (ja) | 半導体装置の製造方法 | |
| JP2002134604A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPS6084832A (ja) | 半導体装置の製造方法 | |
| JPH08227994A (ja) | 半導体装置の製造方法 | |
| JPS6320018B2 (ja) | ||
| JPH08213486A (ja) | 半導体記憶装置の製造方法 | |
| JPH0654790B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH0684890A (ja) | 半導体集積回路の製造方法 | |
| JPH0590174A (ja) | Ｓｏｉ基板の製法 |