JPH06326089A - Method for forming element isolation structure - Google Patents

Method for forming element isolation structure

Info

Publication number
JPH06326089A
JPH06326089A JP11059793A JP11059793A JPH06326089A JP H06326089 A JPH06326089 A JP H06326089A JP 11059793 A JP11059793 A JP 11059793A JP 11059793 A JP11059793 A JP 11059793A JP H06326089 A JPH06326089 A JP H06326089A
Authority
JP
Japan
Prior art keywords
film
silicon
forming
oxide film
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11059793A
Other languages
Japanese (ja)
Inventor
Tomohito Nakamura
智史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11059793A priority Critical patent/JPH06326089A/en
Publication of JPH06326089A publication Critical patent/JPH06326089A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve yield in a method for forming an element isolation structure. CONSTITUTION:A pad oxide film 12, an oxidation-resistance film 11, and fine particle silicon film 13 consisting of amorphous silicon or crystallitic silicon are successively formed on a silicon substrate 11. A resist 15 defining an element formation region 16 is pattern-formed on an oxidationresistance film 14, The silicon 13 is partially subjected to patterning using the resist 15 as mask (Fin. 2(a)). After the resist 1 is eliminated, selective heat treatment using the oxidation-resistance film 14 as a mask is performed, thus allowing a field oxide film 17 to grow (Fig. 2(b)). Therefore, no recessed and projecting parts are formed on the surface of a bird's beak 18, thus preventing an electrode material from remaining at the bird's beak and eliminating the short-circuiting of the gate electrode.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板の表面に選
択的にフィールド酸化膜を成長させることによって素子
形成領域を分離するための、素子分離構造の形成方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an element isolation structure for isolating an element formation region by selectively growing a field oxide film on the surface of a semiconductor substrate.

【0002】[0002]

【従来の技術】従来より、半導体基板上に形成される複
数の素子を電気的に分離する方法として、いわゆるLO
COS(Local Oxidation of Silicon)法が広く採用され
ている。このLOCOS法では、シリコン基板上にパッ
ド酸化膜が形成され、このパッド酸化膜上に、素子形成
領域を規定する窒化シリコン膜がパターン形成される。
この窒化シリコン膜をマスクとしてシリコン基板の表面
を熱酸化することによって、窒化シリコン膜からはみ出
た部分のパッド酸化膜が選択的に酸化され、その結果素
子形成領域の周囲にフィールド酸化膜が成長する。この
フィールド酸化膜によって素子形成領域間の分離が達成
される。
2. Description of the Related Art Conventionally, as a method for electrically separating a plurality of elements formed on a semiconductor substrate, a so-called LO is used.
The COS (Local Oxidation of Silicon) method is widely adopted. In this LOCOS method, a pad oxide film is formed on a silicon substrate, and a silicon nitride film defining an element forming region is patterned on the pad oxide film.
By thermally oxidizing the surface of the silicon substrate using this silicon nitride film as a mask, the pad oxide film in the portion protruding from the silicon nitride film is selectively oxidized, and as a result, a field oxide film grows around the element formation region. . This field oxide film achieves isolation between device formation regions.

【0003】しかしながら、上記LOCOS法におい
て、フィールド酸化膜はマスクとして用いた窒化シリコ
ン膜のエッジ部から鳥の嘴状に食い込んで横方向にも成
長し、いわゆるバーズビークが発生する。このように、
バーズビークが発生することは、それだけ素子分離領域
という、いわば不活性領域の面積が増大することであり
る。そのため、実質的な素子形成領域の面積が小さくな
ってしまい、超高集積化実現への大きな障害となってい
る。
However, in the LOCOS method, the field oxide film bites like a bird's beak from the edge portion of the silicon nitride film used as a mask and grows laterally, so-called bird's beak occurs. in this way,
The occurrence of bird's beaks means that the area of the element isolation region, that is, an inactive region, increases correspondingly. Therefore, the area of the element formation region is substantially reduced, which is a major obstacle to the realization of ultra-high integration.

【0004】上記問題を解決するため、LOPOS法と
称される素子分離構造の形成方法が提案されている。こ
のLOPOS法による素子分離技術を、図4及び図5に
示す。LOPOS法では、まず図4(a)に示すよう
に、シリコン基板1の表面にパッド酸化膜2が形成さ
れ、次いで図4(b)に示すように、CVD(Chemical
Vapor Deposition) 法によってパッド酸化膜2上にポリ
シリコン膜3が形成される。さらに、図4(c)に示す
ように、ポリシリコン膜3上に窒化シリコン膜4が形成
される。この窒化シリコン膜4上には、素子形成領域8
を規定するレジスト9がパターン形成される。
In order to solve the above problem, a method of forming an element isolation structure called a LOPOS method has been proposed. The element isolation technique based on the LOPOS method is shown in FIGS. In the LOPOS method, first, as shown in FIG. 4A, the pad oxide film 2 is formed on the surface of the silicon substrate 1, and then as shown in FIG. 4B, the CVD (Chemical
The polysilicon film 3 is formed on the pad oxide film 2 by the Vapor Deposition method. Further, as shown in FIG. 4C, a silicon nitride film 4 is formed on the polysilicon film 3. An element formation region 8 is formed on the silicon nitride film 4.
A resist 9 that defines is patterned.

【0005】次に、図5(a)に示すように、レジスト
9をマスクとして、レジスト9からはみ出た部分の窒化
シリコン膜4がエッチングされる。その結果、素子形成
領域8上には選択的に窒化シリコン膜4が残る。このと
き、ポリシリコン膜3も最初の膜厚の半分程度までエッ
チングされる。そして、残存した窒化シリコン膜4をマ
スクとしてシリコン基板1が熱酸化される。そうする
と、図5(b)に示すように、窒化シリコン膜4からは
み出た部分のポリシリコン膜3及びパッド酸化膜2が選
択的に酸化されることによって、フィールド酸化膜5が
成長する。このとき、窒化シリコン膜4直下のポリシリ
コン膜3には酸素が速やかに浸透しないので、ポリシリ
コン膜3がバリアとなってフィールド酸化膜5が横方向
にはあまり成長しない。つまり、バーズビーク7が素子
形成領域8内にあまり長く延びない。しかる後、図5
(c)に示すように、素子形成領域8上の窒化シリコン
膜4、ポリシリコン膜3及びパッド酸化膜2が除去さ
れ、フィールド酸化膜5によって分離された素子形成領
域8が形成される。
Next, as shown in FIG. 5A, the silicon nitride film 4 in the portion protruding from the resist 9 is etched using the resist 9 as a mask. As a result, the silicon nitride film 4 selectively remains on the element formation region 8. At this time, the polysilicon film 3 is also etched to about half the initial film thickness. Then, the silicon substrate 1 is thermally oxidized using the remaining silicon nitride film 4 as a mask. Then, as shown in FIG. 5B, the field oxide film 5 grows by selectively oxidizing the portion of the polysilicon film 3 and the pad oxide film 2 that protrude from the silicon nitride film 4. At this time, since oxygen does not quickly permeate the polysilicon film 3 immediately below the silicon nitride film 4, the polysilicon film 3 serves as a barrier and the field oxide film 5 does not grow much laterally. That is, the bird's beak 7 does not extend into the element forming region 8 for a long time. Then, Fig. 5
As shown in (c), the silicon nitride film 4, the polysilicon film 3 and the pad oxide film 2 on the element formation region 8 are removed, and the element formation region 8 separated by the field oxide film 5 is formed.

【0006】[0006]

【発明が解決しようとする課題】上記LOPOS法によ
ると、バーズビークの短いフィールド酸化膜を形成でき
るから、必要以上に素子形成領域を大きくする必要がな
く、超高集積化実現へ貢献できる。しかしながら、LO
POS法にて得た素子分離構造では、後の工程で形成さ
れるゲート電極のショートの原因となり、歩留りが悪く
なることがある。というのは、LOPOS法では、図6
に示すように、フィールド酸化膜5のバーズビーク7の
横方向への成長を抑制するバリアとしてポリシリコン膜
3を用いているが、このポリシリコン膜3は粒子が大き
く、熱酸化によりフィールド酸化膜5を成長させると、
バーズビーク7がポリシリコン膜3の粒子に沿って酸化
成長する。そのため、図7に示すように、バーズビーク
7の表面に凹凸ができ、クレータ7aが発生する。この
状態でポリシリコン等の電極材料が堆積され、ゲート電
極がパターン形成されると、バーズビーク7に発生した
クレータ7aに電極材料が残ってしまい、ゲート電極の
ショートの原因となるのである。
According to the LOPOS method, a field oxide film having a short bird's beak can be formed, so that it is not necessary to enlarge the element formation region more than necessary, and it is possible to contribute to the realization of ultra-high integration. However, the LO
In the element isolation structure obtained by the POS method, it may cause a short circuit of a gate electrode formed in a later step, and the yield may deteriorate. In the LOPOS method, as shown in FIG.
As shown in FIG. 5, the polysilicon film 3 is used as a barrier for suppressing the lateral growth of the bird's beak 7 of the field oxide film 5. The polysilicon film 3 has large particles, and the field oxide film 5 is thermally oxidized. Grows,
The bird's beak 7 is grown by oxidation along the grains of the polysilicon film 3. Therefore, as shown in FIG. 7, irregularities are formed on the surface of the bird's beak 7 and craters 7a are generated. When an electrode material such as polysilicon is deposited in this state and the gate electrode is patterned, the electrode material remains in the crater 7a generated in the bird's beak 7 and causes a short circuit of the gate electrode.

【0007】本発明は、上記に鑑み、フィールド酸化膜
のバーズビークでのクレータの発生を抑制して、ゲート
電極のショートを無くし、歩留りを向上させ得る素子分
離構造の形成方法の提供を目的とする。
In view of the above, it is an object of the present invention to provide a method for forming an element isolation structure capable of suppressing the generation of craters in bird's beaks of a field oxide film, eliminating a short circuit of a gate electrode, and improving the yield. .

【0008】[0008]

【課題を解決するための手段及び作用】本発明による素
子分離構造の形成方法は、半導体基板上にパッド酸化膜
を形成する工程、上記パッド酸化膜上に微小粒子のシリ
コン膜を形成する工程、上記シリコン膜上に耐酸化性膜
を形成する工程、所定領域に上記耐酸化性膜が残るよう
に、シリコン膜の一部を選択的にエッチングする工程、
及び上記工程で残存した耐酸化性膜をマスクとした選択
的な酸化により、耐酸化性膜が残存している領域以外の
領域にフィールド酸化膜を成長させる工程を含むもので
ある。
A method of forming an element isolation structure according to the present invention comprises a step of forming a pad oxide film on a semiconductor substrate, a step of forming a fine particle silicon film on the pad oxide film, A step of forming an oxidation resistant film on the silicon film, a step of selectively etching a part of the silicon film so that the oxidation resistant film remains in a predetermined region,
And a step of growing a field oxide film in a region other than the region where the oxidation resistant film remains by selective oxidation using the oxidation resistant film remaining in the above process as a mask.

【0009】なお、上記シリコン膜は、非晶質シリコン
あるいは微結晶シリコンからなり、上記耐酸化性膜は、
窒化シリコンからなる。上記素子分離構造の形成方法で
は、非晶質シリコンあるいは微結晶シリコンからなるシ
リコン膜がフィールド酸化膜のバーズビークの横方向へ
の成長を抑制するバリアとして機能する。このシリコン
膜は非常に粒子が小さいため、バーズビークがシリコン
膜の粒子に沿って酸化成長しても、バーズビークの表面
に凹凸ができない。したがって、後の工程でポリシリコ
ン等の電極材料が堆積され、ゲート電極がパターン形成
されても、バーズビークに電極材料が残留する可能性が
低くなる。よって、ゲート電極のショートの発生が抑制
され、歩留りを向上させ得る。
The silicon film is made of amorphous silicon or microcrystalline silicon, and the oxidation resistant film is
Made of silicon nitride. In the method of forming the element isolation structure described above, the silicon film made of amorphous silicon or microcrystalline silicon functions as a barrier that suppresses the lateral growth of the bird's beak of the field oxide film. Since the silicon film has very small particles, even if the bird's beak oxidizes and grows along the particles of the silicon film, no unevenness is formed on the surface of the bird's beak. Therefore, even if an electrode material such as polysilicon is deposited in a later step and the gate electrode is patterned, the possibility that the electrode material will remain in the bird's beak is reduced. Therefore, the occurrence of short circuit of the gate electrode is suppressed, and the yield can be improved.

【0010】上記パッド酸化膜の膜厚は、500Å以下
とするのが好ましい。パッド酸化膜の膜厚が厚く形成さ
れると、後の工程で形成されるフィールド酸化膜のバー
ズビークが横方向に長く成長してしまい、その結果素子
形成領域が短くなってしまうからである。上記シリコン
膜の膜厚は、1500Å以下とするのが好ましい。シリ
コン膜が1500Åより厚く形成されると、バーズビー
クの立ち上がりが急峻になり、半導体基板とフィールド
酸化膜の表面との間に明確な段差が生じる恐れがある。
即ち、バーズビークを妥当な形状とするためには、上記
の膜厚条件が遵守されるのが好ましいのである。
The thickness of the pad oxide film is preferably 500 Å or less. This is because if the pad oxide film is formed to be thick, the bird's beak of the field oxide film that will be formed in a later step grows long in the lateral direction, and as a result, the element formation region becomes shorter. The thickness of the silicon film is preferably 1500 Å or less. If the silicon film is formed thicker than 1500 Å, the bird's beak rises sharply, which may cause a clear step difference between the semiconductor substrate and the surface of the field oxide film.
That is, in order to make the bird's beak into an appropriate shape, it is preferable that the above-mentioned film thickness conditions be observed.

【0011】また、シリコン膜の膜厚は、耐酸化性膜よ
りも薄いことが好ましい。シリコン膜が耐酸化性膜より
も厚いと、上記と同様に、バーズビークの立ち上がりが
急峻になって、半導体基板とフィールド酸化膜の表面と
の間に大きな段差が生じ、素子分離領域が長くなる。そ
の結果、素子形成領域が短くなるからである。上記シリ
コン膜の形成方法として、LPCVD法を採用し、かつ
その堆積温度が500℃ないし600℃の範囲内である
ことが好ましい。非晶質シリコンあるいは微結晶シリコ
ンといった微小粒子シリコンと、多結晶シリコンとの成
膜温度の差を考慮しなければならないからである。つま
り、堆積温度が600℃以上と高いと上記微小粒子シリ
コンが多結晶シリコンとなってしまい、一方500℃以
下と低いと反応ガスが分解せず、微小粒子シリコンが成
長しないからである。
The silicon film is preferably thinner than the oxidation resistant film. If the silicon film is thicker than the oxidation resistant film, the bird's beak rises sharply as in the above case, a large step is generated between the semiconductor substrate and the surface of the field oxide film, and the element isolation region becomes long. As a result, the element formation region becomes shorter. As the method for forming the above-mentioned silicon film, it is preferable to adopt the LPCVD method and the deposition temperature thereof is within the range of 500 ° C to 600 ° C. This is because it is necessary to consider the difference in film forming temperature between polycrystalline silicon and fine particle silicon such as amorphous silicon or microcrystalline silicon. That is, if the deposition temperature is as high as 600 ° C. or higher, the fine particle silicon becomes polycrystalline silicon, while if it is low as 500 ° C. or lower, the reaction gas is not decomposed and the fine particle silicon does not grow.

【0012】また、上記LPCVD法によりシリコン膜
を成長させる際に、反応ガスとしてシランガスを用いる
ことが好ましい。シランガスは分解温度が低く、低温化
が図れるからである。
Further, it is preferable to use silane gas as a reaction gas when the silicon film is grown by the LPCVD method. This is because silane gas has a low decomposition temperature and can be lowered in temperature.

【0013】[0013]

【実施例】以下、本発明の一実施例を添付図面に基づき
詳細に説明する。図1及び図2は、本発明の一実施例に
係る素子分離構造の形成方法を工程順に示す断面図であ
る。これらの図を参照して、本実施例の素子分離構造の
形成方法では、まずパッド酸化膜を形成する。即ち、図
1(a)に示すように、シリコン基板11を約900℃
程度の酸素雰囲気中で酸化する。そうすると、熱酸化膜
(SiO2 )が成長し、その結果シリコン基板11上に
パッド酸化膜12が形成される。パッド酸化膜12の膜
厚は可及的に薄く形成することが好ましく、例えば30
0Åと500Å以下の膜厚とするのが好ましい。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the accompanying drawings. 1 and 2 are cross-sectional views showing a method of forming an element isolation structure according to an embodiment of the present invention in the order of steps. Referring to these drawings, in the method of forming the element isolation structure of the present embodiment, first, a pad oxide film is formed. That is, as shown in FIG. 1A, the silicon substrate 11 is heated to about 900.degree.
It oxidizes in an oxygen atmosphere to a degree. Then, a thermal oxide film (SiO 2 ) grows, and as a result, a pad oxide film 12 is formed on the silicon substrate 11. It is preferable to form the pad oxide film 12 as thin as possible, for example, 30
The film thickness is preferably 0Å and 500Å or less.

【0014】上記パッド酸化膜形成工程が終了すると、
粒子の非常に小さいシリコン膜を形成する。即ち、LP
CVD(Low Pressure Chemical Vapor Deposition)装置
を用いて、微小粒子のシリコン膜が形成される。具体的
には、膜形成室の温度を500〜600℃程度(例えば
580℃)とし、シラン(SiH4 )ガスを熱分解し
て、非結晶シリコン膜あるいは微結晶シリコン膜を堆積
させ、図1(b)に示すように、パッド酸化膜12上に
シリコン膜13を形成する。シリコン膜13の膜厚は、
1500Å以下とするのが好ましく、例えば1200Å
とする。
When the pad oxide film forming step is completed,
A silicon film with very small particles is formed. That is, LP
A silicon film of fine particles is formed by using a CVD (Low Pressure Chemical Vapor Deposition) device. Specifically, the temperature of the film forming chamber is set to about 500 to 600 ° C. (for example, 580 ° C.), the silane (SiH 4 ) gas is thermally decomposed, and the amorphous silicon film or the microcrystalline silicon film is deposited. As shown in (b), a silicon film 13 is formed on the pad oxide film 12. The film thickness of the silicon film 13 is
It is preferably 1500 Å or less, for example 1200 Å
And

【0015】上記シリコン膜形成工程が終了すると、耐
酸化性膜を形成する。即ち、例えばLPCVD装置を用
いて、耐酸化性膜が形成される。具体的には、膜形成室
の温度を例えば750℃とし、ジクロロシラン(SiH
2 Cl2 )ガスとアンモニア(NH3 )ガスとを反応さ
せて、窒化シリコン膜(Si3 4 )を堆積させ、図1
(c)に示すように、シリコン膜13上に耐酸化性膜1
4を形成する。耐酸化性膜14の膜厚は、シリコン膜1
3よりも厚いことが好ましく、例えば3000Åとす
る。
When the silicon film forming step is completed, an oxidation resistant film is formed. That is, the oxidation resistant film is formed using, for example, an LPCVD apparatus. Specifically, the temperature of the film forming chamber is set to, for example, 750 ° C., and dichlorosilane (SiH
2 Cl 2 ) gas and ammonia (NH 3 ) gas are caused to react with each other to deposit a silicon nitride film (Si 3 N 4 ).
As shown in (c), the oxidation resistant film 1 is formed on the silicon film 13.
4 is formed. The thickness of the oxidation resistant film 14 is the silicon film 1
The thickness is preferably thicker than 3, for example, 3000 Å.

【0016】上記耐酸化性膜形成工程が終了すると、素
子形成領域を規定する。即ち、図2(a)に示すよう
に、耐酸化性膜14上にレジスト15をパターン形成す
る。このレジスト15がトランジスタ等の素子を形成す
る領域、つまり素子形成領域16を規定するパターンと
なる。このレジスト15をマスクとして、異方性エッチ
ング(例えばRIE(Reactive Ion Etching) )により
レジスト15からはみ出た部分のシリコン膜13の一部
をパターニングする。
When the oxidation resistant film forming step is completed, the element forming region is defined. That is, as shown in FIG. 2A, a resist 15 is patterned on the oxidation resistant film 14. This resist 15 becomes a pattern that defines a region for forming an element such as a transistor, that is, an element forming region 16. Using this resist 15 as a mask, a part of the silicon film 13 which is a portion protruding from the resist 15 is patterned by anisotropic etching (for example, RIE (Reactive Ion Etching)).

【0017】上記素子形成領域規定上程が終了すると、
フィールド酸化膜を成長させる。即ち、上記工程でマス
クとして用いたレジスト15を取り除いた後、耐酸化性
膜14をマスクとした選択的な熱処理を行う。そうする
と、耐酸化性膜14からはみ出た部分のパッド酸化膜
(SiO2 )12が熱酸化され、その結果、図2(b)
に示すように、フィールド酸化膜17が成長する。この
熱酸化処理は、例えば約980℃程度の水蒸気雰囲気中
で約6時間程度行われ、それによってフィールド酸化膜
17の膜厚は約8000Åとなる。このとき、耐酸化性
膜14直下のシリコン膜13には酸素が速やかに浸透し
ないので、シリコン膜13がバリアとなってフィールド
酸化膜17が横方向にはあまり成長しない。つまり、バ
ーズビーク18が素子形成領域16内にあまり長く延び
ず、広い素子形成領域16を得ることができる。
When the above process for defining the element formation region is completed,
Grow field oxide. That is, after removing the resist 15 used as a mask in the above process, selective heat treatment is performed using the oxidation resistant film 14 as a mask. Then, the pad oxide film (SiO 2 ) 12 in the portion protruding from the oxidation resistant film 14 is thermally oxidized, and as a result, as shown in FIG.
A field oxide film 17 grows as shown in FIG. This thermal oxidation treatment is performed, for example, in a water vapor atmosphere at about 980 ° C. for about 6 hours, so that the thickness of the field oxide film 17 becomes about 8000Å. At this time, oxygen does not quickly permeate into the silicon film 13 directly below the oxidation resistant film 14, so that the silicon film 13 serves as a barrier and the field oxide film 17 does not grow much laterally. That is, the bird's beak 18 does not extend into the element formation region 16 for a long time, and a large element formation region 16 can be obtained.

【0018】上記フィールド酸化膜成長工程が終了した
後は、図2(c)に示すように、素子形成領域16上の
耐酸化性膜14、シリコン膜13及びパッド酸化膜12
が除去される。これによって、素子形成領域16がフィ
ールド酸化膜17によって分離される。上記素子分離構
造の形成方法では、フィールド酸化膜17のバーズビー
ク18の横方向への成長を抑制するバリアとして非晶質
シリコンあるいは微結晶シリコンからなるシリコン膜1
3を用いている。このシリコン膜13は非常に粒子が小
さいため、図3に示すように、バーズビーク18がシリ
コン膜13の粒子に沿って酸化成長しても、バーズビー
ク18の表面に凹凸ができない。したがって、後の工程
でポリシリコン等の電極材料が堆積され、ゲート電極が
パターン形成されても、バーズビーク18に電極材料が
残留する可能性が低くなる。よって、ゲート電極のショ
ートの発生が抑制され、歩留りを向上させ得る。
After the field oxide film growth step is completed, as shown in FIG. 2C, the oxidation resistant film 14, the silicon film 13 and the pad oxide film 12 on the element forming region 16 are formed.
Are removed. As a result, the element formation region 16 is separated by the field oxide film 17. In the method of forming the element isolation structure described above, the silicon film 1 made of amorphous silicon or microcrystalline silicon is used as a barrier for suppressing the lateral growth of the bird's beak 18 of the field oxide film 17.
3 is used. Since the silicon film 13 has very small particles, as shown in FIG. 3, even if the bird's beak 18 grows by oxidation along the particles of the silicon film 13, no unevenness is formed on the surface of the bird's beak 18. Therefore, even if an electrode material such as polysilicon is deposited in a later step and the gate electrode is patterned, the possibility that the electrode material will remain on the bird's beak 18 is reduced. Therefore, the occurrence of short circuit of the gate electrode is suppressed, and the yield can be improved.

【0019】また、上記したように、パッド酸化膜12
の膜厚が500Å以下とするのが好ましいのは、パッド
酸化膜12の膜厚が厚く形成されると、後の工程で形成
されるフィールド酸化膜17のバーズビーク18が横方
向に長く成長してしまい、その結果素子形成領域16が
短くなってしまうからである。シリコン膜13の膜厚が
1500Å以下とされるのが好ましいのは、シリコン膜
13が1500Åより厚く形成されると、バーズビーク
18の立ち上がりが急峻になり、シリコン基板11とフ
ィールド酸化膜17の表面との間に明確な段差が生じる
恐れがある。即ち、バーズビーク18を妥当な形状とす
るためには、上記の膜厚条件が遵守されるのが好ましい
のである。
Further, as described above, the pad oxide film 12
It is preferable that the film thickness of the film is less than 500 Å or less. When the pad oxide film 12 is formed to be thick, the bird's beak 18 of the field oxide film 17 formed in a later step grows laterally long. This is because the element formation region 16 becomes shorter as a result. It is preferable that the film thickness of the silicon film 13 be 1500 Å or less. When the silicon film 13 is formed to be thicker than 1500 Å, the bird's beak 18 rises sharply and the surface of the silicon substrate 11 and the field oxide film 17 is There may be a clear step between the two. That is, in order to make the bird's beak 18 have an appropriate shape, it is preferable that the above-mentioned film thickness conditions be observed.

【0020】また、シリコン膜13が耐酸化性膜14よ
りも薄いことが好ましいのは、シリコン膜13が耐酸化
性膜14よりも厚いと、上記と同様に、バーズビーク1
8の立ち上がりが急峻になって、シリコン基板11とフ
ィールド酸化膜17の表面との間に大きな段差が生じ、
素子分離領域が長くなる。その結果、素子形成領域16
が短くなるからである。
Further, it is preferable that the silicon film 13 is thinner than the oxidation resistant film 14 because if the silicon film 13 is thicker than the oxidation resistant film 14, the bird's beak 1
8 becomes steep and a large step is generated between the silicon substrate 11 and the surface of the field oxide film 17,
The element isolation region becomes longer. As a result, the element formation region 16
Is shortened.

【0021】微小粒子のシリコン膜13の形成方法とし
て、LPCVD法を採用し、堆積温度を500℃ないし
600℃の範囲内にしているのは、非晶質シリコンある
いは微結晶シリコンといった微小粒子シリコンと、多結
晶シリコンとの成膜温度の差を考慮しているからであ
る。つまり、堆積温度が600℃以上と高いと上記微小
粒子シリコンが多結晶シリコンとなってしまい、一方5
00℃以下と低いとソースガス(シラン)が分解せず、
微小粒子シリコンが成長しないからである。
As a method for forming the silicon film 13 of fine particles, the LPCVD method is adopted, and the deposition temperature is within the range of 500 ° C. to 600 ° C. because of the fine particle silicon such as amorphous silicon or microcrystalline silicon. This is because the difference in film forming temperature from that of polycrystalline silicon is taken into consideration. That is, when the deposition temperature is as high as 600 ° C. or higher, the fine particle silicon becomes polycrystalline silicon.
If the temperature is lower than 00 ° C, the source gas (silane) will not decompose,
This is because the fine particle silicon does not grow.

【0022】また、上記LPCVD法によりシリコン膜
を成長させる際に、反応ガスとしてシランガスを用いる
のは、シランガスは分解温度が低く、低温化が図れるか
らである。なお、本発明は上記実施例に限定されるもの
ではなく、本発明の範囲内で多くの修正及び変更を加え
得ることは勿論である。
When the silicon film is grown by the LPCVD method, the silane gas is used as the reaction gas because the decomposition temperature of the silane gas is low and the temperature can be lowered. The present invention is not limited to the above embodiment, and many modifications and changes can be made within the scope of the present invention.

【0023】[0023]

【発明の効果】以上の説明から明らかな通り、本発明に
よると、フィールド酸化膜のバーズビークの横方向への
成長を抑制するバリアとして微小粒子のシリコン膜を使
用しているから、バーズビークの表面に凹凸ができな
い。したがって、後の工程でポリシリコン等の電極材料
が堆積され、ゲート電極がパターン形成されても、バー
ズビークに電極材料が残留する可能性が低くなって、ゲ
ート電極のショートの発生が抑制される。その結果、歩
留りを向上させ得るといった優れた効果がある。
As is apparent from the above description, according to the present invention, since the silicon film of fine particles is used as the barrier for suppressing the lateral growth of the bird's beak of the field oxide film, the surface of the bird's beak is There are no irregularities. Therefore, even if an electrode material such as polysilicon is deposited in a later step and the gate electrode is patterned, the possibility that the electrode material will remain in the bird's beak is reduced, and the occurrence of a short circuit of the gate electrode is suppressed. As a result, there is an excellent effect that the yield can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る素子分離構造の形成方
法を工程順に示す断面図である。
FIG. 1 is a cross-sectional view showing a method of forming an element isolation structure according to an embodiment of the present invention in the order of steps.

【図2】図1につづく素子分離構造の形成方法を工程順
に示す断面図である。
2A to 2D are cross-sectional views showing a method of forming an element isolation structure following FIG. 1 in step order.

【図3】フィールド酸化膜を成長させた際のバーズビー
クを示す拡大断面図である。
FIG. 3 is an enlarged cross-sectional view showing a bird's beak when a field oxide film is grown.

【図4】従来のLOPOS法による素子分離構造の形成
方法を工程順に示す断面図である。
FIG. 4 is a cross-sectional view showing a method of forming an element isolation structure by a conventional LOPOS method in the order of steps.

【図5】図4につづく素子分離構造の形成方法を工程順
に示す断面図である。
FIG. 5 is a cross-sectional view showing the method of forming the element isolation structure following FIG. 4, in order of steps.

【図6】フィールド酸化膜を成長させた際のバーズビー
クを示す拡大断面図である。
FIG. 6 is an enlarged cross-sectional view showing a bird's beak when a field oxide film is grown.

【図7】バーズビークに発生するクレータを示す図であ
る。
FIG. 7 is a diagram showing a crater generated in a bird's beak.

【符号の説明】[Explanation of symbols]

11 シリコン基板 12 パッド酸化膜 13 シリコン膜 14 耐酸化性膜 15 レジスト 16 素子形成領域 17 フィールド酸化膜 18 バーズビーク 11 silicon substrate 12 pad oxide film 13 silicon film 14 oxidation resistant film 15 resist 16 element formation region 17 field oxide film 18 bird's beak

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上にパッド酸化膜を形成する工
程、 上記パッド酸化膜上に微小粒子のシリコン膜を形成する
工程、 上記シリコン膜上に耐酸化性膜を形成する工程、 所定領域に上記耐酸化性膜が残るように、シリコン膜の
一部を選択的にエッチングする工程、及び上記工程で残
存した耐酸化性膜をマスクとした選択的な酸化により、
耐酸化性膜が残存している領域以外の領域にフィールド
酸化膜を成長させる工程を含むことを特徴とする素子分
離構造の形成方法。
1. A step of forming a pad oxide film on a semiconductor substrate, a step of forming a silicon film of fine particles on the pad oxide film, a step of forming an oxidation resistant film on the silicon film, and a predetermined region. By the step of selectively etching a part of the silicon film so that the oxidation resistant film remains, and by selective oxidation using the oxidation resistant film remaining in the above step as a mask,
A method of forming an element isolation structure, comprising a step of growing a field oxide film in a region other than a region where an oxidation resistant film remains.
【請求項2】上記シリコン膜は、非晶質シリコンあるい
は微結晶シリコンからなり、 上記耐酸化性膜は、窒化シリコンからなることを特徴と
する請求項1記載の素子分離構造の形成方法。
2. The method for forming an element isolation structure according to claim 1, wherein the silicon film is made of amorphous silicon or microcrystalline silicon, and the oxidation resistant film is made of silicon nitride.
【請求項3】上記パッド酸化膜の膜厚は、500Å以下
であることを特徴とする請求項1または2に記載の素子
分離構造の形成方法。
3. The method for forming an element isolation structure according to claim 1, wherein the pad oxide film has a thickness of 500 Å or less.
【請求項4】上記シリコン膜の膜厚は、1500Å以下
であることを特徴とする請求項1ないし3のいずれかに
記載の素子分離構造の形成方法。
4. The method for forming an element isolation structure according to claim 1, wherein the silicon film has a thickness of 1500 Å or less.
【請求項5】上記シリコン膜の膜厚は、耐酸化性膜より
も薄いことを特徴とする請求項1ないし4のいずれかに
記載の素子分離構造の形成方法。
5. The method for forming an element isolation structure according to claim 1, wherein the silicon film is thinner than the oxidation resistant film.
【請求項6】上記シリコン膜の形成方法が、LPCVD
法であり、かつその堆積温度が500℃ないし600℃
の範囲内であることを特徴とする請求項1ないし5のい
ずれかに記載の素子分離構造の形成方法。
6. The method of forming a silicon film as described above is LPCVD.
Method and the deposition temperature is 500 ° C to 600 ° C
The method for forming an element isolation structure according to any one of claims 1 to 5, wherein the element isolation structure is within the range.
【請求項7】上記LPCVD法によりシリコン膜を成長
させる際に、反応ガスとしてシランガスを用いることを
特徴とする請求項6記載の素子分離構造の形成方法。
7. The method for forming an element isolation structure according to claim 6, wherein a silane gas is used as a reaction gas when the silicon film is grown by the LPCVD method.
JP11059793A 1993-05-12 1993-05-12 Method for forming element isolation structure Pending JPH06326089A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11059793A JPH06326089A (en) 1993-05-12 1993-05-12 Method for forming element isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11059793A JPH06326089A (en) 1993-05-12 1993-05-12 Method for forming element isolation structure

Publications (1)

Publication Number Publication Date
JPH06326089A true JPH06326089A (en) 1994-11-25

Family

ID=14539893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11059793A Pending JPH06326089A (en) 1993-05-12 1993-05-12 Method for forming element isolation structure

Country Status (1)

Country Link
JP (1) JPH06326089A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239001B1 (en) 1997-01-10 2001-05-29 Nec Corporation Method for making a semiconductor device
JP2009152551A (en) * 2007-10-22 2009-07-09 Applied Materials Inc Method and system for improving dielectric film quality for void free gap fill

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239001B1 (en) 1997-01-10 2001-05-29 Nec Corporation Method for making a semiconductor device
JP2009152551A (en) * 2007-10-22 2009-07-09 Applied Materials Inc Method and system for improving dielectric film quality for void free gap fill

Similar Documents

Publication Publication Date Title
US5525536A (en) Method for producing SOI substrate and semiconductor device using the same
JPH06326089A (en) Method for forming element isolation structure
US5341000A (en) Thin silicon carbide layer on an insulating layer
JPH09326391A (en) Manufacture of element isolation oxide film
JP2538830B2 (en) A method for partial oxidation of silicon using a ceramic barrier layer.
JPH1070117A (en) Method for forming field oxide film
JPH0744214B2 (en) Method for manufacturing semiconductor device
JPH0626181B2 (en) Method for manufacturing semiconductor substrate
JPH06224187A (en) Forming method for locos oxide film
JP3160361B2 (en) Manufacturing method of SOI substrate
JPH0574764A (en) Manufacture of semiconductor device
JP2558289B2 (en) Method of forming altered layer
JPH0669024B2 (en) Method for manufacturing semiconductor device
KR20010003417A (en) Method of forming isolation layer in a semiconductor
JPH05175121A (en) Manufacture of soi substrate and semiconductor device
JP3524213B2 (en) Semiconductor memory device and method of manufacturing the same
JP3445929B2 (en) Method for manufacturing semiconductor device
JP2002134604A (en) Method for forming element isolating region in semiconductor device
JPH08227994A (en) Manufacture of semiconductor device
JPS6320018B2 (en)
JPH08213486A (en) Production of semiconductor storage device
JPH0654790B2 (en) Method for manufacturing dielectric isolation substrate
JPH0684890A (en) Manufacture of semiconductor integrated circuit
JPH0590174A (en) Method of manufacturing soi substrate
JPH0399421A (en) Formation of soi structure