JPH0654790B2 - 誘電体分離基板の製造方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、誘電体酸化膜によって分離された単結晶島領
域を有する集積回路用基板の製造方法の改良に関し、該
誘電体酸化膜における異常の発生を完全に抑制すること
ができるようにした誘電体分離基板の製造方法に関す
る。

（従来の技術） 従来、半導体集積回路装置における個々の素子の分離に
ついては、比較的工程が簡単で且つ制御の容易な拡散層
によるｐｎ接合分離が広く行われているが、ｐｎ接合部
における分離容量が大きく、集積回路の高周波特性に悪
影響を与え、回路の動作速度が遅くなるという欠点があ
り、他の提案として誘電体層で分離する誘電体絶縁分離
方式がある。この方式は、寄生容量や分離耐圧の点では
理想的な分離法である。

次に、第１図(a)〜(h)に基づいて従来の代表的な誘電体
絶縁分離基板の製造方法について説明する。（１００）
の面方位をもつ単結晶シリコンの半導体基板２（第１図
(a)）の研磨表面（同図の上側）にＳｂ又はＡｓ又はＰ
等のドーパントを埋込み拡散してｎ^＋層４を形成させる
（第１図(b)）。さらに該半導体基板２の外面に、例え
ば熱酸化法により酸化膜（ＳｉＯ_２）６を被覆形成す
る。該半導体基板２の主表面２ａの酸化膜６をホトエッ
チングにより所望の分離パターンに従って選択的に除去
して窓８を開く（第１図(d)）。該窓８を通して半導体
基板２の表面が選択エッチングされ、断面Ｖ字形の分離
溝１０が、第１図(e)に示す如く、形成される。その
後、全面に分離酸化膜１２を再び形成する（第１図
(f)）。該分離酸化膜１２の上に多結晶シリコン層１４
を５００μｍ程度（半導体基板と同程度の厚さ）に成長
させる。次に、該半導体基板２の底面２ｂから研磨し、
第１図(g) に一点鎖線で示す位置１６、すなわち少な
くとも上記分離溝１０底部の酸化膜１２が一部露出又は
除去されるまで平面的に除去し、島状に分離された単結
晶シリコン島領域２ｄを形成し、誘電体分離基板２′が
形成される（第１図(h)）。この分離された単結晶シリ
コン島領域２ｄに基本素子が形成される。なお、該半導
体基板２の主表面２ａ側も研磨され一点鎖線で示す位置
１８まで平面的に除去される。

上記酸化膜１２は、例えばスチーム中１２００℃で５時
間加熱し、厚さ２μｍに成長せしめられ、また多結晶シ
リコンは成長温度１１００〜１２５０℃で通常の常圧エ
ピタキシャル成長炉で高速度成長が行われる。多結晶シ
リコンの成長は、単結晶成長と異なり、経済上の要請か
ら出来るだけ早い方がよいが、しばしばその成長条件に
よってはソリを増大するのでこの抑制のために成長条件
の調整が必要となる。

常圧法による多結晶シリコン析出は、その採用する温度
に制限があり、あまり低温に過ぎると、例えば８００℃
以下であると、析出するシリコンが無定形となり、緻密
なシリコン層の形成が難しく、また高温側はソリの低減
には好都合であるが１２８０℃を超えると、成長炉に支
障が生じるため、通常１０００℃から１２５０℃位が選
択される。従って、反応雰囲気は水素を主体とするの
で、多結晶析出の初期には、シリコンの析出によって表
面が被覆される前に半導体基板２の表面の酸化膜１２が
しばしば水素還元され、変質したり、薄くなったり、或
いは部分的に消失したりする。

また、反応の初期には水素雰囲気のみで高温に加熱さ
れ、上記酸化膜１２の表面の浄化が行われるが、このと
きは上記の好ましくない現象が顕著である。高温常圧化
学気相成長法による多結晶シリコン析出工程の初期に
は、シリコンの析出によって表面が被覆される前に酸化
膜１２が水素ガスの作用を受けるためである。

先行技術文献には、このような好ましくない点について
の解決法は提案されていない。誘電体分離基板に関する
一般文献として、特公昭４９−４４７９５号及び特公昭
５３−２９５８５号を挙げる。

（発明が解決しようとする課題） 前述した従来の誘電体分離基板の製造方法では、しばし
ば部分的に該酸化膜が消失し、このためこの上に析出さ
れた多結晶シリコンとの間の絶縁性が維持出来なかった
り、上記酸化膜が変質するために、その耐絶縁性が低下
し、漏洩電流の原因となったりすることがあって、良好
な誘電体絶縁分離基板の製造に困難があった。また、こ
の現象に付随して、その近傍の半導体島の単結晶の一部
が該製造工程自身の熱サイクル、或いはその後の集積回
路装置製造工程の熱サイクルにおいて、熱歪みの発生の
ために結晶性の劣化が起き、この異常箇所が分離帯の底
部またはその近傍に発生した場合、背面の研磨除去工程
中またはその後の熱処理で、相隣れる単結晶島の隣接領
域が部分的に剥離除去され、好ましくない陥没となる場
合がある。

本発明は、かかる分離酸化膜の異常発生を完全に抑制
し、これに起因する半導体集積回路装置における耐圧不
良、配線不良、その他の不良を皆無とすることを可能に
した誘電体分離基板の製造方法を提供することを目的と
する。

（課題を解決するための手段） 本発明は、前記従来法の諸欠点を解決するために改良さ
れた絶縁分離集積回路装置用基板の製造方法に関するも
ので、半導体基板の主表面に分離パターンに従って分離
溝を形成する工程と、該半導体基板の主表面に分離酸化
膜を形成する工程と、該分離酸化膜の上に第１の多結晶
シリコン層を温度６００〜８００℃、圧力０．１〜１．
０Ｔｏｒｒの条件で行われる低温減圧化学気相成長法に
より０．５〜３μｍの厚さに形成する工程と、該第１の
多結晶シリコン層の上に第２の多結晶シリコン層を高温
常圧化学気相成長法により所定の厚さに形成する工程
と、該半導体基板の底面を該分離溝の底部以上に達する
まで平面的に除去する工程とから構成するようにしたも
のである。

半導体基板の上に成長された熱酸化膜は、通常１〜５μ
ｍの間で形成されるが、例えば２μｍであっても、通常
の常圧高温化学成長条件では、しばしば熱酸化膜が反応
雰囲気の水素ガスにより変質され、場合によっては除去
されることも起こりうる。

この理由は、常圧高温化学気相反応に際しては、分離酸
化膜を有する半導体基板は、例えばエピタキシャル成長
用の反応器内で１０００℃〜１２５０℃に加熱されてシ
リコンの高速析出、例えば２μｍ／ｍｉｎ以上が行われ
る。多結晶の析出反応の開始に際して、１０００〜１２
５０℃位の単に水素ガス雰囲気中での加熱処理が１０〜
３０分行われる。この理由は、該エピタキシャル成長反
応器の内部の高温還元清浄化とともに、主たる目的とし
て誘電体酸化膜を有する分離溝付の半導体基板上の好ま
しくない不純物を除去するために行われている。このと
きに温度が高い程、また時間が長い程その効果が顕著で
あるが、逆効果として、誘電体酸化膜が水素によって還
元されて、ＳｉＯとして揮発したり、或いはシリコン元
素になって、その誘導体としての分離機能を失ってしま
う。また、かかる高温水素気流中の半導体基板の熱処理
を１０分以下の短時間で終了させたとしても、多結晶シ
リコン析出の初期には、反応室の空間がシリコン化合物
で所定の濃度にならない間は、水素による誘導体酸化膜
の還元が優先し、多結晶シリコンがこれを覆うに至らな
い間に相当の誘電体酸化膜の変質を惹起する。

原料として四塩化珪素、トリクロロシラン或いはジクロ
ロシランを用いる場合には、多結晶シリコンの析出とと
もに副生する塩化水素が誘導体酸化膜の変質層を選択的
に攻撃し、半導体基板の最終的に半導体島領域となるべ
き誘導体酸化膜に隣接する単結晶部を選択的に化学腐食
除去することもあり得る。

このように誘電体酸化膜の変質部分があり、その部分に
多結晶層が析出されると誘電体酸化膜によって分離され
るべき単結晶島領域の単結晶と多結晶層とが導電的に接
続したり、誘電体酸化膜が薄くなったり、ＳｉＯ_２の化
学量論比が保持されないために耐圧特性を著しく劣化し
たりする。

半導体島領域と多結晶層が連続したところでは、単結晶
部分が多結晶層から汚染があったり、熱サイクルによる
結晶歪みを受けたりする。また、上記誘電体酸化膜が部
分的に除去され、ここに副生塩化水素が選択的に腐食し
た場合には、後の多結晶シリコンがこの部分を充填せず
にボイドのままで残ることもある。

このような誘電体酸化膜の変質がおきたものは、たまた
まその箇所が背面の研磨の際に露出されたときには、誘
電体分離基板の半導体島領域の隣接部分にまたがる陥没
として現れることもある。また、上記変質部分が、半導
体集積回路素子の製造工程の熱サイクルにおいて、半導
体島領域の多結晶から受けた熱サイクル歪によって剥離
脱落して陥没となる場合もある。この陥没は半導体集積
回路素子の形成及び配線に不利となる。

第３図は従来法で作られた誘電体分離基板２′上のそれ
ぞれの単結晶シリコン島領域２ｄのなかに、半導体素子
を形成した工程途中の誘電体酸化膜の変質による陥没部
分Ｘを示すパターニングされた誘電体分離基板２′の一
部を示す平面図である。第４図は第３図の断面図であ
る。

本発明によれば、低温減圧化学気相成長法より、０．５
〜３μｍのシリコンを第１の多結晶シリコン層として、
誘電体酸化膜の上に成長させるが、この条件では上記酸
化膜は還元されることなく、そのまま保存され、多結晶
層のみがこの酸化膜の上に析出される。

このようにして出来た多結晶層は、後の常圧高温多結晶
の析出に際し、水素ガスの侵入を防止し、酸化膜が水素
により還元されることを防ぐので、誘電体分離基板はそ
の誘電体分離性能を設計通りに保持することができる。

また、かかる多結晶層は、特に減圧下で形成されること
によって、成長層が非常に緻密であり、また層の厚さが
良く制御されており、その他の方法で作られる多結晶層
に比較して優れている。

低温減圧による多結晶析出は、その析出速度が著しく低
いので、第２の多結晶を形成する方法としては非経済的
である。この方法による第１の多結晶層の厚さは、下限
として０．３μｍでも充分効果をあげうるが、膜厚が変
動することもあり得るので実用としては０．５μｍを下
限とするのがよい。また、厚すぎると、長時間になるの
で経済的でない。低温減圧多結晶シリコンは、その成長
の組織や結晶粒の大きさ、結晶性で高温常圧のそれと異
なり、また膨張係数についても差があり、あまり厚いと
好ましくない。

（実施例） 以下に本発明の一実施例を第２図(a)〜(i)に基づいて説
明する。

第２図(a)〜(f)は、第１図(a)〜(f)で説明した従来方法
と同じであるので、再度の説明は省略する。また、第２
図において第１図と同一又は類似の構成は同一の符号で
示す。

第２図(g)は本発明方法の特徴点を示すもので、分離酸
化膜１２との密着性を向上させるため、また均一粒径の
第２多結晶シリコン層１４を形成させるために第１多結
晶シリコン層２０を形成するものである。この第１多結
晶シリコン層２０を形成する方法としては、例えば減圧
化学気相成長法を用いればよい。減圧化学気相成長法の
条件は、例えばＳｉＨ_４（モノシラン）を用い、６５０
℃、０．３Ｔｏｒｒで、膜厚１．０〜１．５μｍの第１
多結晶シリコン層を成長させる。

この第１多結晶シリコン層２０の上に第２多結晶シリコ
ン層１４を５００μｍ程度（半導体基板と同程度の厚
さ）に成長させる。この第２多結晶シリコン層１４の形
成は、ＳｉＨＣｌ_３（トリクロルシラン）＋Ｈ_２を用
い、１１５０〜１２３０℃まで昇温して行う。

この第２多結晶シリコン層１４の成長反応初期におい
て、分離酸化膜は第１多結晶シリコンで被覆されている
ためＨ_２還元されず、所定の厚みを保持できることがわ
かった。

なお、第１多結晶シリコン層２０が薄い場合（例えば、
０．５μｍ未満）、Ｈ_２が第１多結晶シリコン層中を粒
界拡散して、局部的に分離酸化膜を還元するので好まし
くない。本発明を効果的とするためには、第１多結晶シ
リコン層は０．５μｍ以上を必要とする。

次に、第２図(h)及び(i)に示す如く、第１図(g)及び(h)
に示した従来方法と同様に、該半導体基板２の底面２ｂ
から研磨し、第２図(h)に一点鎖線で示す位置１６まで
平面的に除去し、島状に分離された単結晶シリコン島領
域２ｄを形成し、誘電体分離基板２′が形成される（第
２図(i)）。この分離された多結晶シリコン島領域２ｄ
に基本素子が形成される。なお、該半導体基板２の主表
面２ａ側も研磨され一点鎖線で示す位置１８まで平面的
に除去される。

（発明の効果） 以上述べた如く、本発明によれば、分離酸化膜の異常を
完全に抑制し、当初の目的とする耐圧性能を有し、かつ
配線不良の発生のない優れた誘電体分離基板を提供する
ことができる。

【図面の簡単な説明】 第１図は(a)〜(h)は従来の誘電体分離基板の製造方法を
示す断面図的説明図、第２図(a)〜(i)は本発明による誘
電体分離基板の製造方法を示す断面図的説明図、第３図
は従来法による誘電体分離基板の部分平面図及び第４図
は第３図の断面図である。 ２……半導体基板、２′……誘電体分離基板、４……ｎ
^＋型埋込み拡散層、６……酸化膜、８……窓、１０……
分離溝、１２……分離酸化膜、１４……多結晶シリコン
層、第２多結晶シリコン層、２０……第１多結晶シリコ
ン層。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−117750（ＪＰ，Ａ) 前田和夫「最新ＬＳＩプロセス技術」 （昭63−４−20）工業調査会Ｐ．213，215

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板の主表面に分離パターンに従っ
   て分離溝を形成する工程と、該半導体基板の主表面に分
   離酸化膜を形成する工程と、該分離酸化膜の上に第１の
   多結晶シリコン層を温度６００〜８００℃、圧力０．１
   〜１．０Ｔｏｒｒの条件でおこなわれる低温減圧化学気
   相成長法により０．５〜３μｍの厚さに形成する工程
   と、該第１の多結晶シリコン層の上に第２の多結晶シリ
   コン層を高温常圧化学気相成長法により所定の厚さに形
   成する工程と、該半導体基板の底面を該分離溝の底部以
   上に達するまで平面的に除去する工程とよりなることを
   特徴とする誘電体分離基板の製造方法。