JPS6284509A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6284509A
JPS6284509A JP22272485A JP22272485A JPS6284509A JP S6284509 A JPS6284509 A JP S6284509A JP 22272485 A JP22272485 A JP 22272485A JP 22272485 A JP22272485 A JP 22272485A JP S6284509 A JPS6284509 A JP S6284509A
Authority
JP
Japan
Prior art keywords
silicon
silicon substrate
film
substrate
recrystallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22272485A
Other languages
English (en)
Other versions
JPH0773096B2 (ja
Inventor
Yoshihiro Arimoto
由弘 有本
Shigeo Kodama
児玉 茂夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60222724A priority Critical patent/JPH0773096B2/ja
Publication of JPS6284509A publication Critical patent/JPS6284509A/ja
Publication of JPH0773096B2 publication Critical patent/JPH0773096B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 So1作成のためにシリコンの帯域溶融法を一採用し、
シリコンの再結晶化の品質を向上させるために、シリコ
ン基板の一部を露出する際にメカノケミカル研摩法を用
いる。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に、帯域溶融
法によりSOI (Semiconductor On
 In5u−1ator)素子を凹凸を形成した基板上
に多数形成する方法に関する。
〔従来の技術〕
帯域溶融法を用いたSOI素子の形成方法を説明すると
、先ず、シリコン基板表面に方形の凹所を格子状に形成
する。次いで、こうして形成されたシリコン基板の凹凸
表面を酸化してSiO□膜を形成する。SiO□膜上に
CDv法でシリコンを堆積した後、その上にSiO□/
5iJn膜などにより堆積したシリコンノ溶融時におけ
る変形の防止および、各種汚染の防止等の目的でキャッ
プ層を形成する。そして、ランプ、カーボンヒーター等
でSin、膜上のシリコンを帯状に溶融し、再結晶化す
る。その後、シリコン基板あるいはその上のSiO□膜
の凸部の頂面が露出する高さまで、キャップ層および再
結晶化シリコン層を除去すると、シリコン基板の凹部内
に再結晶化シリコン領域が5i02膜によって分離され
て形成される。この分離された再結晶化シリコン領域を
活性領域としてSol素子を形成することができる。
〔発明が解決しようとする問題点〕
上記帯域溶融法によるシリコンの溶融再結晶化法では、
Sing膜上にCVD法で形成されるシリコンがどうし
ても多結晶質であり、単結晶が形成されないために、溶
融・再結晶化した場合に再結晶層の品質が劣るという問
題がある。
そこで、シリコン基板の凹部表面は素子分離のために5
i02が必要なので、シリコン基板の凸部表面のSi0
g膜を選択的に除去して、露出したシリコン基板凸部上
にシリコンをエピタキシャル成長させ、このエピタキシ
ャル成長シリコン領域を再結晶化の核として利用するこ
とにより、再結晶化シリコンの品質を高めることが考え
られる。しかし、シリコン基板の凸部上のSi0g膜を
選択的に除去するために、レジストを用いたフォトリソ
グラフ法を採用したところ問題を生じた。すなわち、基
板の凹部が深いとレジストが均一に塗布されず、また凹
凸の肩部でのレジストの密着性がよくないので、基板の
凸部上のSin、をエツチングするときに、基板の凹部
の底あるいは側面のSi0g膜までが除去されてピンホ
ールが発生することが多々見られた。
また、基板の凸部上においても、SiO□がエツチング
されたその境界領域にSi0g膜による段差が発生する
ため、溶融・再結晶化の際にこの段差の部分に結晶欠陥
が生ずることがあった。同様に、基板の凸部上の5i(
hの肩部がなめらかでないために、この部分でも溶融・
再結晶化の際に結晶欠陥が発生するという問題があった
〔問題点を解決するための手段および作用〕本発明は、
上記問題点を解決するために、シリコン基板の凸部上の
SiO□膜、一般的には、絶縁膜を選択的に除去するた
めに、凸部上の絶縁膜のメカノケミカル研摩を行なう。
このメカノケミカル研摩によればレジストのむらという
問題は本質的に存在せず、しかも、基板の凸部上の研摩
跡も本質的に平坦であって、露出されたシリコン基板と
研摩されずに残る絶縁膜の境界部に段差が発生すること
もない。さらに、メカノケミカル研摩によれば、基板の
凸部上の絶縁膜の肩部も角がとれて丸味をおび、滑らか
になる。こうして、メカノケミカル研摩によれば、基板
の凹部の底や側面にピンホールが発生すること、あるい
は溶融・再結晶化シリコン中に結晶欠陥が発生すること
が防止され、高品質の再結晶化シリコンが得られる。
ここにメカノケミカル研摩法は、粒径数10人のシリカ
のアルカリ溶液を用いて毛足の長い柔軟質刷毛(パフ)
で行なう研摩法であり、シリコンに欠陥を発生させない
研摩法としてよぐ知られた技術である。また、この刷毛
のかわりに比較的柔軟な合成樹脂板を用いても良い。本
発明は、このメカノケミカル研摩法の研摩ゆえの特質と
毛足−の長い柔軟な刷毛による凹凸面への作用を利用す
るものである。
〔実施例〕
絶縁膜としてSiO□膜を用いる例について説明する。
第1図を参照すると、シリコン基板1 (面方位:(1
00))を熱酸化し、表面に厚さ3000人程度のSi
n、膜2を形成する。
第2図を参照すると、フォトリソグラフ法により5i0
2膜2に方形の開ロバターン3を格子状に配して形成す
る。方形パターン3の各辺はシリコン基板1の< 11
0>方向に直角または平行とし、1辺の大きさは例えば
、500μmとする。
第3図を参照すると、格子状に残されたSi0g膜2を
マスクとして80℃のKO11溶液によりシリコン基板
1を選択的にエツチングし、深さ30〜40μm程度の
凹部4を形成する。
第4図を参照すると、Sing膜2除去後、前面に熱酸
化により厚さ1〜2μmのSin、膜5を形成する。こ
のとき、必要に応じて、さらにCVD法により5t(h
 、 Si3N4などをその上に堆積して絶縁耐圧を向
上させることができる。
第5図を参照すると、メカノケミカル研摩によりシリコ
ン基板1の凸部上の5iO1膜5を選択的に除去する。
このメカノケミカル研摩を実施するに当っては、例えば
、従来、シリコンウェーハの鏡面研磨に用いられている
装置においてTIZOX 1300〔研摩剤;の商品名
〕を用いて行なう、このメカノケミカル研摩によればS
ing膜5の肩部がダして丸味をおび、かつSing膜
5の除去部とシリコン基板1の露出部との境界の段差は
発生しない。しかも、凹部内のSiO□膜5にピンホー
ルが発生することもない。
第6図を参照すると、CVD法で全面にシリコン層6を
厚さ3〜20IIm程度堆積し、表面を酸化後CVD法
でSi3N4を堆積して厚さ2um程度のSin。
/5iJ4からなるキャップ層7を形成する。このとき
、シリコン基板1の凸部上はSiO□膜5が存在しない
ので、シリコン層6はシリコン基板lに関してエピタキ
シャル成長し、単結晶領域8を形成する。
キャップ層7を形成後、ランプ、カーボンヒータ、タン
グステンヒータ等の棒状加熱源でシリコン層6を帯状に
溶融し、再結晶させる。するとシリコン基板1の凸部上
の単結晶シリコン領域8が存在するために、そこから再
結晶が進行し、再結晶化シリコンは全体の品質が向上す
る。また、シリコン基板1の凸部の研摩跡は平坦であり
、かつ肩部のSing膜5はなだらかな丸味をおびてい
るので、これらの箇所が原因となって再結晶化シリコン
に結晶欠陥が発生することもない。
次に、深いシリコン領域が必要な場合にはキャップ層7
を除去した後、CVD法によりシリコンをエピタキシャ
ル成長させ、凹部をうめる。
第7図を参照すると、シリコン基板lの凸部の頂面より
上方の部分をメカノケミカル研磨により除去すると、シ
リコン基板1の凹部内にSiO□膜5で分離された再結
晶化シリコン領域(島状領域)9が形成され、ここを活
性領域として半導体装置を作成することが可能である。
上記実施例では、シリコン基板の凹所内に単一の再結晶
、シリコン領域を形成したが、例えば、第6図で、堆積
するシリコンにn4形ドーパントをドーピングし、かつ
堆積するn゛形シリコン層の厚さを凹所の深さに関して
薄く形成し、その後、溶融・再結晶化し、キャップ層を
除去してから、露出したn゛形再結晶シリコン層上にn
−形シリコン層をエピタキシャル成長し、次いでシリコ
ン基板の5所の高さまで頂面を平坦化することにより、
シリコン基板の凹所内にn゛形埋込層とn−形エピタキ
シャル成長層を形成することも可能である。このn′″
形埋込層は単にn”形層下に埋め込まれているだけでな
く、その端部が表面まで延在しているのが外部電極との
接合が容易であるという利点を有している。
〔発明の効果〕
本発明によれば、シリコン基板の凹部内に絶縁膜を介し
てシリコンの溶融・再結晶化領域を形成するに当って、
シリコン基板の凸部上にエピタキシャル成長したシリコ
ン領域を再結晶化の核とすることにより再結晶化シリコ
ンの品質を向上し、かつシリコン基板の凸部上の絶縁膜
除去による段差の発生をなくし、シリコン基板の凸部の
肩部の絶縁膜をなめらかにすることにより、再結晶化シ
リコンに結晶欠陥が発生するこ、とを防止すると共に、
絶縁膜にピンホールが発生して絶縁耐圧が劣化すること
を防止することができる。
【図面の簡単な説明】
第1図〜第7図は本発明の方法を実施する1連の工程を
説明する断面図である。 ■・・・シリコン基板、  2・・・SiO□膜、3・
・・開口部、     4・・・凹部、5・・・5to
Ji、      6・・・シリコン層、7・・・キャ
ップ層、 8・・・エピタキシャル成長シリコン領域、9・・・再
結晶シリコン領域。

Claims (1)

  1. 【特許請求の範囲】 1、シリコン基板上に複数の凹部を穿設し、こうして形
    成された該シリコン基板上の凹凸面上に絶縁膜を形成し
    、該絶縁膜上にシリコン層を堆積し、該シリコン堆積上
    にキャップ層を形成した後、加熱して該シリコン堆積層
    のシリコンを溶融し再結晶化する工程を含む半導体装置
    の製造方法において、 上記シリコン層の堆積工程に先立って、上記シリコン基
    板の上記凸部上の上記絶縁膜をメカノケミカル研摩によ
    り選択的に除去し、よって、該シリコン基板の該凸部の
    頂面を露出させ、かつ露出した該シリコン基板と除去さ
    れずに残る該絶縁膜との境界境域を平坦にすると共に、
    該シリコン基板の上記凹凸に対応して存在する該絶縁膜
    の肩部に丸味を与えることを特徴とする方法。
JP60222724A 1985-10-08 1985-10-08 半導体装置の製造方法 Expired - Lifetime JPH0773096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60222724A JPH0773096B2 (ja) 1985-10-08 1985-10-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60222724A JPH0773096B2 (ja) 1985-10-08 1985-10-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6284509A true JPS6284509A (ja) 1987-04-18
JPH0773096B2 JPH0773096B2 (ja) 1995-08-02

Family

ID=16786906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60222724A Expired - Lifetime JPH0773096B2 (ja) 1985-10-08 1985-10-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0773096B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422299A (en) * 1989-09-11 1995-06-06 Purdue Research Foundation Method of forming single crystalline electrical isolated wells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583272A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS5892209A (ja) * 1981-11-27 1983-06-01 Fujitsu Ltd 半導体装置の製造方法
JPS58185500A (ja) * 1982-04-21 1983-10-29 Nec Corp シリコン膜製造法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583272A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS5892209A (ja) * 1981-11-27 1983-06-01 Fujitsu Ltd 半導体装置の製造方法
JPS58185500A (ja) * 1982-04-21 1983-10-29 Nec Corp シリコン膜製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422299A (en) * 1989-09-11 1995-06-06 Purdue Research Foundation Method of forming single crystalline electrical isolated wells

Also Published As

Publication number Publication date
JPH0773096B2 (ja) 1995-08-02

Similar Documents

Publication Publication Date Title
JPS5939790A (ja) 単結晶の製造方法
KR100353174B1 (ko) 절연체 상 실리콘 기판 제조 방법
JPS6284509A (ja) 半導体装置の製造方法
JPH01136328A (ja) 半導体基板の製造方法
JPH01305534A (ja) 半導体基板の製造方法
JPH03125458A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品
JPH03136346A (ja) Soi基板の製造方法
JPS6252920A (ja) 半導体装置の製造方法
JPS60254609A (ja) 半導体装置の製造方法
JPH04307735A (ja) 半導体装置の製造方法
JPS6319808A (ja) 半導体単結晶層の製造方法
JP3011741B2 (ja) 半導体基板の製造方法
JP3016432B2 (ja) 半導体基板の製造方法
JPH06151572A (ja) 誘電体分離基板及びその製造方法
JPH05326683A (ja) Soi基板の製法
JPS62156831A (ja) 絶縁的に分離された単結晶シリコン領域を得る方法
JPS61113230A (ja) 半導体装置の製造方法
JPH0472715A (ja) 半導体装置の製造方法
JPH03142854A (ja) 誘電体分離基板およびその製造方法
JPH0396225A (ja) 半導体基板の製造方法
JPH03265157A (ja) 半導体基板の製造方法
JPH02238663A (ja) 半導体装置の製造方法
JPS63182836A (ja) 絶縁層分離基板の製法
JPS58100442A (ja) 半導体装置の製造方法
JPH04258152A (ja) 半導体装置の製造方法