JPH0287547A - 絶縁層分離基板の製造方法 - Google Patents
絶縁層分離基板の製造方法Info
- Publication number
- JPH0287547A JPH0287547A JP23949588A JP23949588A JPH0287547A JP H0287547 A JPH0287547 A JP H0287547A JP 23949588 A JP23949588 A JP 23949588A JP 23949588 A JP23949588 A JP 23949588A JP H0287547 A JPH0287547 A JP H0287547A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- semiconductor single
- layer
- film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000013078 crystal Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000002401 inhibitory effect Effects 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 abstract description 6
- 230000000414 obstructive effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000012535 impurity Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、絶縁層分離基板(誘電体分離基板)の製造
方法に関する。
方法に関する。
半導体装置等の製造等に使われる半導体基板として、従
来、絶縁層分離基板(DI基板)と呼ばれるものがある
。第2図(e)は、従来の絶縁層分離基板をあられす。
来、絶縁層分離基板(DI基板)と呼ばれるものがある
。第2図(e)は、従来の絶縁層分離基板をあられす。
この絶縁層分離基板は、支持体層(例えばポリシリコン
層)61上に絶縁層(酸化膜)62で電気的に分離され
た半導体単結晶領域63・・・が複数設けられていて、
これら半導体単結晶領域63・・・のうちには、その底
から支持体層61表面に達し不純物の拡散された半導体
単結晶堆積層63aを有するという構成となっている。
層)61上に絶縁層(酸化膜)62で電気的に分離され
た半導体単結晶領域63・・・が複数設けられていて、
これら半導体単結晶領域63・・・のうちには、その底
から支持体層61表面に達し不純物の拡散された半導体
単結晶堆積層63aを有するという構成となっている。
この基板を用いると、異なる領域63にそれぞれ形成さ
れる半導体素子間の絶縁性を非常に良くすることができ
る。また、半導体単結晶堆積層63a付きの領域63に
は、縦型の半導体素子を形成できる。この基板は、いわ
ゆるスマートパワーIC等に利用されている。
れる半導体素子間の絶縁性を非常に良くすることができ
る。また、半導体単結晶堆積層63a付きの領域63に
は、縦型の半導体素子を形成できる。この基板は、いわ
ゆるスマートパワーIC等に利用されている。
上記絶縁層分離基板は、つぎのようにして製造される。
まず、第2図(alにみるように、シリコン半導体単結
晶ウェハ60表面に異方性エツチングを施して分離用の
■状溝65を形成する。続いて、酸化処理して、第2図
(blにみるように、ウェハ60表面全面が酸化膜62
で覆われた状態にする。ついで、第2図fc)にみるよ
うに、半導体単結晶堆積層の形成域以外の部分を覆うレ
ジスト層からなるマスク67を形成しておいて、エツチ
ング処理して酸化膜62を部分的に除いて前記堆積層の
形成域68を露出させ、その後、マスク67を除去する
そうすると、ウェハ60は、分離のための溝65がウェ
ハ表面に形成されているとともに表面を堆積層63aが
形成される個所を除いて絶縁層用の酸化膜62で覆った
ものとなる。
晶ウェハ60表面に異方性エツチングを施して分離用の
■状溝65を形成する。続いて、酸化処理して、第2図
(blにみるように、ウェハ60表面全面が酸化膜62
で覆われた状態にする。ついで、第2図fc)にみるよ
うに、半導体単結晶堆積層の形成域以外の部分を覆うレ
ジスト層からなるマスク67を形成しておいて、エツチ
ング処理して酸化膜62を部分的に除いて前記堆積層の
形成域68を露出させ、その後、マスク67を除去する
そうすると、ウェハ60は、分離のための溝65がウェ
ハ表面に形成されているとともに表面を堆積層63aが
形成される個所を除いて絶縁層用の酸化膜62で覆った
ものとなる。
堆積層の形成域68を露出させた後、ウェハ60の表面
にシリコンをエピタキシャル成長させ堆積すると、第2
図(d)にみるように、酸化膜62上には支持体層61
となるポリシリコン層が、酸化膜のない個所にはシリコ
ン半導体単結晶堆積層63aが形成されることとなる。
にシリコンをエピタキシャル成長させ堆積すると、第2
図(d)にみるように、酸化膜62上には支持体層61
となるポリシリコン層が、酸化膜のない個所にはシリコ
ン半導体単結晶堆積層63aが形成されることとなる。
支持体N61および堆積層63aの形成後、ウェハ60
を、裏面側から、第2図fdlに二点鎖線で示す位置ま
で研摩すれば、第2図telに示す絶縁層分離基板が完
成する。
を、裏面側から、第2図fdlに二点鎖線で示す位置ま
で研摩すれば、第2図telに示す絶縁層分離基板が完
成する。
しかしながら、上記の製造方法は困難な工程がある。マ
スク67の形成工程である。
スク67の形成工程である。
マスク67の形成面は、■溝65のある大きな凹凸面で
あるためレジスト層を均一に塗布することが難しい。中
々、良いマスクが形成できない。
あるためレジスト層を均一に塗布することが難しい。中
々、良いマスクが形成できない。
そのため、酸化膜62が損傷したり、あるいは、堆積層
の形成域68を所定通りの状態に露出させることができ
なかったりという不都合がでる。
の形成域68を所定通りの状態に露出させることができ
なかったりという不都合がでる。
この発明は、上記の事情に鑑み、大きな凹凸のある面へ
のマスク形成という難しい工程を必要とせず、絶縁層分
離基板を容易に得ることのできる製造方法を提供するこ
とを課題とする。
のマスク形成という難しい工程を必要とせず、絶縁層分
離基板を容易に得ることのできる製造方法を提供するこ
とを課題とする。
〔課題を解決するための手段]
前記課題を解決するため、この発明の製造方法は、分離
のための溝が形成され前記堆積層の形成域を除いた表面
を前記絶縁層用の酸化膜で覆った半導体単結晶ウェハを
、ウェハ表面における半導体単結晶堆積層の形成域に酸
化阻止効果のある膜を選択的に形成しておいて、前記溝
および酸化膜を形成し、その後、前記酸化阻止効果のあ
る膜を除くことにより行うようにしている。
のための溝が形成され前記堆積層の形成域を除いた表面
を前記絶縁層用の酸化膜で覆った半導体単結晶ウェハを
、ウェハ表面における半導体単結晶堆積層の形成域に酸
化阻止効果のある膜を選択的に形成しておいて、前記溝
および酸化膜を形成し、その後、前記酸化阻止効果のあ
る膜を除くことにより行うようにしている。
この発明の製造方法では、半導体単結晶堆積層形成域を
、溝形成前に酸化阻止効果のある膜で選択的に覆ってお
き、同形成域を酸化させないようにして酸化膜および溝
を完成させ、その後、レジスト層を使わずに、酸化膜と
酸化阻止効果のある膜の性質の差を利用して容易に酸化
阻止効果のある膜だけを選択的に除去することができる
。つまり、溝のある凹凸面にマスク形成しなくてすむの
である。もちろん、酸化阻止効果のある膜の選択形成に
あたって、好適、マスクが使われるが、このマスクは溝
形成前の平らな面に形成されるのであるから全く問題な
い。
、溝形成前に酸化阻止効果のある膜で選択的に覆ってお
き、同形成域を酸化させないようにして酸化膜および溝
を完成させ、その後、レジスト層を使わずに、酸化膜と
酸化阻止効果のある膜の性質の差を利用して容易に酸化
阻止効果のある膜だけを選択的に除去することができる
。つまり、溝のある凹凸面にマスク形成しなくてすむの
である。もちろん、酸化阻止効果のある膜の選択形成に
あたって、好適、マスクが使われるが、このマスクは溝
形成前の平らな面に形成されるのであるから全く問題な
い。
そのため、酸化膜を[n傷したり、堆積層の形成域露出
をし損なったりということもなくなる。
をし損なったりということもなくなる。
以下、この発明を、実施例をあられす図面を参照しなが
ら詳しく説明する。
ら詳しく説明する。
第1図(al〜(hlは、この発明の製造方法の一例に
より、絶縁層分離基板を得るときの様子を順を追ってあ
られす。
より、絶縁層分離基板を得るときの様子を順を追ってあ
られす。
まず、N−型シリコン半導体単結晶ウェハ1の表面全体
を、第1図fatにみるように、窒化シリコン膜(Si
N膜)2で覆い、この膜2の上に、ウェハ1におけるシ
リコン単結晶堆積層形成域相当部分のみを覆うマスク3
を形成する。
を、第1図fatにみるように、窒化シリコン膜(Si
N膜)2で覆い、この膜2の上に、ウェハ1におけるシ
リコン単結晶堆積層形成域相当部分のみを覆うマスク3
を形成する。
つぎに、エツチング処理しマスクを除去して、第1図(
blにみるように、シリコン単結晶堆積層形成域Aを選
択的に覆う窒化シリコン膜(酸化阻止効果のある膜)2
′を形成する。
blにみるように、シリコン単結晶堆積層形成域Aを選
択的に覆う窒化シリコン膜(酸化阻止効果のある膜)2
′を形成する。
窒化シリコン膜2′を形成したウェハ1を熱酸化処理す
る。そうすると、第1図(C1にみるように、窒化シリ
コン膜2′のないところに酸化膜(Sio2膜)4が形
成される。
る。そうすると、第1図(C1にみるように、窒化シリ
コン膜2′のないところに酸化膜(Sio2膜)4が形
成される。
この酸化膜4に、窓5をあけ、異方性エツチングを施し
、第1図(d)にみるように、分離のための■状溝6を
表面に形成する。つまり、酸化膜4のうち、分離用のV
状溝形成域にある部分を選択的に除去し、異方性エツチ
ングを施すのである。
、第1図(d)にみるように、分離のための■状溝6を
表面に形成する。つまり、酸化膜4のうち、分離用のV
状溝形成域にある部分を選択的に除去し、異方性エツチ
ングを施すのである。
溝6を形成したウェハ1を、再び、熱酸化処理し、第1
図(e)にみるように、窒化シリコン膜2′以外の部分
の表面を覆う酸化膜7を形成する。もちろん、窒化シリ
コン膜2′の下は酸化されない。これに続いて、窒化シ
リコン膜2′を選択的に除去し、第1図(flにみるよ
うに、半導体単結晶堆積層の形成域Aを露出させる。単
結晶面が現れる。なお、窒化シリコン膜2′の選択除去
は、例えば、ドライエツチャー等でエツチングすること
により行える。
図(e)にみるように、窒化シリコン膜2′以外の部分
の表面を覆う酸化膜7を形成する。もちろん、窒化シリ
コン膜2′の下は酸化されない。これに続いて、窒化シ
リコン膜2′を選択的に除去し、第1図(flにみるよ
うに、半導体単結晶堆積層の形成域Aを露出させる。単
結晶面が現れる。なお、窒化シリコン膜2′の選択除去
は、例えば、ドライエツチャー等でエツチングすること
により行える。
第1図(f)に示すシリコン半導体単結晶ウェハ1は、
分離のための溝6が形成され堆積層の形成域Aを除いた
表面を絶縁層用の酸化膜7で覆ったものである。この発
明の製造方法では、このようなウェハ1を用いるように
する。
分離のための溝6が形成され堆積層の形成域Aを除いた
表面を絶縁層用の酸化膜7で覆ったものである。この発
明の製造方法では、このようなウェハ1を用いるように
する。
つぎに、ウェハ1表面にシリコンをエピタキシャル成長
により堆積する。そうすると、第1図(g)にみるよう
に、酸化膜7の上にポリシリコン層からなる支持体層8
が形成され、酸化膜7のない所にシリコン半導体単結晶
堆積層9aが形成される。ついで、ウェハ1裏面側から
第1図(g+に二点鎖線で示す位置、すなわら溝6が露
出する位置まで研摩すれば、第1図(h)にみるように
、絶縁層分離基板10が得られる。
により堆積する。そうすると、第1図(g)にみるよう
に、酸化膜7の上にポリシリコン層からなる支持体層8
が形成され、酸化膜7のない所にシリコン半導体単結晶
堆積層9aが形成される。ついで、ウェハ1裏面側から
第1図(g+に二点鎖線で示す位置、すなわら溝6が露
出する位置まで研摩すれば、第1図(h)にみるように
、絶縁層分離基板10が得られる。
絶縁層分離基板10は、ポリシリコン層からなる支持体
層8上に絶縁層である酸化膜7で電気的に分離された半
導体単結晶領域9・・・が複数設けられており、これら
半導体単結晶領域9・・・のうちには、その底から支持
体層表面に達し不純物の拡散された半導体単結晶堆積層
9aを有するものがある構成となっている。
層8上に絶縁層である酸化膜7で電気的に分離された半
導体単結晶領域9・・・が複数設けられており、これら
半導体単結晶領域9・・・のうちには、その底から支持
体層表面に達し不純物の拡散された半導体単結晶堆積層
9aを有するものがある構成となっている。
以上にみたように、上記製造方法では、分離用の溝部分
の大きな凹凸個所にマスクを形成することは全くなかっ
た。そのため、極めて容易に絶縁層分離基板が得られ、
しかも、酸化膜7のtfl傷や堆積層の形成域露出のし
そこないといったことも全くなく、十分な性能の絶縁層
分離基板が得られるのである。
の大きな凹凸個所にマスクを形成することは全くなかっ
た。そのため、極めて容易に絶縁層分離基板が得られ、
しかも、酸化膜7のtfl傷や堆積層の形成域露出のし
そこないといったことも全くなく、十分な性能の絶縁層
分離基板が得られるのである。
なお、半導体単結晶堆積層9a付き半導体単結晶領域9
には、例えば、電流容量の多い縦型トランジスタを形成
することができる。もちろん、他の半導体単結晶領域9
にも、それぞれ適当な半導体素子を形成することができ
ることはいうまでもない。
には、例えば、電流容量の多い縦型トランジスタを形成
することができる。もちろん、他の半導体単結晶領域9
にも、それぞれ適当な半導体素子を形成することができ
ることはいうまでもない。
この発明は上記実施例に躍らない。
上記実施例は、酸化阻止効果のある膜が窒化シリコン膜
であったが、窒化シリコン以外の材料からなる膜であっ
てもよい。半導体単結晶堆積層付き半導体単結晶領域が
複数個あってもよいこともいうまでもない。
であったが、窒化シリコン以外の材料からなる膜であっ
てもよい。半導体単結晶堆積層付き半導体単結晶領域が
複数個あってもよいこともいうまでもない。
以上に述べたように、この発明にかかる絶縁層分離基板
の製造方法では、分離用溝のある大きな凹凸個所にマス
クを形成するという困難な工程がない。そのため、極め
て容易に絶縁層分離基板が得られ、また、絶縁層(酸化
膜)等の損傷もなく十分な性能の絶縁層分離基板が得ら
れる。
の製造方法では、分離用溝のある大きな凹凸個所にマス
クを形成するという困難な工程がない。そのため、極め
て容易に絶縁層分離基板が得られ、また、絶縁層(酸化
膜)等の損傷もなく十分な性能の絶縁層分離基板が得ら
れる。
第1図(a)〜fh)は、この発明にかかる製造方法の
一例により絶縁層分離基板を作るときの様子を順を追っ
てあられす概略断面図、第2図(al〜telは、従来
の製造方法により絶縁層分離基板を作るときの様子を順
を追ってあられす概略断面図である。 ■・・・半導体単結晶ウェハ 2′・・・窒化シリコ
ン膜(酸化阻止効果のある膜) 6・・・■状溝(分
離のための溝) 7・・・絶縁層用の酸化膜 8・
・・支持体層 9・・・半導体単結晶領域 9a・
・・半導体単結晶堆積層 10・・・絶縁層分離基板
代理人 弁理士 松 本 武 彦 第2図 (a) (b) (C) 第1図 (f) 第2図 (d) (e)
一例により絶縁層分離基板を作るときの様子を順を追っ
てあられす概略断面図、第2図(al〜telは、従来
の製造方法により絶縁層分離基板を作るときの様子を順
を追ってあられす概略断面図である。 ■・・・半導体単結晶ウェハ 2′・・・窒化シリコ
ン膜(酸化阻止効果のある膜) 6・・・■状溝(分
離のための溝) 7・・・絶縁層用の酸化膜 8・
・・支持体層 9・・・半導体単結晶領域 9a・
・・半導体単結晶堆積層 10・・・絶縁層分離基板
代理人 弁理士 松 本 武 彦 第2図 (a) (b) (C) 第1図 (f) 第2図 (d) (e)
Claims (1)
- 1 支持体層上に絶縁層で電気的に分離された半導体単
結晶領域が複数設けられ、これら前記半導体単結晶領域
のうちには、その底から支持体層表面に達する半導体単
結晶堆積層を有するものがある絶縁層分離基板を得るに
あたり、分離のための溝が形成され前記堆積層の形成域
を除いた表面を前記絶縁層用の酸化膜で覆った半導体単
結晶ウェハを用い、前記支持体層および半導体単結晶堆
積層を形成した後、同ウェハを裏面側から前記溝が露出
するまで研磨するようにする製造方法において、前記半
導体単結晶ウェハの形成を、ウェハ表面における半導体
単結晶堆積層の形成域に酸化阻止効果のある膜を選択的
に形成しておいて、前記溝および酸化膜を形成し、その
後、前記酸化阻止効果のある膜を除くことにより行うこ
とを特徴とする絶縁層分離基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23949588A JPH0287547A (ja) | 1988-09-24 | 1988-09-24 | 絶縁層分離基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23949588A JPH0287547A (ja) | 1988-09-24 | 1988-09-24 | 絶縁層分離基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0287547A true JPH0287547A (ja) | 1990-03-28 |
Family
ID=17045631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23949588A Pending JPH0287547A (ja) | 1988-09-24 | 1988-09-24 | 絶縁層分離基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0287547A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7913221B2 (en) | 2006-10-20 | 2011-03-22 | Panasonic Corporation | Interconnect structure of semiconductor integrated circuit, and design method and device therefor |
-
1988
- 1988-09-24 JP JP23949588A patent/JPH0287547A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7913221B2 (en) | 2006-10-20 | 2011-03-22 | Panasonic Corporation | Interconnect structure of semiconductor integrated circuit, and design method and device therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0645432A (ja) | 基板分離トレンチを形成するための半導体処理方法 | |
JPH07326664A (ja) | ウエハの誘電体分離溝の充填方法 | |
KR100234408B1 (ko) | 반도체장치의 소자분리방법 | |
JPH06163532A (ja) | 半導体素子分離方法 | |
US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
JPH0817813A (ja) | 半導体装置の製造方法 | |
KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
JPH0287547A (ja) | 絶縁層分離基板の製造方法 | |
US6306726B1 (en) | Method of forming field oxide | |
KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
KR940001812B1 (ko) | 반도체장치의 소자분리방법 | |
KR100190070B1 (ko) | 반도체장치의 소자분리 방법 | |
JPS6244415B2 (ja) | ||
JPS5839026A (ja) | 半導体装置及びその製造方法 | |
JPH0290546A (ja) | 絶縁層分離基板の製造方法 | |
JP2630204B2 (ja) | 半導体装置の製造方法 | |
KR950001302B1 (ko) | 반도체 소자분리방법 | |
JPS59177940A (ja) | 素子分離領域の製造方法 | |
KR0167675B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
JPH11163118A (ja) | 半導体装置の製造方法 | |
JPS59177941A (ja) | 素子分離領域の製造方法 | |
KR100845227B1 (ko) | 소자 분리막 형성 방법 | |
KR100289658B1 (ko) | 반도체 소자 분리방법 | |
KR0124480B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR0167599B1 (ko) | 반도체 장치의 소자 분리방법 |