JP2943006B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2943006B2 JP2943006B2 JP22183990A JP22183990A JP2943006B2 JP 2943006 B2 JP2943006 B2 JP 2943006B2 JP 22183990 A JP22183990 A JP 22183990A JP 22183990 A JP22183990 A JP 22183990A JP 2943006 B2 JP2943006 B2 JP 2943006B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- layer
- crystal silicon
- silicon substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体基板の製造方法に関し、特にシリ
コン基板上のシリコン酸化膜上に単結晶シリコン層を有
する構造（SOI:SILICON ON INSULATOR）の半導体基板の
製造方法に関する。
コン基板上のシリコン酸化膜上に単結晶シリコン層を有
する構造（SOI:SILICON ON INSULATOR）の半導体基板の
製造方法に関する。
本発明は、SOI基板における素子形成層、すなわちＰ
型又はＮ型の不純物濃度の低い単結晶シリコン層の形成
において、モレキュラ・レイヤ・エピタキシャル（以下
MLEと呼ぶ）法と通常のエピタキシャル法を組み合わせ
て用いることにより、前記Ｐ型又はＮ型の不純物濃度の
低い単結晶シリコン層を、任意の厚さで、かつ高い層厚
均一性で制御したものである。
型又はＮ型の不純物濃度の低い単結晶シリコン層の形成
において、モレキュラ・レイヤ・エピタキシャル（以下
MLEと呼ぶ）法と通常のエピタキシャル法を組み合わせ
て用いることにより、前記Ｐ型又はＮ型の不純物濃度の
低い単結晶シリコン層を、任意の厚さで、かつ高い層厚
均一性で制御したものである。
従来、第２図（ａ）〜（ｅ）に示すような半導体基板
の製造方法が知られていた。
の製造方法が知られていた。
まず、第１の不純物濃度の高いシリコン基板11上に通
常のエピタキシャル装置により不純物濃度の低い単結晶
シリコン12層を形成した後、不純物濃度の低い単結晶シ
リコン層12上にシリコン熱酸化膜13を形成する（第２図
（ａ））。
常のエピタキシャル装置により不純物濃度の低い単結晶
シリコン12層を形成した後、不純物濃度の低い単結晶シ
リコン層12上にシリコン熱酸化膜13を形成する（第２図
（ａ））。
次にシリコン熱酸化膜を接合面側として、第１の不純
物濃度の高いシリコン基板11を第２シリコン基板14と10
00℃〜1200℃において接合する（第２図（ｂ））。
物濃度の高いシリコン基板11を第２シリコン基板14と10
00℃〜1200℃において接合する（第２図（ｂ））。
表面側となった第１の不純物濃度の高いシリコン基板
11を研磨及び不純物濃度選択性エッチングを用いて除去
する（第２図（ｃ））。
11を研磨及び不純物濃度選択性エッチングを用いて除去
する（第２図（ｃ））。
その後、不純物濃度の低い単結晶シリコン層12上にシ
リコン熱酸化膜15を形成する（第２図（ｄ））。
リコン熱酸化膜15を形成する（第２図（ｄ））。
このシリコン熱酸化膜15をエッチング除去することに
よりデバイス形成層となる不純物濃度の低いエピタキシ
ャル単結晶シリコン層12を所要の層厚に制御していた。
よりデバイス形成層となる不純物濃度の低いエピタキシ
ャル単結晶シリコン層12を所要の層厚に制御していた。
しかし、従来の製造方法では、第１の不純物濃度の高
いシリコン基板11上に通常のエピタキシャル装置を用い
て不純物濃度の低い単結晶シリコン層12を形成している
ため、高いエピタキシャル成長温度により、シリコン基
板11から単結晶シリコン層12へと不純物が拡散してしま
い、後の不純物濃度選択性エッチング工程において、不
純物濃度の低い単結晶シリコン層12の一部もエッチング
されてしまい、均一な膜厚制御が困難となるという問題
点を有していた。
いシリコン基板11上に通常のエピタキシャル装置を用い
て不純物濃度の低い単結晶シリコン層12を形成している
ため、高いエピタキシャル成長温度により、シリコン基
板11から単結晶シリコン層12へと不純物が拡散してしま
い、後の不純物濃度選択性エッチング工程において、不
純物濃度の低い単結晶シリコン層12の一部もエッチング
されてしまい、均一な膜厚制御が困難となるという問題
点を有していた。
上記問題点を解決するために、本発明は第１の不純物
濃度の高いシリコン基板上にMLE法を用いて不純物濃度
の低い単結晶シリコン層を形成した。さらに、シリコン
基板除去後にこのMLE層の上に不純物濃度の低い単結晶
シリコン層を通常エピタキシャル成長させた。
濃度の高いシリコン基板上にMLE法を用いて不純物濃度
の低い単結晶シリコン層を形成した。さらに、シリコン
基板除去後にこのMLE層の上に不純物濃度の低い単結晶
シリコン層を通常エピタキシャル成長させた。
半導体基板の製造方法において、第１の不純物濃度の
高いシリコン基板上にMLE装置を用いて不純物濃度の低
い単結晶シリコン層を形成することにより、低いエピタ
キシャル温度によって、第１の不純物濃度の高いシリコ
ン基板からの不純物の拡散を防止できる。従って、後の
不純物濃度選択性エッチング工程において、不規則に不
純物濃度の低い単結晶シリコン層がエッチングされるこ
とが防止出来るため、不純物濃度の低い単結晶シリコン
層の層厚を均一に制御することを可能となった。しか
し、MLE法による不純物濃度の低い単結晶シリコン層の
成長速度は、通常のエピタキシャル法に比べて遅いの
で、所定の層厚を得るために、通常エピタキシャル層を
形成した。
高いシリコン基板上にMLE装置を用いて不純物濃度の低
い単結晶シリコン層を形成することにより、低いエピタ
キシャル温度によって、第１の不純物濃度の高いシリコ
ン基板からの不純物の拡散を防止できる。従って、後の
不純物濃度選択性エッチング工程において、不規則に不
純物濃度の低い単結晶シリコン層がエッチングされるこ
とが防止出来るため、不純物濃度の低い単結晶シリコン
層の層厚を均一に制御することを可能となった。しか
し、MLE法による不純物濃度の低い単結晶シリコン層の
成長速度は、通常のエピタキシャル法に比べて遅いの
で、所定の層厚を得るために、通常エピタキシャル層を
形成した。
以下に本発明の実施例を図面に基づいて説明する。第
１図（ａ）〜（ｄ）は、この発明にかかる半導体基板の
工程順断面図である。
１図（ａ）〜（ｄ）は、この発明にかかる半導体基板の
工程順断面図である。
まず、第１の不純物濃度の高いシリコン基板１上にML
E装置により不純物濃度の低い単結晶シリコン層２（MLE
層）を形成し、その後、不純物濃度の低い単結晶シリコ
ン層２上にシリコン酸化膜３を850℃以下の低温で形成
する（第１図（ａ））。ここで、不純物濃度の低い単結
晶シリコン層とシリコン酸化膜は低温で形成されている
ため、第１の不純物濃度の高い基板１からの不純物の拡
散は抑制されている。
E装置により不純物濃度の低い単結晶シリコン層２（MLE
層）を形成し、その後、不純物濃度の低い単結晶シリコ
ン層２上にシリコン酸化膜３を850℃以下の低温で形成
する（第１図（ａ））。ここで、不純物濃度の低い単結
晶シリコン層とシリコン酸化膜は低温で形成されている
ため、第１の不純物濃度の高い基板１からの不純物の拡
散は抑制されている。
次に、シリコン酸化膜３を接合面側として第２のシリ
コン基板４と850℃以下において接合する（第１図
（ｂ））。ここで、はり合わせを850℃以下の低温で行
ったため、第１の不純物濃度の高いシリコン基板１から
の不純物の拡散は抑制されている。
コン基板４と850℃以下において接合する（第１図
（ｂ））。ここで、はり合わせを850℃以下の低温で行
ったため、第１の不純物濃度の高いシリコン基板１から
の不純物の拡散は抑制されている。
さらに、表面側となった第１の不純物濃度の高いシリ
コン基板１を研磨及び不純物濃度選択性エッチングを用
いて除去する（第１図（ｃ））。ここで用いている不純
物濃度選択性エッチングは、濃度勾配が急峻なほど、層
厚制御性に優れている。
コン基板１を研磨及び不純物濃度選択性エッチングを用
いて除去する（第１図（ｃ））。ここで用いている不純
物濃度選択性エッチングは、濃度勾配が急峻なほど、層
厚制御性に優れている。
最後に、不純物濃度の低い単結晶シリコン２上に、通
常のエピタキシャル法を用いて、単結晶シリコン層５を
形成し、所望の層厚の単結晶シリコン素子形成層を形成
する（第１図（ｄ））。
常のエピタキシャル法を用いて、単結晶シリコン層５を
形成し、所望の層厚の単結晶シリコン素子形成層を形成
する（第１図（ｄ））。
本発明は、以上説明したように第１の不純物濃度の高
いシリコン基板上にMLE層を形成することにより、エピ
タキシャル温度を850℃以下にすることが可能になるた
め、不純物濃度の高いシリコン基板から不純物濃度の低
い単結晶シリコン層への不純物の拡散を防止できた。こ
れによって後の不純物濃度選択性エッチング工程におい
て、不純物濃度の差を大きくできるため、エッチングの
選択性がよく、不純物濃度の低い単結晶シリコン層の層
厚を均一に制御することができる。また、通常のエピタ
キシャル法により、簡単に所望の単結晶シリコン素子形
成層厚を得ることができるという効果を得た。
いシリコン基板上にMLE層を形成することにより、エピ
タキシャル温度を850℃以下にすることが可能になるた
め、不純物濃度の高いシリコン基板から不純物濃度の低
い単結晶シリコン層への不純物の拡散を防止できた。こ
れによって後の不純物濃度選択性エッチング工程におい
て、不純物濃度の差を大きくできるため、エッチングの
選択性がよく、不純物濃度の低い単結晶シリコン層の層
厚を均一に制御することができる。また、通常のエピタ
キシャル法により、簡単に所望の単結晶シリコン素子形
成層厚を得ることができるという効果を得た。
第１図は、本発明の半導体基板の製造方法の製造工程順
断面図を示したものである。 第２図は、従来の半導体基板の製造方法の製造工程順断
面図を示したものである。 １……第１の半導体基板 ２……MLE層 ３……シリコン酸化膜 ４……第２の半導体基板 ５……通常エピタキシャル層
断面図を示したものである。 第２図は、従来の半導体基板の製造方法の製造工程順断
面図を示したものである。 １……第１の半導体基板 ２……MLE層 ３……シリコン酸化膜 ４……第２の半導体基板 ５……通常エピタキシャル層
Claims (3)
- 【請求項１】不純物濃度の高い第１のシリコン基板上に
モレキュラ・レイヤ・エピタキシャル法を用いて前記第
１のシリコン基板と同じ導電型の不純物濃度の低い単結
晶シリコン層を形成する工程と、前記単結晶シリコン層
上にシリコン酸化膜を形成する工程と、前記シリコン酸
化膜の表面を接合面として850℃以下の低温で前記第１
のシリコン基板と同じ導電型の第２のシリコン基板を接
合する工程と、研磨及び不純物濃度選択性エッチングを
用いて前記第１のシリコン基板のみを除去し、前記単結
晶シリコン層を前記シリコン酸化膜上に残す工程と、エ
ッチングで残った前記単結晶シリコン層上にエピタキシ
ャル法を用いて前記第１のシリコン基板と同じ導電型の
不純物濃度の低い単結晶シリコン層を任意の厚さに制御
して形成する工程とから成る半導体基板の製造方法。 - 【請求項２】前記シリコン基板の導電型がＰ型である特
許請求の範囲第１項記載の半導体基板の製造方法。 - 【請求項３】前記シリコン基板の導電型がＮ型である特
許請求の範囲第１項記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22183990A JP2943006B2 (ja) | 1990-08-23 | 1990-08-23 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22183990A JP2943006B2 (ja) | 1990-08-23 | 1990-08-23 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04103165A JPH04103165A (ja) | 1992-04-06 |
| JP2943006B2 true JP2943006B2 (ja) | 1999-08-30 |
Family
ID=16773003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22183990A Expired - Lifetime JP2943006B2 (ja) | 1990-08-23 | 1990-08-23 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2943006B2 (ja) |
-
1990
- 1990-08-23 JP JP22183990A patent/JP2943006B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04103165A (ja) | 1992-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
| EP0520216B1 (en) | Fabrication of defect free silicon on an insulating substrate | |
| US5413679A (en) | Method of producing a silicon membrane using a silicon alloy etch stop layer | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JP2943006B2 (ja) | 半導体基板の製造方法 | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 | |
| JPH10189405A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH03265157A (ja) | 半導体基板の製造方法 | |
| JP2779954B2 (ja) | 半導体基板の製造方法 | |
| JP2760505B2 (ja) | Ｐｉｎダイオードの製造方法 | |
| JPH02119123A (ja) | 半導体装置の製造方法 | |
| JPS63271941A (ja) | 結晶欠陥発生防止方法 | |
| JPH01196169A (ja) | 半導体装置の製造方法 | |
| JPH06163556A (ja) | 半導体装置 | |
| JPH01238033A (ja) | 誘電体分離型半導体基板及びその製造方法 | |
| JPS613424A (ja) | 誘電体分離基板 | |
| JPS6045016A (ja) | 機能素子の形成方法 | |
| JPH02130917A (ja) | 半導体膜の製造方法 | |
| JPS60124837A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS63173362A (ja) | 半導体装置の製造方法 | |
| JPH0555359A (ja) | Ｓｏｉ型半導体基板およびその製造方法 | |
| JPS6229398B2 (ja) | ||
| JPS61214468A (ja) | 半導体装置の製造方法 | |
| JPH03154362A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100625 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110625 |