JPS60124837A - 相補形誘電体分離基板の製造方法 - Google Patents
相補形誘電体分離基板の製造方法Info
- Publication number
- JPS60124837A JPS60124837A JP58232303A JP23230383A JPS60124837A JP S60124837 A JPS60124837 A JP S60124837A JP 58232303 A JP58232303 A JP 58232303A JP 23230383 A JP23230383 A JP 23230383A JP S60124837 A JPS60124837 A JP S60124837A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal island
- island
- oxide film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は相補形誘電体分離基板の製造方法に関し、特に
素子形成佃域の分離が容易でかつ歩留の良好な相補形誘
電体分離基板の製造方法に関する。
素子形成佃域の分離が容易でかつ歩留の良好な相補形誘
電体分離基板の製造方法に関する。
第１図〜第８図は従来の相補形誘電体分離基板の製造方
法を示す工程順断面図である。第１図は結晶面方位（１
００）からなるＮ型単結晶基板１をＫＯＨやヒドラジン
等で異方性エツチングすることによｆｉＮ型単結晶島２
を形成する。第２図はＮ型単結晶島２の一部に同伝導型
の不純物をイオン注入法、ＤＯＰＯ８法等によシネ細物
濃度の島いぐ埋込層３を形成し、１１００℃前後のスチ
ーム酸化で＝１．５μｍ程度のシリコン酢・化膜を形成
後、Ｎ型単結晶島２上に選択的にシリコン酢イヒ胛４を
残す。第３図はＰ型エピタキシャル成長により、シリコ
ン酸化ｈ４上には多結晶シリコン７が堆積され、他の部
分にＦ：Ｊ−Ｐ型単結晶島５か成長し、遷移領域６は結
晶欠陥を多く含むＰ型巣結晶領域である。第４図は、第
３図のＡ −Ａ”［ｉを研摩チェックパターン（図示せ
ず）を用いて研摩した状態を示す。第５図はＰ型巣結晶
島５上に選択的にシリコン酸化Ｉ＃８（膜〜よ０２μｍ
）を残し、それをマスクとして遷移領域６及び多結晶シ
リコン、７を異方性エツチングによって除去し、Ｎ型単
結晶島２とＰ型単結晶島５を形成する４、第６図はシリ
コン酸化膜８だけをシリコン酸化膜４との膜厚の違いを
利用して除去し Ｎ＋ 埋込層３と同様の方法でＰ型単
結晶＃、５の一部にＰ 埋込層を形成後、各単＃晶島を
分離するための分離酸化膜１０を形成する。第７図はエ
ピタキシャル成長によυ全面ＫＮ型単結晶基板１とほぼ
同じ厚さの多結晶ポリシリコンを堆積した状態である。
法を示す工程順断面図である。第１図は結晶面方位（１
００）からなるＮ型単結晶基板１をＫＯＨやヒドラジン
等で異方性エツチングすることによｆｉＮ型単結晶島２
を形成する。第２図はＮ型単結晶島２の一部に同伝導型
の不純物をイオン注入法、ＤＯＰＯ８法等によシネ細物
濃度の島いぐ埋込層３を形成し、１１００℃前後のスチ
ーム酸化で＝１．５μｍ程度のシリコン酢・化膜を形成
後、Ｎ型単結晶島２上に選択的にシリコン酢イヒ胛４を
残す。第３図はＰ型エピタキシャル成長により、シリコ
ン酸化ｈ４上には多結晶シリコン７が堆積され、他の部
分にＦ：Ｊ−Ｐ型単結晶島５か成長し、遷移領域６は結
晶欠陥を多く含むＰ型巣結晶領域である。第４図は、第
３図のＡ −Ａ”［ｉを研摩チェックパターン（図示せ
ず）を用いて研摩した状態を示す。第５図はＰ型巣結晶
島５上に選択的にシリコン酸化Ｉ＃８（膜〜よ０２μｍ
）を残し、それをマスクとして遷移領域６及び多結晶シ
リコン、７を異方性エツチングによって除去し、Ｎ型単
結晶島２とＰ型単結晶島５を形成する４、第６図はシリ
コン酸化膜８だけをシリコン酸化膜４との膜厚の違いを
利用して除去し Ｎ＋ 埋込層３と同様の方法でＰ型単
結晶＃、５の一部にＰ 埋込層を形成後、各単＃晶島を
分離するための分離酸化膜１０を形成する。第７図はエ
ピタキシャル成長によυ全面ＫＮ型単結晶基板１とほぼ
同じ厚さの多結晶ポリシリコンを堆積した状態である。
第８図は第７図のＡ−Ａ’ 面を研摩後、各単結晶島が
完全に分離されるＢ−Ｂ’面まで研摩することによシ相
補形誘電体分離基板１２を得ることができる。
完全に分離されるＢ−Ｂ’面まで研摩することによシ相
補形誘電体分離基板１２を得ることができる。
しかしながら、上述した相補形誘電体分離基板の製造方
法はＰ型エピタキシャル成長後の研摩において、研摩チ
ェックパターンの判別が離しいことと、ウェハースの取
付は角度のバラツキ等によって研摩オーバー及び研摩不
足の原因とカシ、素子特性への計装が大きく歩留低下の
原因となっていた。
法はＰ型エピタキシャル成長後の研摩において、研摩チ
ェックパターンの判別が離しいことと、ウェハースの取
付は角度のバラツキ等によって研摩オーバー及び研摩不
足の原因とカシ、素子特性への計装が大きく歩留低下の
原因となっていた。
本発明は相補形誘電体分離基板の製造方法においてＰ型
エピタキシャル成長後の機械的研摩を異方性エツチング
液を用いて行うことにより上記欠点を除去し、単結晶島
等の形状が良好で歩留の高い相補形誘電体分離基板の製
造方法を提供することにある。
エピタキシャル成長後の機械的研摩を異方性エツチング
液を用いて行うことにより上記欠点を除去し、単結晶島
等の形状が良好で歩留の高い相補形誘電体分離基板の製
造方法を提供することにある。
本発明の特徴は、たとえば第１の単結晶島と第１の単結
晶島と相反する伝導型から成る第２の単結晶島を混有し
、多結晶シリコンを支持体とする＠補形−瞥体分距基板
において、第１の単結晶島を異方性エツチングによシ形
成する工程と、第１の単結晶島の一部にに不純物濃度の
高い埋込層を設は第１の増結晶島と相反する伝導型の不
純物をドープしたエピタキシャル成長によシ第１の単結
晶島上には多結晶シリコンを、その他の部分には第１の
単結晶島と相汐する伝導型を有する第２の単結晶島をｒ
Ｊ（長する工程と、第１の単結晶上の多結晶シリコンと
第２の単結晶島を研摩する工程と、エツチングによって
第１の単結晶島上の多結晶シリコンをすべて除去する工
程と、ＣＶＤ法によシリコン酸化膜とシリコン酸化膜を
成長して、第１及び第２の単結晶島上の一部に選択的に
残し、それをマスクにして異方性エツチングを行うこと
によシ第１の単結厩と第２の単結晶島に分離し、第２の
単結晶島の一部に同伝導型の不純物濃度の高い埋込層を
設ける工程と、すべての単結晶島上に誘餉体膜を形成す
る工程と、エピタキシャル成５− 長によシすべての単結＆庇上に厚い多結晶シリコンをｍ
ｓする工程と、研摩によシ多結晶シリコンを研ＦｊｌＪ
稜、第１の伝導型を有する第１の愛結晶島と第１の伝
導型と相反する伝導型を有する第２の単結晶島が誘電体
によシ完全に分離されるまで研削する工程を含む相補形
誘電体分離基板の製造方法にある。
晶島と相反する伝導型から成る第２の単結晶島を混有し
、多結晶シリコンを支持体とする＠補形−瞥体分距基板
において、第１の単結晶島を異方性エツチングによシ形
成する工程と、第１の単結晶島の一部にに不純物濃度の
高い埋込層を設は第１の増結晶島と相反する伝導型の不
純物をドープしたエピタキシャル成長によシ第１の単結
晶島上には多結晶シリコンを、その他の部分には第１の
単結晶島と相汐する伝導型を有する第２の単結晶島をｒ
Ｊ（長する工程と、第１の単結晶上の多結晶シリコンと
第２の単結晶島を研摩する工程と、エツチングによって
第１の単結晶島上の多結晶シリコンをすべて除去する工
程と、ＣＶＤ法によシリコン酸化膜とシリコン酸化膜を
成長して、第１及び第２の単結晶島上の一部に選択的に
残し、それをマスクにして異方性エツチングを行うこと
によシ第１の単結厩と第２の単結晶島に分離し、第２の
単結晶島の一部に同伝導型の不純物濃度の高い埋込層を
設ける工程と、すべての単結晶島上に誘餉体膜を形成す
る工程と、エピタキシャル成５− 長によシすべての単結＆庇上に厚い多結晶シリコンをｍ
ｓする工程と、研摩によシ多結晶シリコンを研ＦｊｌＪ
稜、第１の伝導型を有する第１の愛結晶島と第１の伝
導型と相反する伝導型を有する第２の単結晶島が誘電体
によシ完全に分離されるまで研削する工程を含む相補形
誘電体分離基板の製造方法にある。
以下本発明による相補形誘電体分離基板の製造方法につ
いて第１図〜第１０図を参照して弱、明する。
いて第１図〜第１０図を参照して弱、明する。
第１図〜第３図は従来の製造方法を示すものであシ本発
明も同様である。第４図は従来の製造方法によるもので
あるが、本発明による製造方法では第３図におけるＡ−
Ａ’面の研摩量を研摩チェックパターン（図示せず）に
より１／３８度に制御する。第９図は例えばＫＯＨ水溶
液（ＩＰＡ添加８０℃：シリコンのエツチングレイト１
μｍ／ｍ Ｉ ｎ ）でエツチングするとＰ型単結晶島
５と遷移領域６及び多結晶シリコン７の一部が除去され
、シリコン酸化膜４がストップ層と力ってＮ型単結６− 晶島２とＰ型巣結晶島５はほぼ同じ高さに精度よく制御
することかできる。第１０図は第９図の状態でシリコン
物化側とシリコン酸・化膜をＣＶＤ法によシ成長し、シ
リコン酸化膜１４とシリコン窒化膜１３を選択的に形成
後それをマスクとして遷移領域６と多結晶シリコン７を
異方性エツチングすることにより■溝を形成する。次に
Ｎ型単結晶島２上のシリコン鯵化膜４とシリコン酷゛化
膜１４の膜厚及びエツチングレイトの遣いを利用してシ
リコン酸化膜１４を除去する。ｙにシリコン窒化膜１３
を除去しＰ型巣結晶島５の一部にＰ 埋込層９を形成後
、１１４０℃前後のスチーム酸化によって分離酸化１膜
１０を約１〜３μｍ程度形成すると第６図になる。第６
図〜第８図は従来の製造方法を示すもので本発明も以下
同様の方法で行うことによシ第８図に示す相補形誘電体
分離基板を得ることができる。伺、上８１実施例におい
て単結晶基板は結晶面方位が（１００）の場合について
説明してきたが、仙の結晶面方位例えば（１１１）で等
方性エツチングによって凹溝とする製造方法でもよく、
又、Ｎ型基板でなくＰ型基板から出発する製造方法でも
よい。更に誘電体絶縁分離膜としてシリコン酸化膜を対
象としたが、ＣＶＤやスノくツタ法によってシリコン酸
化膜を成長したものやシリコン窒化膜を用いたものでも
よい。
明も同様である。第４図は従来の製造方法によるもので
あるが、本発明による製造方法では第３図におけるＡ−
Ａ’面の研摩量を研摩チェックパターン（図示せず）に
より１／３８度に制御する。第９図は例えばＫＯＨ水溶
液（ＩＰＡ添加８０℃：シリコンのエツチングレイト１
μｍ／ｍ Ｉ ｎ ）でエツチングするとＰ型単結晶島
５と遷移領域６及び多結晶シリコン７の一部が除去され
、シリコン酸化膜４がストップ層と力ってＮ型単結６− 晶島２とＰ型巣結晶島５はほぼ同じ高さに精度よく制御
することかできる。第１０図は第９図の状態でシリコン
物化側とシリコン酸・化膜をＣＶＤ法によシ成長し、シ
リコン酸化膜１４とシリコン窒化膜１３を選択的に形成
後それをマスクとして遷移領域６と多結晶シリコン７を
異方性エツチングすることにより■溝を形成する。次に
Ｎ型単結晶島２上のシリコン鯵化膜４とシリコン酷゛化
膜１４の膜厚及びエツチングレイトの遣いを利用してシ
リコン酸化膜１４を除去する。ｙにシリコン窒化膜１３
を除去しＰ型巣結晶島５の一部にＰ 埋込層９を形成後
、１１４０℃前後のスチーム酸化によって分離酸化１膜
１０を約１〜３μｍ程度形成すると第６図になる。第６
図〜第８図は従来の製造方法を示すもので本発明も以下
同様の方法で行うことによシ第８図に示す相補形誘電体
分離基板を得ることができる。伺、上８１実施例におい
て単結晶基板は結晶面方位が（１００）の場合について
説明してきたが、仙の結晶面方位例えば（１１１）で等
方性エツチングによって凹溝とする製造方法でもよく、
又、Ｎ型基板でなくＰ型基板から出発する製造方法でも
よい。更に誘電体絶縁分離膜としてシリコン酸化膜を対
象としたが、ＣＶＤやスノくツタ法によってシリコン酸
化膜を成長したものやシリコン窒化膜を用いたものでも
よい。
以上曲間した如く本発明のＩｌｌｌｌ法によれば、単結
晶島間の分離幅を小さくできるのでチップ小型化が容易
であること、単結晶島の形状特に深さが均一で素子特性
及び歩留の良好な相袖形誘を体分離基板が容易に得られ
るため、従来より優れた製造方法である。
晶島間の分離幅を小さくできるのでチップ小型化が容易
であること、単結晶島の形状特に深さが均一で素子特性
及び歩留の良好な相袖形誘を体分離基板が容易に得られ
るため、従来より優れた製造方法である。
第１図〜第８図は従来の相補形誘電体分離基板の製造方
法を説明するための断面図１で、第９図〜第１０図は本
発明の製造方法を説明するための断面図でおる。 なお図において、１・・・・・・Ｎ型単結晶基板、２・
・・・・・Ｎ型単結晶島、３・・・・・・Ｎ 型埋込層
、４．８．１４・・・・・・シリコン酸化膜、５・・・
・・・Ｐ型岸結晶島、６・・・・・・遷移領域、７．１
１・・・・・・多結晶ポリシリコン、９・・・・・・Ｐ
型埋込層・、１０・・・・・・分離酸化膜、１２・・
・・・・相補形誘電体分離基板、１３・・・・・・シリ
コン９化族。 ９− 第２図 ７ 范３ 目 娯４ 母 第６ 図 第２９ 凹 第８ 目
法を説明するための断面図１で、第９図〜第１０図は本
発明の製造方法を説明するための断面図でおる。 なお図において、１・・・・・・Ｎ型単結晶基板、２・
・・・・・Ｎ型単結晶島、３・・・・・・Ｎ 型埋込層
、４．８．１４・・・・・・シリコン酸化膜、５・・・
・・・Ｐ型岸結晶島、６・・・・・・遷移領域、７．１
１・・・・・・多結晶ポリシリコン、９・・・・・・Ｐ
型埋込層・、１０・・・・・・分離酸化膜、１２・・
・・・・相補形誘電体分離基板、１３・・・・・・シリ
コン９化族。 ９− 第２図 ７ 范３ 目 娯４ 母 第６ 図 第２９ 凹 第８ 目
Claims (1)
- 第１の単結晶島と第１の単結晶島とは異なる伝導型から
成る第２の単結晶島とを有し、多結晶シリコンを支持体
とする相補形誘電体分離基板の製造方法において、前記
第１の単結晶島を異方性エツチングによシ形成する工程
と、該第１の単結晶島と異なる伝導型の不純物をドープ
したエピタキシャル成長により第１の単結晶島上には多
結晶シリコンを、その他の部分には第１の単結晶島と異
なる伝導型を有する第２の単結晶島を成長する工程と、
該第１の単結晶上の多結晶シリコンと該第２の単結晶島
を研摩する工程と、エツチングによって該第１の単結晶
島上の多結晶シリコンをすべて除去する工程と、シリコ
ン官化膜とシリコン酸化膜を成長して該第１及び第２の
単結晶島上の一部に選択的に残し、それをマスクにして
異方性エツチングを行うことによシ該第１の単結晶島と
該第２の単結晶島に分離する工程と、すべての単結晶島
上に誘電体膜を形成しその上に厚い多結晶シリコンを堆
積する工程と、研摩により該多結晶シリコンを研削後、
第１の伝導型を有する第１の単結晶島と第２の伝導型を
有する第２の単結晶島とがが誘電体により完全に分離さ
れるまで研削する工程とを含むことを特徴とする相補形
誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58232303A JPS60124837A (ja) | 1983-12-09 | 1983-12-09 | 相補形誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58232303A JPS60124837A (ja) | 1983-12-09 | 1983-12-09 | 相補形誘電体分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124837A true JPS60124837A (ja) | 1985-07-03 |
Family
ID=16937093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58232303A Pending JPS60124837A (ja) | 1983-12-09 | 1983-12-09 | 相補形誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124837A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0495194U (ja) * | 1990-12-26 | 1992-08-18 | ||
| US5422299A (en) * | 1989-09-11 | 1995-06-06 | Purdue Research Foundation | Method of forming single crystalline electrical isolated wells |
-
1983
- 1983-12-09 JP JP58232303A patent/JPS60124837A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422299A (en) * | 1989-09-11 | 1995-06-06 | Purdue Research Foundation | Method of forming single crystalline electrical isolated wells |
| JPH0495194U (ja) * | 1990-12-26 | 1992-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2684455B2 (ja) | 薄い絶縁体上シリコン層の製造方法 | |
| JPH07142502A (ja) | 接着型半導体基板と誘電体分離型バイポーラトランジスタの製造方法 | |
| EP0501119B1 (en) | Method of producing semiconductor substrate | |
| EP0449589A1 (en) | Method of producing a SOI structure | |
| JPH0338857A (ja) | 半導体装置および半導体分離構造を製造する方法 | |
| JPS6243543B2 (ja) | ||
| JPS60124837A (ja) | 相補形誘電体分離基板の製造方法 | |
| KR20000028680A (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| JPH0338741B2 (ja) | ||
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH0653313A (ja) | 半導体装置の製造方法 | |
| JP2643015B2 (ja) | 完全誘電体分離基板の製造方法 | |
| JP3109121B2 (ja) | 半導体基板の製造方法 | |
| JPS5846171B2 (ja) | 半導体装置の製造方法 | |
| KR950009286B1 (ko) | 초고집적 회로의 소자 고립방법 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JPS60164333A (ja) | 誘電体分離基板の製造方法 | |
| JP2779954B2 (ja) | 半導体基板の製造方法 | |
| JPS63198373A (ja) | 半導体装置およびその製造方法 | |
| JP3043370B2 (ja) | 誘電体分離基板の製造方法 | |
| JP2943006B2 (ja) | 半導体基板の製造方法 | |
| JPH01238033A (ja) | 誘電体分離型半導体基板及びその製造方法 | |
| JPS5851417B2 (ja) | 半導体集積回路装置の製造方法 |