JPS6243543B2 - - Google Patents
Info
- Publication number
- JPS6243543B2 JPS6243543B2 JP3505680A JP3505680A JPS6243543B2 JP S6243543 B2 JPS6243543 B2 JP S6243543B2 JP 3505680 A JP3505680 A JP 3505680A JP 3505680 A JP3505680 A JP 3505680A JP S6243543 B2 JPS6243543 B2 JP S6243543B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- type
- layer
- opposite conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に相
補型高耐圧半導体装置の製作に供する半導体基板
の製造方法に関する。
補型高耐圧半導体装置の製作に供する半導体基板
の製造方法に関する。
同一半導体基板内にNPN型及びPNP型素子の
双方を含む相補型バイポーラ半導体装置を製作す
るに際し、かねてより誘電体分離法が用いられて
いる。
双方を含む相補型バイポーラ半導体装置を製作す
るに際し、かねてより誘電体分離法が用いられて
いる。
第１図は誘電体分離法を工程の順に示す要部断
面図であつて、N-型基板を用いた例を示す。
面図であつて、N-型基板を用いた例を示す。
先ず同図ａに示すように面方位（100）のN-型
シリコン基板１の一主面の所定区域にボロン(B)の
ようなＰ型不純物をイオン注入法等により選択的
に導入してボロン導入層２を形成する。
シリコン基板１の一主面の所定区域にボロン(B)の
ようなＰ型不純物をイオン注入法等により選択的
に導入してボロン導入層２を形成する。
次いで同図ｂに示すように上記導入されたボロ
ン(B)を拡散させ、島状のＰ型領域２′を形成す
る。
ン(B)を拡散させ、島状のＰ型領域２′を形成す
る。
次いで同図ｃに示すように水酸化カリウム
（KOH）等を用いた異方性エツチングを行なつて
N-型シリコン基板１の一主面を選択的に除去
し、台地状のＰ型領域３及び台地状Ｎ型領域４を
形成する。ここでエツチングする深さは除去され
た凹部の低面が前記Ｐ型領域２′の底面より深く
なるようにする。そしてＰ型領域３表面にボロン
(B)を、Ｎ型領域４表面には砒素（As）或は燐
（Ｐ）を拡散してP+層５及びN+層６を形成した
後、その表面に二酸化シリコン（SiO2）層７を形
成する。
（KOH）等を用いた異方性エツチングを行なつて
N-型シリコン基板１の一主面を選択的に除去
し、台地状のＰ型領域３及び台地状Ｎ型領域４を
形成する。ここでエツチングする深さは除去され
た凹部の低面が前記Ｐ型領域２′の底面より深く
なるようにする。そしてＰ型領域３表面にボロン
(B)を、Ｎ型領域４表面には砒素（As）或は燐
（Ｐ）を拡散してP+層５及びN+層６を形成した
後、その表面に二酸化シリコン（SiO2）層７を形
成する。
次いで同図ｄに示すように上記SiO2層７上に
多結晶シリコン層８を厚く形成する。
多結晶シリコン層８を厚く形成する。
次いでシリコン基板１の他の主面９側を研磨し
て除去し、同図ｅに示すように多結晶シリコン層
８表面にSiO2層７によりそれぞれ絶縁分離され
て島状に形成されたＰ型領域３′及びＮ型領域
４′が得られる。なお、第１図ｅは前記同図ａ〜
ｄとは上下を逆にして描いてある。
て除去し、同図ｅに示すように多結晶シリコン層
８表面にSiO2層７によりそれぞれ絶縁分離され
て島状に形成されたＰ型領域３′及びＮ型領域
４′が得られる。なお、第１図ｅは前記同図ａ〜
ｄとは上下を逆にして描いてある。
このようにして得られたシリコン基板１０のＰ
型領域３′及びＮ型領域４′にそれぞれPNP型素子
及びNPN型素子を形成して相補型半導体装置を
製作するのであるが、高耐圧素子を形成するには
上記Ｐ型領域３′及びＮ型領域４′を深くしかも不
純物濃度を低濃度にしなければならない。
型領域３′及びＮ型領域４′にそれぞれPNP型素子
及びNPN型素子を形成して相補型半導体装置を
製作するのであるが、高耐圧素子を形成するには
上記Ｐ型領域３′及びＮ型領域４′を深くしかも不
純物濃度を低濃度にしなければならない。
上述の例では拡散法を用いて形成するＰ型領域
３′を低濃度、かつ深くすることが非常に困難で
あり、従つてかかる従来方法は相補型高耐圧半導
体装置用の誘電体分離基板の製作には適さなかつ
た。
３′を低濃度、かつ深くすることが非常に困難で
あり、従つてかかる従来方法は相補型高耐圧半導
体装置用の誘電体分離基板の製作には適さなかつ
た。
本発面の目的は低濃度、かつ深い島状領域を容
易に形成し得る誘電体分離基板の製造方法を提供
することにある。
易に形成し得る誘電体分離基板の製造方法を提供
することにある。
本発明の特徴は、一導電型を有する半導体基板
の一主面の所定区域に逆導電型不純物を導入した
後、該半導体基板の一主面上に一導電型を有する
エピタキシヤル成長層を形成する工程と該Ｎ型エ
ピタキシヤル層表面の前記所定区域に逆導電型不
純物を導入する工程とを交互に所定回数繰り返し
更に前記導入された逆導電型不純物を拡散させて
前記複数層の逆導電型不純物導入層を一体化せし
め逆導電型島状領域を形成する工程、該逆導電型
島状領域を素子形成領域とすべく他のエピタキシ
ヤル成長層部分を除去して誘電体分離せしめる工
程を含むことにある。
の一主面の所定区域に逆導電型不純物を導入した
後、該半導体基板の一主面上に一導電型を有する
エピタキシヤル成長層を形成する工程と該Ｎ型エ
ピタキシヤル層表面の前記所定区域に逆導電型不
純物を導入する工程とを交互に所定回数繰り返し
更に前記導入された逆導電型不純物を拡散させて
前記複数層の逆導電型不純物導入層を一体化せし
め逆導電型島状領域を形成する工程、該逆導電型
島状領域を素子形成領域とすべく他のエピタキシ
ヤル成長層部分を除去して誘電体分離せしめる工
程を含むことにある。
以下本発明を実施例により説明する。
第２図は本発明の一実施例を工程の順に示す要
部断面図であつて、本実施例ではN-型シリコン
基板にＰ型島状領域を形成する例を掲げて説明す
る。
部断面図であつて、本実施例ではN-型シリコン
基板にＰ型島状領域を形成する例を掲げて説明す
る。
同図ａにおいて面方位（100）のN-型シリコン
基板１の一主面の所定区域にボロン(B)をイオン注
入法を用いて導入しボロン導入層２を形成する。
ピーク濃度としては１×1015〜１×1016cm-3でよ
い。本工程はボロンの導入量を低濃度に精度よく
制御する必要があるためイオン注入法を用いるこ
とが望ましいが、拡散法を用いることも可能であ
る。
基板１の一主面の所定区域にボロン(B)をイオン注
入法を用いて導入しボロン導入層２を形成する。
ピーク濃度としては１×1015〜１×1016cm-3でよ
い。本工程はボロンの導入量を低濃度に精度よく
制御する必要があるためイオン注入法を用いるこ
とが望ましいが、拡散法を用いることも可能であ
る。
次いで同図ｂに示すようにボロン導入層２を形
成した一主面上にエピタキシヤル成長法により
N-型シリコンエピタキシヤル成長層１１を所定
の厚さに例えば15μの厚さに形成する。そして該
エピタキシヤル成長層１１表面の前記所定区域、
即ちボロン導入層２真上に当る区域にボロン導入
層２′を形成する。
成した一主面上にエピタキシヤル成長法により
N-型シリコンエピタキシヤル成長層１１を所定
の厚さに例えば15μの厚さに形成する。そして該
エピタキシヤル成長層１１表面の前記所定区域、
即ちボロン導入層２真上に当る区域にボロン導入
層２′を形成する。
そしてこのエピタキシヤル成長層を形成する工
程とそのエピタキシヤル成長層の所定区域にボロ
ン(B)を導入する工程とを所望の回数だけ繰り返し
て実施する。本実施例では同図ｃに示すようにこ
れを２回繰り返し、エピタキシヤル成長層１１，
１１′及びボロン導入層２′，２″を形成する。
程とそのエピタキシヤル成長層の所定区域にボロ
ン(B)を導入する工程とを所望の回数だけ繰り返し
て実施する。本実施例では同図ｃに示すようにこ
れを２回繰り返し、エピタキシヤル成長層１１，
１１′及びボロン導入層２′，２″を形成する。
次いで同図ｄに示すように加熱処理を施こして
導入されたボロン(B)を拡散させて前記ボロン導入
層２，２′，２″を一体化させ、シリコン基板１の
一主面にＰ型島状領域１２を形成する。本実施例
の場合、1250℃で10時間程度の熱処理をすれば導
入層２，２′，２″が低濃度であつても一体とな
り、領域には約38μと厚くすることができる。
導入されたボロン(B)を拡散させて前記ボロン導入
層２，２′，２″を一体化させ、シリコン基板１の
一主面にＰ型島状領域１２を形成する。本実施例
の場合、1250℃で10時間程度の熱処理をすれば導
入層２，２′，２″が低濃度であつても一体とな
り、領域には約38μと厚くすることができる。
このようにして得られたＰ型島状領域１２は既
に明らかなごとく表面から底面までの距離を深い
ものとすることができる。
に明らかなごとく表面から底面までの距離を深い
ものとすることができる。
しかも本実施例においては間隔を置いて積層さ
れた複数層のボロン導入層２，２′，２″を拡散源
として拡散を行なうのでボロン(B)を拡散させる距
離は短かくてよく、従つて拡散に要する時間は短
かくてすみ、また濃度の制御も容易である。
れた複数層のボロン導入層２，２′，２″を拡散源
として拡散を行なうのでボロン(B)を拡散させる距
離は短かくてよく、従つて拡散に要する時間は短
かくてすみ、また濃度の制御も容易である。
このあとの工程は通常の方法に従つて進めてよ
い。即ち上記Ｐ型島状領域１２は前述の第１図ｂ
に示す島状のＰ型領域２′に対応するものである
から、同図ｃ以降の工程を施こすことにより、第
３図に示す低濃度、かつ深いＰ型領域１３及びＮ
型領域１４を有する誘電体分離基板０が得られ、
従つてこれを用いて領域１３にPNPトランジス
タ、領域１４にはNPNトランジスタを形成する
等、所望の相補型高耐圧半導体装置の製作が可能
となる。
い。即ち上記Ｐ型島状領域１２は前述の第１図ｂ
に示す島状のＰ型領域２′に対応するものである
から、同図ｃ以降の工程を施こすことにより、第
３図に示す低濃度、かつ深いＰ型領域１３及びＮ
型領域１４を有する誘電体分離基板０が得られ、
従つてこれを用いて領域１３にPNPトランジス
タ、領域１４にはNPNトランジスタを形成する
等、所望の相補型高耐圧半導体装置の製作が可能
となる。
上記一実施例において最上層のボロン導入層
２′は将来島状のＰ型領域１３の最深部のP+層５
となる部分であるから、他のボロン導入層２，
２′よりボロンの注入量を多くしてもよいし、成
長層１１′を高抵抗エピタキシヤル層とするとき
はＮ型領域１４形成用に、同様に低濃度イオン注
入または拡散を施していく様にしてもよい。
２′は将来島状のＰ型領域１３の最深部のP+層５
となる部分であるから、他のボロン導入層２，
２′よりボロンの注入量を多くしてもよいし、成
長層１１′を高抵抗エピタキシヤル層とするとき
はＮ型領域１４形成用に、同様に低濃度イオン注
入または拡散を施していく様にしてもよい。
また本実施例の説明中のＰ型及びＮ型をすべて
反対にして本発明を実施することも可能である。
反対にして本発明を実施することも可能である。
以上説明したごとく本発明の半導体装置の製造
方法によれば低濃度かつ深いＰ型及びＮ型の島状
領域を有する誘電体分離基板を容易に製作し得る
ので、相補型高耐圧半導体装置の製造が可能とな
る。
方法によれば低濃度かつ深いＰ型及びＮ型の島状
領域を有する誘電体分離基板を容易に製作し得る
ので、相補型高耐圧半導体装置の製造が可能とな
る。
第１図は従来の誘電体分離基板の製造方法を示
す要部断面図、第２図及び第３図は本発明の一実
施例を示す要部断面図である。 １……一動電型半導体基板、２，２′，２″……
逆導電型不純物導入層、７……誘電体層、８……
多結晶シリコン層、１０……誘電体分離基板、１
２……逆導電型島状領域、１３，１４……島状領
域。
す要部断面図、第２図及び第３図は本発明の一実
施例を示す要部断面図である。 １……一動電型半導体基板、２，２′，２″……
逆導電型不純物導入層、７……誘電体層、８……
多結晶シリコン層、１０……誘電体分離基板、１
２……逆導電型島状領域、１３，１４……島状領
域。
Claims (1)
- １ 一導電型を有する半導体基板の一主面の所定
区域に逆導電型不純物を導入した後、該半導体基
板の一主面上に一導電型を有するエピタキシヤル
成長層を形成する工程と該エピタキシヤル層表面
の前記所定区域に逆導電型不純物を導入する工程
とを交互に所定回数繰り返し、更に前記導入され
た逆導電型不純物を拡散させて前記複数層の逆導
電型不純物導入層を一体化せしめ逆導電型島状領
域を形成する工程、該逆導電型島状領域を素子形
成領域とすべく他のエピタキシヤル成長層部分を
除去して誘電体分離せしめる工程を含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3505680A JPS56131942A (en) | 1980-03-19 | 1980-03-19 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3505680A JPS56131942A (en) | 1980-03-19 | 1980-03-19 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56131942A JPS56131942A (en) | 1981-10-15 |
| JPS6243543B2 true JPS6243543B2 (ja) | 1987-09-14 |
Family
ID=12431369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3505680A Granted JPS56131942A (en) | 1980-03-19 | 1980-03-19 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56131942A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135034U (ja) * | 1988-12-16 | 1989-09-14 | ||
| JPH0433835Y2 (ja) * | 1987-05-27 | 1992-08-12 | ||
| JPH0437582Y2 (ja) * | 1987-05-11 | 1992-09-03 | ||
| JPH0446699Y2 (ja) * | 1987-05-19 | 1992-11-04 | ||
| US8833987B2 (en) | 2005-09-14 | 2014-09-16 | Donnelly Corporation | Mirror reflective element sub-assembly for exterior rearview mirror of a vehicle |
| US8884788B2 (en) | 1998-04-08 | 2014-11-11 | Donnelly Corporation | Automotive communication system |
| US8908039B2 (en) | 2000-03-02 | 2014-12-09 | Donnelly Corporation | Vehicular video mirror system |
| US9073491B2 (en) | 2002-09-20 | 2015-07-07 | Donnelly Corporation | Exterior rearview mirror assembly |
| US9090211B2 (en) | 2002-09-20 | 2015-07-28 | Donnelly Corporation | Variable reflectance mirror reflective element for exterior mirror assembly |
| US9090213B2 (en) | 2004-12-15 | 2015-07-28 | Magna Electronics Inc. | Accessory mounting system for a vehicle |
| US9694749B2 (en) | 2001-01-23 | 2017-07-04 | Magna Electronics Inc. | Trailer hitching aid system for vehicle |
| US11308720B2 (en) | 2004-12-23 | 2022-04-19 | Magna Electronics Inc. | Vehicular imaging system |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07240534A (ja) * | 1993-03-16 | 1995-09-12 | Seiko Instr Inc | 光電変換半導体装置及びその製造方法 |
| JP2002083876A (ja) * | 2000-09-07 | 2002-03-22 | Sanyo Electric Co Ltd | 半導体集積回路装置の製造方法 |
| TW512526B (en) * | 2000-09-07 | 2002-12-01 | Sanyo Electric Co | Semiconductor integrated circuit device and manufacturing method thereof |
-
1980
- 1980-03-19 JP JP3505680A patent/JPS56131942A/ja active Granted
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0437582Y2 (ja) * | 1987-05-11 | 1992-09-03 | ||
| JPH0446699Y2 (ja) * | 1987-05-19 | 1992-11-04 | ||
| JPH0433835Y2 (ja) * | 1987-05-27 | 1992-08-12 | ||
| JPH01135034U (ja) * | 1988-12-16 | 1989-09-14 | ||
| US8884788B2 (en) | 1998-04-08 | 2014-11-11 | Donnelly Corporation | Automotive communication system |
| US8908039B2 (en) | 2000-03-02 | 2014-12-09 | Donnelly Corporation | Vehicular video mirror system |
| US9694749B2 (en) | 2001-01-23 | 2017-07-04 | Magna Electronics Inc. | Trailer hitching aid system for vehicle |
| US9073491B2 (en) | 2002-09-20 | 2015-07-07 | Donnelly Corporation | Exterior rearview mirror assembly |
| US9090211B2 (en) | 2002-09-20 | 2015-07-28 | Donnelly Corporation | Variable reflectance mirror reflective element for exterior mirror assembly |
| US9090213B2 (en) | 2004-12-15 | 2015-07-28 | Magna Electronics Inc. | Accessory mounting system for a vehicle |
| US11308720B2 (en) | 2004-12-23 | 2022-04-19 | Magna Electronics Inc. | Vehicular imaging system |
| US8833987B2 (en) | 2005-09-14 | 2014-09-16 | Donnelly Corporation | Mirror reflective element sub-assembly for exterior rearview mirror of a vehicle |
| US9045091B2 (en) | 2005-09-14 | 2015-06-02 | Donnelly Corporation | Mirror reflective element sub-assembly for exterior rearview mirror of a vehicle |
| US9694753B2 (en) | 2005-09-14 | 2017-07-04 | Magna Mirrors Of America, Inc. | Mirror reflective element sub-assembly for exterior rearview mirror of a vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56131942A (en) | 1981-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4925808A (en) | Method for making IC die with dielectric isolation | |
| US4056413A (en) | Etching method for flattening a silicon substrate utilizing an anisotropic alkali etchant | |
| JPS6243543B2 (ja) | ||
| US3796612A (en) | Semiconductor isolation method utilizing anisotropic etching and differential thermal oxidation | |
| US3938176A (en) | Process for fabricating dielectrically isolated semiconductor components of an integrated circuit | |
| US3412296A (en) | Monolithic structure with threeregion or field effect complementary transistors | |
| JPS6362897B2 (ja) | ||
| US4231057A (en) | Semiconductor device and method for its preparation | |
| JPS5846171B2 (ja) | 半導体装置の製造方法 | |
| US4820653A (en) | Technique for fabricating complementary dielectrically isolated wafer | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JPH07245294A (ja) | 半導体装置の製造方法 | |
| KR900003616B1 (ko) | 반도체장치의 제조방법 | |
| JPS61232623A (ja) | 半導体装置の製造方法 | |
| JPS6244853B2 (ja) | ||
| USRE31937E (en) | Semiconductor device and method for its preparation | |
| KR0158623B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS62216356A (ja) | 半導体集積回路の製造方法 | |
| JPS6298639A (ja) | 誘電体分離基板の製造方法 | |
| JPS61182241A (ja) | 誘電体分離形半導体装置の製造方法 | |
| JPH01238033A (ja) | 誘電体分離型半導体基板及びその製造方法 | |
| JPH0421343B2 (ja) | ||
| JPS62214637A (ja) | 半導体装置とその製造方法 | |
| JPS60124837A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS628024B2 (ja) |