JPH06204401A - 半導体ウェーハ - Google Patents
半導体ウェーハInfo
- Publication number
- JPH06204401A JPH06204401A JP4169127A JP16912792A JPH06204401A JP H06204401 A JPH06204401 A JP H06204401A JP 4169127 A JP4169127 A JP 4169127A JP 16912792 A JP16912792 A JP 16912792A JP H06204401 A JPH06204401 A JP H06204401A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- length
- peripheral edge
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000002093 peripheral effect Effects 0.000 claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- 238000000059 patterning Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 38
- 238000000034 method Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000012267 brine Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HPALAKNZSZLMCH-UHFFFAOYSA-M sodium;chloride;hydrate Chemical group O.[Na+].[Cl-] HPALAKNZSZLMCH-UHFFFAOYSA-M 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ウェーハ製造方法の間にパターニングされる
ときに与えられるフォトレジスト膜の適当なステップカ
バレージを確実にする。 【構成】 ウェーハ１００の表面は刻まれたスクライブ
ライン３０の格子状アレイによって規定される多数のチ
ップ領域に分割され、その表面に形成されたそれぞれの
フィールド酸化物層によって縦に境界づけられ、それに
よって隣接するチップ領域の間でのスクライブライン３
０の領域を規定する。ウェーハは多数の集積回路を含
み、その各々はスクライブライン３０の領域のそれぞれ
の１つ内へと延在する周辺端縁部分を有するパターニン
グされた各々の多層構造の周辺端縁部分は多段の断面を
有し、個々の層にそれらがウェーハ製造方法の間にパタ
ーニングされる。
ときに与えられるフォトレジスト膜の適当なステップカ
バレージを確実にする。 【構成】 ウェーハ１００の表面は刻まれたスクライブ
ライン３０の格子状アレイによって規定される多数のチ
ップ領域に分割され、その表面に形成されたそれぞれの
フィールド酸化物層によって縦に境界づけられ、それに
よって隣接するチップ領域の間でのスクライブライン３
０の領域を規定する。ウェーハは多数の集積回路を含
み、その各々はスクライブライン３０の領域のそれぞれ
の１つ内へと延在する周辺端縁部分を有するパターニン
グされた各々の多層構造の周辺端縁部分は多段の断面を
有し、個々の層にそれらがウェーハ製造方法の間にパタ
ーニングされる。
Description
【０００１】
【０００２】
【発明の分野】この発明は一般的には半導体ウェーハお
よびウェーハ製造に関し、かつより特定的にはそのスク
ライブラインに沿うステップカバレージが先行技術のも
のに対して改良された半導体ウェーハに関する。
よびウェーハ製造に関し、かつより特定的にはそのスク
ライブラインに沿うステップカバレージが先行技術のも
のに対して改良された半導体ウェーハに関する。
【０００３】
【従来技術の説明】半導体ウェーハ製造方法において、
半導体ウェーハはウェーハ表面に刻まれるスクライブラ
インの格子状アレイによって規定されるｎ個のチップま
たはダイ領域に分割される。それから、同じくパターニ
ングされた多層構造は２、３のテストチップ領域を除い
てはチップ領域の各々において同時に製造される。一般
的に、これらのパターニングされた多層構造の各々は単
一のディスクリートな半導体装置または集積回路（Ｉ．
Ｃ．）を構成する。結局は、ウェーハはたとえばダイヤ
モンド−付刃切削工具によってスクライブラインに沿っ
て薄く切られ、ｎ個の個々のＩ．Ｃ．チップまたはダイ
となる。
半導体ウェーハはウェーハ表面に刻まれるスクライブラ
インの格子状アレイによって規定されるｎ個のチップま
たはダイ領域に分割される。それから、同じくパターニ
ングされた多層構造は２、３のテストチップ領域を除い
てはチップ領域の各々において同時に製造される。一般
的に、これらのパターニングされた多層構造の各々は単
一のディスクリートな半導体装置または集積回路（Ｉ．
Ｃ．）を構成する。結局は、ウェーハはたとえばダイヤ
モンド−付刃切削工具によってスクライブラインに沿っ
て薄く切られ、ｎ個の個々のＩ．Ｃ．チップまたはダイ
となる。
【０００４】高いレベルの集積化（たとえばＶＬＳＩ）
を有するＩ．Ｃ．の製造において、Ｉ．Ｃ．を作るため
に必要とされるパターニングされた層の数は大きく、そ
れはある問題を生じさせ、それらはウェーハ製造方法を
複雑にしかつウェーハの歩留りを劣化させる。より特定
的には、ウェーハ上で製造された各々の個々のＩ．Ｃ．
のパターニングされた多層構造の周辺端縁部分はＩ．
Ｃ．の隣接するものの間のスクライブライン領域へと延
在する。製造方法の一部として、各々のＩ．Ｃ．の最終
的な多層構造の個々の層の各々において所望のパターン
を作り出すために一連の写真製版ステップが行なわれ
る。パターニングされるべき各々の層上に生成されたフ
ォトレジスト膜が等しくかつ均一に、さらに適切な厚み
で生成されることがこの方法の効能にとって重要であ
る。しかしながら、パターニングされるべき個々の層の
数が大きくなりすぎると、各々のＩ．Ｃ．のパターニン
グされた多層構造の周辺端縁で形成された垂直段の高さ
が非常に大きくなり、それによってその上に生成された
フォトレジスト膜を薄くし、または減衰させ、その状態
は一般的には不適当なステップカバレージと呼ばれる。
を有するＩ．Ｃ．の製造において、Ｉ．Ｃ．を作るため
に必要とされるパターニングされた層の数は大きく、そ
れはある問題を生じさせ、それらはウェーハ製造方法を
複雑にしかつウェーハの歩留りを劣化させる。より特定
的には、ウェーハ上で製造された各々の個々のＩ．Ｃ．
のパターニングされた多層構造の周辺端縁部分はＩ．
Ｃ．の隣接するものの間のスクライブライン領域へと延
在する。製造方法の一部として、各々のＩ．Ｃ．の最終
的な多層構造の個々の層の各々において所望のパターン
を作り出すために一連の写真製版ステップが行なわれ
る。パターニングされるべき各々の層上に生成されたフ
ォトレジスト膜が等しくかつ均一に、さらに適切な厚み
で生成されることがこの方法の効能にとって重要であ
る。しかしながら、パターニングされるべき個々の層の
数が大きくなりすぎると、各々のＩ．Ｃ．のパターニン
グされた多層構造の周辺端縁で形成された垂直段の高さ
が非常に大きくなり、それによってその上に生成された
フォトレジスト膜を薄くし、または減衰させ、その状態
は一般的には不適当なステップカバレージと呼ばれる。
【０００５】そのような不適当なステップカバレージは
ウェーハにおいて製造される個々のＩ．Ｃ．の電気特
性、性能および信頼性の劣化を結果として生じる。さら
に、そのような不適当なステップカバレージはウェーハ
ごとの欠陥のあるダイの数を増加させ、それによってウ
ェーハの歩留りを低める。Ｉ．Ｃ．の集積化密度のレベ
ルがより大きくなるにつれて不適当なステップカバレー
ジのこの問題はより深刻なものとなり、それによって各
々のＩ．Ｃ．のパターニングされた多層構造の周辺端縁
で形成された垂直段の高さを結果として増加させ、それ
は次々と不適当なステップカバレージの問題を悪化させ
る。
ウェーハにおいて製造される個々のＩ．Ｃ．の電気特
性、性能および信頼性の劣化を結果として生じる。さら
に、そのような不適当なステップカバレージはウェーハ
ごとの欠陥のあるダイの数を増加させ、それによってウ
ェーハの歩留りを低める。Ｉ．Ｃ．の集積化密度のレベ
ルがより大きくなるにつれて不適当なステップカバレー
ジのこの問題はより深刻なものとなり、それによって各
々のＩ．Ｃ．のパターニングされた多層構造の周辺端縁
で形成された垂直段の高さを結果として増加させ、それ
は次々と不適当なステップカバレージの問題を悪化させ
る。
【０００６】
【発明の概要】この発明はウェーハの表面に刻まれたス
クライブラインの格子状アレイによって規定された多数
のチップ領域に分割された半導体ウェーハを包含し、こ
こで各々のスクライブラインはウェーハの表面において
形成されたそれぞれのフィールド酸化物層によって縦方
向に境界づけられ、それによって隣接するチップ領域の
間でスクライブライン領域を規定する。ウェーハは対応
する多数のチップ領域においてそれぞれに形成された多
数の集積回路を含み、集積回路の各々はパターニングさ
れた多層構造を含み、それはスクライブライン領域のそ
れぞれの１つ内に延在する周辺端縁部分を有し、ここで
各々の多層構造の周辺端縁部分は多段断面プロファイル
を有し、それによってフォトレジスト膜の適当なステッ
プカバレージを確実にし、それはウェーハ製造方法の間
でパターニングされるときに多層構造の個々の層に与え
られる。
クライブラインの格子状アレイによって規定された多数
のチップ領域に分割された半導体ウェーハを包含し、こ
こで各々のスクライブラインはウェーハの表面において
形成されたそれぞれのフィールド酸化物層によって縦方
向に境界づけられ、それによって隣接するチップ領域の
間でスクライブライン領域を規定する。ウェーハは対応
する多数のチップ領域においてそれぞれに形成された多
数の集積回路を含み、集積回路の各々はパターニングさ
れた多層構造を含み、それはスクライブライン領域のそ
れぞれの１つ内に延在する周辺端縁部分を有し、ここで
各々の多層構造の周辺端縁部分は多段断面プロファイル
を有し、それによってフォトレジスト膜の適当なステッ
プカバレージを確実にし、それはウェーハ製造方法の間
でパターニングされるときに多層構造の個々の層に与え
られる。
【０００７】この発明の第１の好ましい実施例におい
て、各々の多層構造のために、各々の個々の層の周辺端
縁部分の長さはその上に配置された個々の層の他のもの
の長さよりも大きい。
て、各々の多層構造のために、各々の個々の層の周辺端
縁部分の長さはその上に配置された個々の層の他のもの
の長さよりも大きい。
【０００８】この発明の第２の好ましい実施例におい
て、各々の多層構造のために、各々の個々の層の周辺端
縁部分の長さはその上に配置された個々の層の他のもの
の長さよりも少ない。
て、各々の多層構造のために、各々の個々の層の周辺端
縁部分の長さはその上に配置された個々の層の他のもの
の長さよりも少ない。
【０００９】この発明の第３の好ましい実施例におい
て、各々の多層構造は複数個の個々の層からなり、それ
は最底の個体から始まる個々の層の連続する交互のもの
からなる第１の交互の層と、最底の次の個々の層から始
まる個々の層の連続する交互のものからなる第２の交互
の層とを含む。第１の交互の層の各々の個々の層の周辺
端縁部分の長さはその上に配置された第１の交互の層の
個々の層の他のものの長さよりも大きい。第２の交互の
層の各々の個々の層の周辺端縁部分の長さはその上に配
置された第２の交互のものの個々の層の他のものの長さ
よりも少ない。
て、各々の多層構造は複数個の個々の層からなり、それ
は最底の個体から始まる個々の層の連続する交互のもの
からなる第１の交互の層と、最底の次の個々の層から始
まる個々の層の連続する交互のものからなる第２の交互
の層とを含む。第１の交互の層の各々の個々の層の周辺
端縁部分の長さはその上に配置された第１の交互の層の
個々の層の他のものの長さよりも大きい。第２の交互の
層の各々の個々の層の周辺端縁部分の長さはその上に配
置された第２の交互のものの個々の層の他のものの長さ
よりも少ない。
【００１０】この発明の第４の好ましい実施例におい
て、各々の多層構造は第３の実施例におけるものと同様
であり、それは第１の交互の層の各々の個々の層の周辺
端縁部分の長さがその上に配置された第１の交互の層の
個々の層の他のものの長さよりも少なく、かつ第２の交
互の層の各々の個々の層の周辺端縁部分の長さがその上
に配置された第２の交互の層の個々の層の他のものの長
さよりも大きいということを除いてはそうである。
て、各々の多層構造は第３の実施例におけるものと同様
であり、それは第１の交互の層の各々の個々の層の周辺
端縁部分の長さがその上に配置された第１の交互の層の
個々の層の他のものの長さよりも少なく、かつ第２の交
互の層の各々の個々の層の周辺端縁部分の長さがその上
に配置された第２の交互の層の個々の層の他のものの長
さよりも大きいということを除いてはそうである。
【００１１】この発明のこれらのおよび様々な他の特徴
は、同じ参照番号が同じ構造のエレメントを示す添付の
図面と関連して以下の詳細な説明を参照して容易に理解
されるであろう。
は、同じ参照番号が同じ構造のエレメントを示す添付の
図面と関連して以下の詳細な説明を参照して容易に理解
されるであろう。
【００１２】
【好ましい実施例の説明】さて図１を参照して、ウェー
ハ１００の表面に刻まれるスクライブライン３０の格子
状アレイによって規定されたｎ個のチップまたはダイ領
域２０に分割される半導体ウェーハ１００が示され得
る。スクライブライン３０はチップ領域２０をお互いに
分離させる役目をする。結局は、スクライブライン３０
はウェーハ１００をｎ個の個々のチップまたはダイに分
けるために鋸で引かれる。こうして、スクライブライン
３０によって占有されたウェーハ１００の領域において
はいずれの回路も形成されない。図２および図３におい
て、ウェーハ１００の部分断面図のみが示され、それは
隣接するパターニングされた多層構造ＭＳ１およびＭＳ
２の周辺端縁部分ＰＥ１およびＰＥ２のそれぞれのみを
示し、それらは隣接するチップ領域ＡおよびＢを分離す
るスクライブライン３０によって占有されたウェーハ１
００の領域ＳＬＲ内に延在し、ここで多層構造ＭＳ１お
よびＭＳ２の残余の部分がそれぞれに製造される。図４
ないし図６は図２および図３において示したものと同じ
型の図を示し、隣接する多層構造ＭＳ２の周辺端縁部分
ＰＥ２がそのミラーイメージであるということが容易に
理解され得るが、簡単のために、多層構造ＭＳ１のうち
の１つの周辺端縁部分ＰＥ１のみがそこに示されるとい
うことを除いてはそうである。
ハ１００の表面に刻まれるスクライブライン３０の格子
状アレイによって規定されたｎ個のチップまたはダイ領
域２０に分割される半導体ウェーハ１００が示され得
る。スクライブライン３０はチップ領域２０をお互いに
分離させる役目をする。結局は、スクライブライン３０
はウェーハ１００をｎ個の個々のチップまたはダイに分
けるために鋸で引かれる。こうして、スクライブライン
３０によって占有されたウェーハ１００の領域において
はいずれの回路も形成されない。図２および図３におい
て、ウェーハ１００の部分断面図のみが示され、それは
隣接するパターニングされた多層構造ＭＳ１およびＭＳ
２の周辺端縁部分ＰＥ１およびＰＥ２のそれぞれのみを
示し、それらは隣接するチップ領域ＡおよびＢを分離す
るスクライブライン３０によって占有されたウェーハ１
００の領域ＳＬＲ内に延在し、ここで多層構造ＭＳ１お
よびＭＳ２の残余の部分がそれぞれに製造される。図４
ないし図６は図２および図３において示したものと同じ
型の図を示し、隣接する多層構造ＭＳ２の周辺端縁部分
ＰＥ２がそのミラーイメージであるということが容易に
理解され得るが、簡単のために、多層構造ＭＳ１のうち
の１つの周辺端縁部分ＰＥ１のみがそこに示されるとい
うことを除いてはそうである。
【００１３】さて図２を参照すると、隣接するパターニ
ングされた多層構造ＭＳ１およびＭＳ２の周辺端縁部分
ＰＥ１およびＰＥ２がそれぞれに示され得、それらはチ
ップ領域ＡおよびＢをお互いに分離させるスクライブラ
イン３０によって規定された半導体ウェーハ１００の領
域ＳＬＲ内に延在し、多層構造ＭＳ１およびＭＳ２は先
行技術に従って構成される。より特定的には、各々の多
層構造ＭＳ１およびＭＳ２が６つの個々の層１ないし６
によって構成されて示される。偶数番号の層２、４およ
び６の周辺端縁部分はその各々の多層構造ＭＳ１および
ＭＳ２が同じ長さであり、かつ共通の垂直平面において
終端となる。奇数番号の層３および５の周辺端縁部分は
同じ長さであり、かつ最底層１の周辺端縁部分はその上
に配置される奇数番号の層３および５のものよりも大き
な長さである。偶数番号層の周辺端縁部分の長さが同じ
であり、かつ奇数番号の層１、３および５のものよりも
大きいので、多層構造ＭＳ１およびＭＳ２は偶数番号の
層２、４および６の集合の厚みと等しい高さＨを有する
単一の垂直端縁ＶＥを有する。上で説明された先行技術
の多層構造の結果として、その上に生成されるフォトレ
ジスト膜（図示されず）は、個々の層のパターニングの
間、薄くされることまたは減衰されることの影響を受け
やすく、こうして、それによって引起こされた不適当な
ステップカバレージおよび逆の結果を生じる。
ングされた多層構造ＭＳ１およびＭＳ２の周辺端縁部分
ＰＥ１およびＰＥ２がそれぞれに示され得、それらはチ
ップ領域ＡおよびＢをお互いに分離させるスクライブラ
イン３０によって規定された半導体ウェーハ１００の領
域ＳＬＲ内に延在し、多層構造ＭＳ１およびＭＳ２は先
行技術に従って構成される。より特定的には、各々の多
層構造ＭＳ１およびＭＳ２が６つの個々の層１ないし６
によって構成されて示される。偶数番号の層２、４およ
び６の周辺端縁部分はその各々の多層構造ＭＳ１および
ＭＳ２が同じ長さであり、かつ共通の垂直平面において
終端となる。奇数番号の層３および５の周辺端縁部分は
同じ長さであり、かつ最底層１の周辺端縁部分はその上
に配置される奇数番号の層３および５のものよりも大き
な長さである。偶数番号層の周辺端縁部分の長さが同じ
であり、かつ奇数番号の層１、３および５のものよりも
大きいので、多層構造ＭＳ１およびＭＳ２は偶数番号の
層２、４および６の集合の厚みと等しい高さＨを有する
単一の垂直端縁ＶＥを有する。上で説明された先行技術
の多層構造の結果として、その上に生成されるフォトレ
ジスト膜（図示されず）は、個々の層のパターニングの
間、薄くされることまたは減衰されることの影響を受け
やすく、こうして、それによって引起こされた不適当な
ステップカバレージおよび逆の結果を生じる。
【００１４】さて図３を参照すると、この発明の第１の
実施例が示され得る。より特定的には、隣接するパター
ニングされた多層構造ＭＳ１およびＭＳ２の周辺端縁部
分ＰＥ１およびＰＥ２がそれぞれに示され、それらはチ
ップ領域ＡおよびＢをそれぞれに分離させるスクライブ
ライン３０によって規定された半導体ウェーハ１００の
領域ＳＬＲ内に延在する。スクライブライン領域ＳＬＲ
はウェーハ１００において形成されたそれぞれのフィー
ルド酸化物層１０Ａおよび１０Ｂによって縦に境界づけ
られる。スクライブライン領域ＳＬＲは通常ほぼ２００
μｍの幅を有するが、このことはこの発明に制限的なも
のではない。
実施例が示され得る。より特定的には、隣接するパター
ニングされた多層構造ＭＳ１およびＭＳ２の周辺端縁部
分ＰＥ１およびＰＥ２がそれぞれに示され、それらはチ
ップ領域ＡおよびＢをそれぞれに分離させるスクライブ
ライン３０によって規定された半導体ウェーハ１００の
領域ＳＬＲ内に延在する。スクライブライン領域ＳＬＲ
はウェーハ１００において形成されたそれぞれのフィー
ルド酸化物層１０Ａおよび１０Ｂによって縦に境界づけ
られる。スクライブライン領域ＳＬＲは通常ほぼ２００
μｍの幅を有するが、このことはこの発明に制限的なも
のではない。
【００１５】図３に示されるように、各々の多層構造Ｍ
Ｓ１およびＭＳ２は最底層１から最上層５までのそれぞ
れに１ないし５が連続して番号付けられた５つの個々の
層を含む。各々の多層構造ＭＳ１およびＭＳ２を構成す
る個々の層の数および構成がこの発明に制限的でないと
いうことは容易に理解されるべきである。たとえば、個
々の層１ないし５の各々は便利に配線層または絶縁層で
あってもよい。これらの個々の層１ないし５の各々の性
質および構成はウェーハ１００上に製造されるべきＩ．
Ｃ．の設計によって示され、こうしてそれはこの発明の
部分を形成しない独立した設計考察となる。そのよう
に、これらの層１ないし５は全体を通して包括的に呼ば
れる。
Ｓ１およびＭＳ２は最底層１から最上層５までのそれぞ
れに１ないし５が連続して番号付けられた５つの個々の
層を含む。各々の多層構造ＭＳ１およびＭＳ２を構成す
る個々の層の数および構成がこの発明に制限的でないと
いうことは容易に理解されるべきである。たとえば、個
々の層１ないし５の各々は便利に配線層または絶縁層で
あってもよい。これらの個々の層１ないし５の各々の性
質および構成はウェーハ１００上に製造されるべきＩ．
Ｃ．の設計によって示され、こうしてそれはこの発明の
部分を形成しない独立した設計考察となる。そのよう
に、これらの層１ないし５は全体を通して包括的に呼ば
れる。
【００１６】図３において示されるこの発明の第１の好
ましい実施例に従って、多層構造ＭＳ１およびＭＳ２の
周辺端縁部分ＰＥ１およびＰＥ２のそれぞれは段に積ま
れ、それによって階段形状のプロファイルをそこに分け
与える。好ましくは、図３に示されるように、各々の多
層構造ＭＳ１およびＭＳ２の各々の個々の層１ないし５
の周辺端縁部分ＰＥ１およびＰＥ２の長さはその上に配
置される層のものよりも大きい。この多段または雛段式
の構成で、各々の多層構造ＭＳ１およびＭＳ２のため
に、最底層の周辺端縁部分の長さはｌ1 ＋ｌ2 ＋ｌ3 ＋
ｌ4 ＋ｌ5 ＝Ｌ2であり、第２の層２の周辺端縁部分の
長さはＬ2 −ｌ5 であり、第３の層３の周辺端縁部分の
長さはＬ2 −（ｌ5 ＋ｌ4 ）であり、第４の層４の周辺
端縁部分の長さはＬ2 −（ｌ3 ＋ｌ4 ＋ｌ5 ）であり、
かつ最上層５の周辺端縁部分の長さはＬ2 −（ｌ2 ＋ｌ
3 ＋ｌ4 ＋ｌ5 ）＝ｌ1 である。こうして、最上層５の
周辺端縁部分の長さと第４の層４のものとの間の差はｌ
2 であり、第４の層４の周辺端縁部分の長さと第３の層
３のものとの間の差はｌ3 であり、第３の層３の周辺端
縁部分の長さと第２の層２のものとの間の差は１4 であ
り、かつ第２の層２の周辺端縁部分の長さと最底層１の
ものとの間の差は１5 である。好ましくは、連続する層
の間の周辺端縁部分の長さの差は一定（すなわちｌ2 ＝
ｌ3 ＝ｌ4 ＝ｌ 5 ）または異なり得る（すなわち可変で
ある）ものであるがこのことは確かにこの発明に制限さ
れない。この発明の例示的な実施例において、スクライ
ブライン領域ＳＬＲの幅Ｌは２００μｍであり、各々の
多層構造ＭＳ１およびＭＳ２の最底層１の周辺端縁部分
の長さＬ2 は３０μｍであり、隣接する多層構造ＭＳ１
とＭＳ２との間に配置されたスクライブライン領域ＳＬ
Ｒのカバーされない中心の底部分の長さＬ1 は１４０μ
ｍであり、多層構造ＭＳ１およびＭＳ２の各々の最上層
５の周辺端縁部分の長さｌ1 は１０μｍであり、かつｌ
2 ＝ｌ3 ＝ｌ4 ＝ｌ 5 ＝１6 ＝５μｍである。
ましい実施例に従って、多層構造ＭＳ１およびＭＳ２の
周辺端縁部分ＰＥ１およびＰＥ２のそれぞれは段に積ま
れ、それによって階段形状のプロファイルをそこに分け
与える。好ましくは、図３に示されるように、各々の多
層構造ＭＳ１およびＭＳ２の各々の個々の層１ないし５
の周辺端縁部分ＰＥ１およびＰＥ２の長さはその上に配
置される層のものよりも大きい。この多段または雛段式
の構成で、各々の多層構造ＭＳ１およびＭＳ２のため
に、最底層の周辺端縁部分の長さはｌ1 ＋ｌ2 ＋ｌ3 ＋
ｌ4 ＋ｌ5 ＝Ｌ2であり、第２の層２の周辺端縁部分の
長さはＬ2 −ｌ5 であり、第３の層３の周辺端縁部分の
長さはＬ2 −（ｌ5 ＋ｌ4 ）であり、第４の層４の周辺
端縁部分の長さはＬ2 −（ｌ3 ＋ｌ4 ＋ｌ5 ）であり、
かつ最上層５の周辺端縁部分の長さはＬ2 −（ｌ2 ＋ｌ
3 ＋ｌ4 ＋ｌ5 ）＝ｌ1 である。こうして、最上層５の
周辺端縁部分の長さと第４の層４のものとの間の差はｌ
2 であり、第４の層４の周辺端縁部分の長さと第３の層
３のものとの間の差はｌ3 であり、第３の層３の周辺端
縁部分の長さと第２の層２のものとの間の差は１4 であ
り、かつ第２の層２の周辺端縁部分の長さと最底層１の
ものとの間の差は１5 である。好ましくは、連続する層
の間の周辺端縁部分の長さの差は一定（すなわちｌ2 ＝
ｌ3 ＝ｌ4 ＝ｌ 5 ）または異なり得る（すなわち可変で
ある）ものであるがこのことは確かにこの発明に制限さ
れない。この発明の例示的な実施例において、スクライ
ブライン領域ＳＬＲの幅Ｌは２００μｍであり、各々の
多層構造ＭＳ１およびＭＳ２の最底層１の周辺端縁部分
の長さＬ2 は３０μｍであり、隣接する多層構造ＭＳ１
とＭＳ２との間に配置されたスクライブライン領域ＳＬ
Ｒのカバーされない中心の底部分の長さＬ1 は１４０μ
ｍであり、多層構造ＭＳ１およびＭＳ２の各々の最上層
５の周辺端縁部分の長さｌ1 は１０μｍであり、かつｌ
2 ＝ｌ3 ＝ｌ4 ＝ｌ 5 ＝１6 ＝５μｍである。
【００１７】前述のことから明らかであるように、この
発明に従う先行技術においてなされるように、共通の垂
直平面にある単一の垂直端縁をそれぞれに有する各々の
多層構造ＭＳ１およびＭＳ２の周辺端縁部分ＰＥ１およ
びＰＥ２の代わりに、各々の多層構造ＭＳ１およびＭＳ
２の周辺端縁部分ＰＥ１およびＰＥ２のそれぞれが段に
積まれ、それによって個々の層１ないし５にそれらがウ
ェーハ製造方法の間にパターニングされるときに与えら
れるフォトレジスト膜の適当なステップカバレージを確
実にする。
発明に従う先行技術においてなされるように、共通の垂
直平面にある単一の垂直端縁をそれぞれに有する各々の
多層構造ＭＳ１およびＭＳ２の周辺端縁部分ＰＥ１およ
びＰＥ２の代わりに、各々の多層構造ＭＳ１およびＭＳ
２の周辺端縁部分ＰＥ１およびＰＥ２のそれぞれが段に
積まれ、それによって個々の層１ないし５にそれらがウ
ェーハ製造方法の間にパターニングされるときに与えら
れるフォトレジスト膜の適当なステップカバレージを確
実にする。
【００１８】図４を参照して、この発明の第２の実施例
が示され得る。この実施例において、各々の個々の層１
ないし５の周辺端縁部分の長さがその上に配置される層
のものよりも少ないということが理解され得る。好まし
くは、図４に示されるように、各々の個々の層１ないし
５の周辺端縁部分はその下に配置される層の周辺端縁部
分を完全に覆い、その各々の個々の層１ないし５は遠位
の脚部分１ａないし５ａをそれぞれに有し、それはその
下に配置される層のすべての遠位の脚部分を越えて延在
し、かつそれはウェーハ１００の表面上に配置される。
上で説明された構造の構成で、層１ないし５の遠位の脚
部分１ａないし５ａのそれぞれはウェーハ１００の表面
上に直列に配置され、遠位の脚部分５ａは遠位の脚部分
１ａないし５ａの最外のものであり、かつ遠位の脚部分
１ａは遠位の脚部分１ａないし５ａの最内のものであ
る。
が示され得る。この実施例において、各々の個々の層１
ないし５の周辺端縁部分の長さがその上に配置される層
のものよりも少ないということが理解され得る。好まし
くは、図４に示されるように、各々の個々の層１ないし
５の周辺端縁部分はその下に配置される層の周辺端縁部
分を完全に覆い、その各々の個々の層１ないし５は遠位
の脚部分１ａないし５ａをそれぞれに有し、それはその
下に配置される層のすべての遠位の脚部分を越えて延在
し、かつそれはウェーハ１００の表面上に配置される。
上で説明された構造の構成で、層１ないし５の遠位の脚
部分１ａないし５ａのそれぞれはウェーハ１００の表面
上に直列に配置され、遠位の脚部分５ａは遠位の脚部分
１ａないし５ａの最外のものであり、かつ遠位の脚部分
１ａは遠位の脚部分１ａないし５ａの最内のものであ
る。
【００１９】図４およびその前述の説明から明らかであ
るように、この発明の実施例に従って、多層構造の周辺
端縁部分もまた段に積まれ、それによって個々の層１な
いし５にそれらがウェーハ製造方法の間パターニングさ
れるときに与えられるフォトレジスト膜の適当なステッ
プカバレージを確実にする。さらに、多層構造の周辺端
縁部分が共通の垂直平面にある単一の垂直端縁を有する
が、この単一の垂直端縁の高さは先行技術における場合
でのように、層のいくつかの集合の厚みというよりはむ
しろ最上層５のみの厚みと等しく、それによって個々の
層１ないし５にそれらがウェーハ製造方法の間にパター
ニングされるときに与えられるフォトレジスト膜の適当
なステップカバレージをさらに確実にする。
るように、この発明の実施例に従って、多層構造の周辺
端縁部分もまた段に積まれ、それによって個々の層１な
いし５にそれらがウェーハ製造方法の間パターニングさ
れるときに与えられるフォトレジスト膜の適当なステッ
プカバレージを確実にする。さらに、多層構造の周辺端
縁部分が共通の垂直平面にある単一の垂直端縁を有する
が、この単一の垂直端縁の高さは先行技術における場合
でのように、層のいくつかの集合の厚みというよりはむ
しろ最上層５のみの厚みと等しく、それによって個々の
層１ないし５にそれらがウェーハ製造方法の間にパター
ニングされるときに与えられるフォトレジスト膜の適当
なステップカバレージをさらに確実にする。
【００２０】図４を引続き参照することによって、最底
層１の周辺端縁部分の長さが１１であり、第２の層２の
周辺端縁部分の長さがｌ1 ＋ｌ2 であり、第３の層３の
周辺端縁部分の長さがｌ1 ＋ｌ2 ＋ｌ3 であり、第４の
層４の周辺端縁部分の長さがｌ1 ＋ｌ2 ＋ｌ3 ＋ｌ4 で
あり、かつ最上層５の周辺端縁部分の長さがｌ1 ＋ｌ 2
＋ｌ3 ＋ｌ4 ＋ｌ5 であるということがさらに示され得
る。こうして、最底層１の周辺端縁部分の長さと第２の
層２のものとの間の差はｌ2 であり、第２の層２の周辺
端縁部分の長さと第３の層３のものとの間の差はｌ3 で
あり、第３の層３の周辺端縁部分の長さと第４の層４の
ものとの間の差はｌ4 であり、かつ第４の層４の周辺端
縁部分の長さと最上層５のものとの間の差はｌ5 であ
る。好ましくは、連続する層の間の周辺端縁部分の長さ
の差は一定（すなわちｌ2 ＝ｌ3 ＝ｌ4 ＝ｌ5 ）である
かまたは異なってもよい（すなわち可変であってもよ
い）が、このことは確かにこの発明に制限されない。こ
の発明の例示的な実施例において、ｌ2 ＝ｌ3 ＝ｌ4 ＝
ｌ5 ＝５μｍである。
層１の周辺端縁部分の長さが１１であり、第２の層２の
周辺端縁部分の長さがｌ1 ＋ｌ2 であり、第３の層３の
周辺端縁部分の長さがｌ1 ＋ｌ2 ＋ｌ3 であり、第４の
層４の周辺端縁部分の長さがｌ1 ＋ｌ2 ＋ｌ3 ＋ｌ4 で
あり、かつ最上層５の周辺端縁部分の長さがｌ1 ＋ｌ 2
＋ｌ3 ＋ｌ4 ＋ｌ5 であるということがさらに示され得
る。こうして、最底層１の周辺端縁部分の長さと第２の
層２のものとの間の差はｌ2 であり、第２の層２の周辺
端縁部分の長さと第３の層３のものとの間の差はｌ3 で
あり、第３の層３の周辺端縁部分の長さと第４の層４の
ものとの間の差はｌ4 であり、かつ第４の層４の周辺端
縁部分の長さと最上層５のものとの間の差はｌ5 であ
る。好ましくは、連続する層の間の周辺端縁部分の長さ
の差は一定（すなわちｌ2 ＝ｌ3 ＝ｌ4 ＝ｌ5 ）である
かまたは異なってもよい（すなわち可変であってもよ
い）が、このことは確かにこの発明に制限されない。こ
の発明の例示的な実施例において、ｌ2 ＝ｌ3 ＝ｌ4 ＝
ｌ5 ＝５μｍである。
【００２１】さて図５を参照すると、この発明の第３の
実施例が示され得る。この実施例において、奇数番号の
層１、３および５の各々の周辺端縁部分の長さはその上
に配置される他の奇数番号の層のものよりも大きいが、
偶数番号の層２、４および６のものよりは少ない。偶数
番号の層２、４および６の各々の周辺端縁部分の長さは
その上に配置される他の偶数番号の層のものよりも少な
い。好ましくは、図５に示されるように、偶数番号の層
２、４および６の各々の周辺端縁部分はその下に配置さ
れる偶数番号の層の周辺端縁部分を完全に覆い、各々の
偶数番号の層２、４および６は遠位の脚部分２ａ、４ａ
および６ａをそれぞれに有し、それはその下に配置され
る偶数番号の層のすべての遠位の脚部分を越えて延在
し、かつウェーハ１００の表面上に配置される。
実施例が示され得る。この実施例において、奇数番号の
層１、３および５の各々の周辺端縁部分の長さはその上
に配置される他の奇数番号の層のものよりも大きいが、
偶数番号の層２、４および６のものよりは少ない。偶数
番号の層２、４および６の各々の周辺端縁部分の長さは
その上に配置される他の偶数番号の層のものよりも少な
い。好ましくは、図５に示されるように、偶数番号の層
２、４および６の各々の周辺端縁部分はその下に配置さ
れる偶数番号の層の周辺端縁部分を完全に覆い、各々の
偶数番号の層２、４および６は遠位の脚部分２ａ、４ａ
および６ａをそれぞれに有し、それはその下に配置され
る偶数番号の層のすべての遠位の脚部分を越えて延在
し、かつウェーハ１００の表面上に配置される。
【００２２】図５を引続いて参照すると、最上の奇数番
号の層５の周辺端縁部分の長さがｌ 1 であり、中間の奇
数番号の層３の周辺端縁部分の長さがｌ1 ＋ｌ2 であ
り、最底の奇数番号の層１の周辺端縁部分の長さがｌ1
＋ｌ2 ＋ｌ3 であり、最底の偶数番号の層２の周辺端縁
部分の長さがｌ1 ＋ｌ2 ＋ｌ3 ＋ｌ4 であり、中間の偶
数番号の層４の周辺端縁部分の長さがｌ1 ＋ｌ2 ＋ｌ3
＋ｌ4 ＋ｌ5 であり、かつ、最上の偶数番号の層６の長
さがｌ1 ＋ｌ2 ＋ｌ3 ＋ｌ4 ＋ｌ5 ＋ｌ6 であるという
ことがさらに理解され得る。こうして、最上の偶数番号
の層６の周辺端縁部分と中間の偶数番号の層４のものと
の間の差はｌ6 であり、中間の偶数番号の層４の周辺部
分の長さと最底の偶数番号の層２のものとの間の差はｌ
5 であり、最底の奇数番号の層１の周辺端縁部分の長さ
と中間の奇数番号の層３のものとの間の差はｌ3 であ
り、中間の奇数番号の層３の周辺端縁部分の長さと最上
の奇数番号の層５のものとの間の差はｌ2 であり、かつ
最底の偶数番号の層２の周辺端縁部分の長さと最底の奇
数番号の層１のものとの間の差はｌ4 である。好ましく
は、連続する奇数番号の層の間の周辺端縁部分の長さの
差は一定（すなわちｌ2＝ｌ3 ）であるかまたは異なっ
てもよく（すなわち可変であってもよく）かつ連続する
偶数番号の層の間の周辺端縁部分の長さの差は一定（す
なわちｌ4 ＝ｌ5＝ｌ6 ）であるかまたは異なってもよ
い（すなわち可変であってもよい）。この発明の例示的
な実施例において、ｌ1 ＝２０μｍであり、かつｌ2 ＝
ｌ3 ＝ｌ4＝ｌ5 ＝ｌ6 ＝５μｍであるがこれらの値は
確かにこの発明に制限的なものではない。
号の層５の周辺端縁部分の長さがｌ 1 であり、中間の奇
数番号の層３の周辺端縁部分の長さがｌ1 ＋ｌ2 であ
り、最底の奇数番号の層１の周辺端縁部分の長さがｌ1
＋ｌ2 ＋ｌ3 であり、最底の偶数番号の層２の周辺端縁
部分の長さがｌ1 ＋ｌ2 ＋ｌ3 ＋ｌ4 であり、中間の偶
数番号の層４の周辺端縁部分の長さがｌ1 ＋ｌ2 ＋ｌ3
＋ｌ4 ＋ｌ5 であり、かつ、最上の偶数番号の層６の長
さがｌ1 ＋ｌ2 ＋ｌ3 ＋ｌ4 ＋ｌ5 ＋ｌ6 であるという
ことがさらに理解され得る。こうして、最上の偶数番号
の層６の周辺端縁部分と中間の偶数番号の層４のものと
の間の差はｌ6 であり、中間の偶数番号の層４の周辺部
分の長さと最底の偶数番号の層２のものとの間の差はｌ
5 であり、最底の奇数番号の層１の周辺端縁部分の長さ
と中間の奇数番号の層３のものとの間の差はｌ3 であ
り、中間の奇数番号の層３の周辺端縁部分の長さと最上
の奇数番号の層５のものとの間の差はｌ2 であり、かつ
最底の偶数番号の層２の周辺端縁部分の長さと最底の奇
数番号の層１のものとの間の差はｌ4 である。好ましく
は、連続する奇数番号の層の間の周辺端縁部分の長さの
差は一定（すなわちｌ2＝ｌ3 ）であるかまたは異なっ
てもよく（すなわち可変であってもよく）かつ連続する
偶数番号の層の間の周辺端縁部分の長さの差は一定（す
なわちｌ4 ＝ｌ5＝ｌ6 ）であるかまたは異なってもよ
い（すなわち可変であってもよい）。この発明の例示的
な実施例において、ｌ1 ＝２０μｍであり、かつｌ2 ＝
ｌ3 ＝ｌ4＝ｌ5 ＝ｌ6 ＝５μｍであるがこれらの値は
確かにこの発明に制限的なものではない。
【００２３】図５およびその前述の説明から明らかであ
るように、この発明のこの実施例に従って、多層構造の
周辺端縁部分もまた段に積まれ、それによって個々の層
１ないし６にウェーハ製造方法の間それらがパターニン
グされるときに与えられるフォトレジスト膜の適当なス
テップカバレージを確実にする。さらに、多層構造の周
辺端縁部分が共通の垂直平面にある単一の垂直端縁を有
するが、この単一の垂直端縁の高さが先行技術における
場合でのように、層のいくつかの集合的な厚みというよ
りはむしろ最上の偶数番号の層６のみの厚みと等しく、
それによって個々の層１ないし６にウェーハ製造方法の
間にそれらがパターニングされるときに与えられるフォ
トレジスト膜の適当なステップカバレージをより確実に
する。
るように、この発明のこの実施例に従って、多層構造の
周辺端縁部分もまた段に積まれ、それによって個々の層
１ないし６にウェーハ製造方法の間それらがパターニン
グされるときに与えられるフォトレジスト膜の適当なス
テップカバレージを確実にする。さらに、多層構造の周
辺端縁部分が共通の垂直平面にある単一の垂直端縁を有
するが、この単一の垂直端縁の高さが先行技術における
場合でのように、層のいくつかの集合的な厚みというよ
りはむしろ最上の偶数番号の層６のみの厚みと等しく、
それによって個々の層１ないし６にウェーハ製造方法の
間にそれらがパターニングされるときに与えられるフォ
トレジスト膜の適当なステップカバレージをより確実に
する。
【００２４】さて、図６を参照すると、この発明の第４
の実施例が示され得、それは図５に示されたこの発明の
第４の実施例と本質的には同じであり、それは偶数番号
の層および奇数番号の層の位置が入替わるということを
除いてそうである。したがって、第３の実施例の偶数番
号の層２、４および６は第４の実施例の奇数番号の層
１、３および５に対応し、かつ第３の実施例の奇数番号
の層１、３および５は第４の実施例の偶数番号の層２、
４および６に対応する。
の実施例が示され得、それは図５に示されたこの発明の
第４の実施例と本質的には同じであり、それは偶数番号
の層および奇数番号の層の位置が入替わるということを
除いてそうである。したがって、第３の実施例の偶数番
号の層２、４および６は第４の実施例の奇数番号の層
１、３および５に対応し、かつ第３の実施例の奇数番号
の層１、３および５は第４の実施例の偶数番号の層２、
４および６に対応する。
【００２５】この発明のいくつかの好ましい実施例が上
で詳細に説明されたが、当業者に明らかであるここで示
された基本的な発明の概念の多くの変形および／または
修正がさらに前掲の特許請求の範囲において規定される
ようにこの発明の真意および範囲の範囲内のものである
ということが明らかに理解されるべきである。
で詳細に説明されたが、当業者に明らかであるここで示
された基本的な発明の概念の多くの変形および／または
修正がさらに前掲の特許請求の範囲において規定される
ようにこの発明の真意および範囲の範囲内のものである
ということが明らかに理解されるべきである。
【図１】この発明で使用される基本的なレイアウトを示
す半導体ウェーハの平面図である。
す半導体ウェーハの平面図である。
【図２】隣接するチップ領域ＡおよびＢを分離するウェ
ーハのスクライブライン領域内へと延在する隣接するパ
ターニングされた多層構造の周辺端縁部分のみを示し、
多層構造が先行技術に従って構成される、図１に示され
るウェーハの部分断面図である。
ーハのスクライブライン領域内へと延在する隣接するパ
ターニングされた多層構造の周辺端縁部分のみを示し、
多層構造が先行技術に従って構成される、図１に示され
るウェーハの部分断面図である。
【図３】多層構造がこの発明の第１の好ましい実施例に
従って構成されるということを除いて図２に示されるも
のと同じ図である。
従って構成されるということを除いて図２に示されるも
のと同じ図である。
【図４】多層構造のうちの１つの周辺端縁部分のみがそ
こで示され、かつ多層構造がこの発明の第２の好ましい
実施例に従って構成されるということを除いて図２に示
されるものと同じ図である。
こで示され、かつ多層構造がこの発明の第２の好ましい
実施例に従って構成されるということを除いて図２に示
されるものと同じ図である。
【図５】多層構造がこの発明の第３の好ましい実施例に
従って構成されるということを除いて図４に示されるも
のと同じ図である。
従って構成されるということを除いて図４に示されるも
のと同じ図である。
【図６】多層構造がこの発明の第４の好ましい実施例に
従って構成されるということを除いて図４に示されるも
のと同じ図である。
従って構成されるということを除いて図４に示されるも
のと同じ図である。
１ 層 ５ 層 ２０ ダイ領域 ３０ スクライブライン １００ ウェーハ
Claims (16)
- 【請求項１】 ウェーハの表面に刻まれたスクライブラ
インの格子状アレイによって規定された多数のチップ領
域へと分割された半導体ウェーハであって、各々のスク
ライブラインはウェーハの表面において形成されたそれ
ぞれのフィールド酸化物層によって縦に境界づけられ、
それによって隣接するチップ領域の間のスクライブライ
ン領域を規定し、 それぞれに対応する多数のチップ領域に形成された多数
の集積回路を含み、前記集積回路の各々はスクライブラ
イン領域のそれぞれの一つへと延在する周辺端縁部分を
有するパターニングされた多層構造を含み、さらに各々
の前記多層構造の前記周辺端縁部分が多段断面プロファ
イルを有する半導体ウェーハ。 - 【請求項２】 各々の前記多層構造が複数個の個々の層
を含み、その各々がスクライブライン領域の前記それぞ
れの一つへと延在する周辺端縁部分を有し、各々の前記
個々の層の前記周辺端縁部分の長さが異なる、請求項１
に記載のウェーハ。 - 【請求項３】 各々の前記多層構造のために、各々の前
記個々の層の前記周辺端縁部分の長さがその上に配置さ
れる前記個々の層の別のものの長さよりも大きい、請求
項２に記載のウェーハ。 - 【請求項４】 各々の前記多層構造のために、前記個々
の層の連続するものの前記周辺端縁部分の長さにおける
差が一定であるかまたは異なり得る（すなわち可変であ
る）、請求項３に記載のウェーハ。 - 【請求項５】 各々の前記多層構造のために、各々の前
記個々の層の前記周辺端縁部分の長さがその上に配置さ
れる前記個々の層の他のものの長さよりも少ない、請求
項２に記載のウェーハ。 - 【請求項６】 各々の前記多層構造のために、各々の前
記個々の層の前記周辺端縁部分がその下に位置される前
記個々の層の他のものの前記周辺端縁部分を完全に覆
う、請求項５に記載のウェーハ。 - 【請求項７】 各々の前記多層構造のために、各々の前
記個々の層がウェーハの表面上に配置される遠位の脚部
分を有し、各々の前記個々の層の前記遠位の脚部分がそ
の下に配置される前記個々の層の他のものの前記遠位の
脚部分を越えて延在する、請求項６に記載のウェーハ。 - 【請求項８】 各々の前記多層構造のために、前記個々
の層の連続するものの前記周辺端縁部分の長さにおける
差が一定であるかまたは異なり得る（すなわち可変であ
る）、請求項７に記載のウェーハ。 - 【請求項９】 各々の前記多層構造のために、 前記複数個の個々の層が最底の個々の層で始まる前記個
々の層の連続する交互のものを含む第１の交互の層と、
最底の次の個々の層で始まる前記個々の層の連続する交
互のものを含む第２の交互の層とを含み、 前記第１の交互の層の各々の前記個々の層の前記周辺端
縁部分の長さがその上に配置される前記第１の交互の層
の前記個々の層の他のものの長さよりも大きく、さらに
前記第２の交互の層の各々の前記個々の層の前記周辺端
縁部分の長さがその上に配置された前記第２の交互の層
の前記個々の層の他のものの長さよりも少ない、請求項
２に記載のウェーハ。 - 【請求項１０】 各々の前記多層構造のために、前記第
２の交互の層の各々の前記個々の層がウェーハの表面上
に配置された遠位の脚部分を有し、前記第２の交互の層
の各々の前記個々の層の前記遠位の脚部分がその下に配
置された前記第２の交互の層の前記個々の層の他のもの
の前記遠位の脚部分を越えて延在する、請求項９に記載
のウェーハ。 - 【請求項１１】 各々の前記多層構造のために、前記交
互の層の前記個々の層の連続するものの前記周辺端縁部
分の長さにおける差が一定であるかまたは異なり得る
（すなわち可変）、請求項１０に記載のウェーハ。 - 【請求項１２】 各々の前記多層構造のために、前記第
１の交互の層の前記個々の層の連続するものの前記周辺
端縁部分の長さにおける差が一定である、請求項１１に
記載のウェーハ。 - 【請求項１３】 各々の前記多層構造のために、 前記複数個の個々の層が最底の個々の層から始まる前記
個々の層の連続する交互のものを含む第１の交互の層
と、最底の次の個々の層から始まる前記個々の層の連続
する交互のものを含む第２の交互の層とを含み、 前記第１の交互の層の各々の前記個々の層の前記周辺端
縁部分の長さがその上に配置される前記第１の交互の層
の前記個々の層の他のものの長さよりも少なく、さらに
前記第２の交互の層の各々の前記個々の層の前記周辺端
縁部分の長さがその上に配置される前記第２の交互の層
の前記個々の層の他のものの長さよりも大きい、請求項
２に記載のウェーハ。 - 【請求項１４】 各々の前記多層構造のために、前記第
１の交互の層の各々の前記個々の層がウェーハの表面上
に配置された遠位の脚部分を有し、前記第１の交互の層
の各々の前記個々の層の前記遠位の脚部分がその下に配
置された前記第１の交互の層の前記個々の層の他のもの
の前記遠位の脚部分を越えて延在する、請求項１３に記
載のウェーハ。 - 【請求項１５】 各々の前記多層構造のために、前記第
１の交互の層の前記個々の層の連続するものの前記周辺
端縁部分の長さにおける差が一定であるかまたは異なり
得る（すなわち可変）、請求項１４に記載のウェーハ。 - 【請求項１６】 各々の前記多層構造のために、前記第
２の交互の層の前記個々の層の連続するものの前記周辺
端縁部分の長さにおける差が一定である、請求項１５に
記載のウェーハ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10829 | 1991-06-27 | ||
| KR1019910010829A KR930001371A (ko) | 1991-06-27 | 1991-06-27 | 반도체 제조용 기판 및 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204401A true JPH06204401A (ja) | 1994-07-22 |
Family
ID=19316427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4169127A Pending JPH06204401A (ja) | 1991-06-27 | 1992-06-26 | 半導体ウェーハ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5300816A (ja) |
| JP (1) | JPH06204401A (ja) |
| KR (1) | KR930001371A (ja) |
| DE (1) | DE4220721A1 (ja) |
| FR (1) | FR2678427A1 (ja) |
| GB (1) | GB2257298A (ja) |
| IT (1) | IT1255174B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015032826A (ja) * | 2013-08-02 | 2015-02-16 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置 |
| JP2015056658A (ja) * | 2013-09-10 | 2015-03-23 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2894165B2 (ja) * | 1993-07-24 | 1999-05-24 | ヤマハ株式会社 | 半導体装置 |
| JP2755131B2 (ja) * | 1993-10-27 | 1998-05-20 | 日本電気株式会社 | 半導体装置 |
| US5686171A (en) * | 1993-12-30 | 1997-11-11 | Vlsi Technology, Inc. | Integrated circuit scribe line structures and methods for making same |
| US5861660A (en) * | 1995-08-21 | 1999-01-19 | Stmicroelectronics, Inc. | Integrated-circuit die suitable for wafer-level testing and method for forming the same |
| US5700732A (en) * | 1996-08-02 | 1997-12-23 | Micron Technology, Inc. | Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns |
| US6197645B1 (en) | 1997-04-21 | 2001-03-06 | Advanced Micro Devices, Inc. | Method of making an IGFET with elevated source/drain regions in close proximity to gate with sloped sidewalls |
| JP3132451B2 (ja) * | 1998-01-21 | 2001-02-05 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6441465B2 (en) | 1999-02-09 | 2002-08-27 | Winbond Electronics Corp. | Scribe line structure for preventing from damages thereof induced during fabrication |
| JP2000294771A (ja) * | 1999-04-02 | 2000-10-20 | Fuji Electric Co Ltd | プレーナ型半導体装置 |
| US7015118B2 (en) * | 2001-10-31 | 2006-03-21 | Mitsuboshi Diamond Industrial Co., Ltd. | Method for forming a scribe line on a semiconductor device and an apparatus for forming the scribe line |
| US7829462B2 (en) * | 2007-05-03 | 2010-11-09 | Teledyne Licensing, Llc | Through-wafer vias |
| US8263496B1 (en) * | 2011-04-12 | 2012-09-11 | Tokyo Electron Limited | Etching method for preparing a stepped structure |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428827A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Manufacture of semiconductor device |
| JPH01120029A (ja) * | 1987-11-02 | 1989-05-12 | Seiko Epson Corp | 半導体製造装置のスクライブ構造 |
| JPH027431A (ja) * | 1988-06-27 | 1990-01-11 | Oki Electric Ind Co Ltd | 半導体装置 |
| JPH0237747A (ja) * | 1988-07-28 | 1990-02-07 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03185750A (ja) * | 1989-12-14 | 1991-08-13 | Victor Co Of Japan Ltd | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3707760A (en) * | 1971-05-19 | 1973-01-02 | Sieburg Ind Inc | Method and device for article working such as fracturing of semiconductor slices and separating semiconductor chips |
| JPS5467370A (en) * | 1977-11-09 | 1979-05-30 | Hitachi Ltd | Mos semiconductor device |
| US4381201A (en) * | 1980-03-11 | 1983-04-26 | Fujitsu Limited | Method for production of semiconductor devices |
| US4835592A (en) * | 1986-03-05 | 1989-05-30 | Ixys Corporation | Semiconductor wafer with dice having briding metal structure and method of manufacturing same |
| JPH0821559B2 (ja) * | 1988-02-12 | 1996-03-04 | 三菱電機株式会社 | 半導体集積回路装置の製造方法 |
| US5053836A (en) * | 1989-11-21 | 1991-10-01 | Eastman Kodak Company | Cleaving of diode arrays with scribing channels |
| JPH1028827A (ja) * | 1996-07-19 | 1998-02-03 | Mitsubishi Heavy Ind Ltd | 除塵装置 |
-
1991
- 1991-06-27 KR KR1019910010829A patent/KR930001371A/ko not_active Application Discontinuation
-
1992
- 1992-06-24 DE DE4220721A patent/DE4220721A1/de not_active Ceased
- 1992-06-25 IT ITMI921562A patent/IT1255174B/it active IP Right Grant
- 1992-06-26 JP JP4169127A patent/JPH06204401A/ja active Pending
- 1992-06-26 GB GB9213586A patent/GB2257298A/en not_active Withdrawn
- 1992-06-26 US US07/904,613 patent/US5300816A/en not_active Expired - Lifetime
- 1992-06-29 FR FR9207980A patent/FR2678427A1/fr active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428827A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Manufacture of semiconductor device |
| JPH01120029A (ja) * | 1987-11-02 | 1989-05-12 | Seiko Epson Corp | 半導体製造装置のスクライブ構造 |
| JPH027431A (ja) * | 1988-06-27 | 1990-01-11 | Oki Electric Ind Co Ltd | 半導体装置 |
| JPH0237747A (ja) * | 1988-07-28 | 1990-02-07 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03185750A (ja) * | 1989-12-14 | 1991-08-13 | Victor Co Of Japan Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015032826A (ja) * | 2013-08-02 | 2015-02-16 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置 |
| JP2015056658A (ja) * | 2013-09-10 | 2015-03-23 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001371A (ko) | 1993-01-16 |
| US5300816A (en) | 1994-04-05 |
| GB9213586D0 (en) | 1992-08-12 |
| ITMI921562A0 (it) | 1992-06-25 |
| ITMI921562A1 (it) | 1993-12-25 |
| DE4220721A1 (de) | 1993-01-14 |
| FR2678427A1 (fr) | 1992-12-31 |
| IT1255174B (it) | 1995-10-20 |
| GB2257298A (en) | 1993-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06204401A (ja) | 半導体ウェーハ | |
| US10186452B2 (en) | Asymmetric stair structure and method for fabricating the same | |
| JP2010267933A (ja) | ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 | |
| JP2001358048A (ja) | 半導体装置及びその製造方法 | |
| EP3240028B1 (en) | Contact pad structure and method for fabricating the same | |
| JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN108711572A (zh) | 三维存储器及其制造方法 | |
| US6339251B2 (en) | Wafer grooves for reducing semiconductor wafer warping | |
| JP2002009161A (ja) | 半導体装置およびダミーパターンの配置方法 | |
| TWI656601B (zh) | 非對稱階梯結構及其製造方法 | |
| US6025250A (en) | Methods including wafer grooves for reducing semiconductor wafer warping and related structure | |
| TWI572016B (zh) | 半導體結構及其製造方法 | |
| US6424042B1 (en) | Semiconductor device and manufacturing method thereof | |
| CN108630528A (zh) | 非对称阶梯结构及其制造方法 | |
| JPH05102322A (ja) | 半導体装置の製造方法 | |
| JP2762844B2 (ja) | 半導体装置 | |
| JP2825112B2 (ja) | 半導体装置 | |
| JP2013105986A (ja) | 半導体装置及びその製造方法 | |
| TWI645548B (zh) | 多層元件的邊緣結構及其製造方法 | |
| JPH05275531A (ja) | 半導体装置のレイアウト方法 | |
| JP2005012060A (ja) | 半導体装置 | |
| JPH10321623A (ja) | 半導体装置及びその製造方法 | |
| JPH01274453A (ja) | 半導体装置及びその製造方法 | |
| KR0155837B1 (ko) | 반도체 장치의 패드 및 그 제조방법 | |
| JPH01162349A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950328 |