JP2894165B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2894165B2 JP2894165B2 JP5202702A JP20270293A JP2894165B2 JP 2894165 B2 JP2894165 B2 JP 2894165B2 JP 5202702 A JP5202702 A JP 5202702A JP 20270293 A JP20270293 A JP 20270293A JP 2894165 B2 JP2894165 B2 JP 2894165B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- chip
- element region
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/028—Dicing
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Dicing (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
ップをそなえた半導体装置に関し、特にICチップにお
いて層間絶縁膜を構成する塗布絶縁膜をチップ端から内
側の部分で閉ループ状に除去したことによりチップ端か
ら層間絶縁膜を介して素子領域に水分が浸入するのを阻
止するようにしたものである。
図3,4に示すようなシールリング構造が知られてい
る。
には、複数のチップ内部領域30A,30Bが形成され
ている。各チップ内部領域は、多数の回路素子及び多層
の配線により構成されるICを含むもので、その周辺部
は、外部からの水分や不純物の浸入を防ぐために図3に
示すようなシールリング構造になっている。
形成されたフィールド絶縁膜12の端部を覆ってチップ
内部領域30Aを取囲むように第1の層間絶縁膜14
と、1層目の配線材層16と、第2の層間絶縁膜18
と、2層目の配線材層20と、保護絶縁膜22とが順次
に形成される。配線材層16及び20は、それぞれ1層
目及び2層目の配線を形成するのと同時に形成される。
また、保護絶縁膜22としては、プラズマCVD(ケミ
カル・ベーパー・デポジション)法で形成される窒化シ
リコン膜を用いることが多い。
その周辺のシールリング部を含む基板部分は、図4に示
すように縦横のスクライブ領域32A,32Bに沿って
ウエハ状の基板10をダイシングすることにより独立し
たICチップとなる。
ると、ダイシングを行なう際に、図4に示すようにチッ
プ内部領域30Aに達するような切り欠きXが生ずるこ
とがある。図5は、このような切り欠きXによりチップ
端30Eに絶縁膜12,14,18の端部が露出したI
Cチップ30を示すもので、図3と同様の部分には同様
の符号を付してある。
には、P型ウエル領域10Wが形成されており、ウエル
領域10Wの表面には、フィールド絶縁膜12の素子孔
内にTa,Tb等のLDD(Lightly Dope
d Drain)構造のMOS型トランジスタが形成さ
れている。トランジスタTa,TbのようなIC構成用
の回路素子が形成された領域30aを素子領域と称す
る。
トランジスタの13G等のゲート電極層と16S,16
D等の1層目の配線材層との間に配置されるもので、例
えばBPSG(ボロン・リンケイ酸ガラス)からなって
いる。配線材層16S及び16Dは、それぞれソース及
びドレインの配線として使用される。
等の1層目の配線材層と20D等の2層目の配線材層と
の間に配置されるもので、例えばシリコンオキサイド膜
18aの上にスピン・オン・ガラス(SOG)を回転塗
布して平坦状にSOG膜18bを形成すると共に、SO
G膜18bの上にシリコンオキサイド膜18cを形成し
た構成になっている。配線材層20Dは、絶縁膜18に
設けた接続孔18Pを介して配線材層16Dと接続され
るもので、ドレイン配線として使用される。
bが露出すると、外部から水分(H2 O)がSOG膜1
8bを介してチップ内部に浸入する場合がある。特に有
機系のSOGを用いると、水分が浸入する確率が著しく
高くなる。浸入した水分は、SOG膜18b内を急速に
素子領域30aまで拡散する。そして、SOG膜18b
内を拡散した水分は、徐々に下方に拡散していき、フィ
ールド絶縁膜12中に正の固定電荷を発生させる。この
結果、P型ウエル領域10Wの表面で導電型がN型に反
転し、例えばトランジスタTa及びTbの間にリーク電
流IL が流れて正常なトランジスタ動作を阻害する。
は、例えばAl又はAl合金からなる配線材層16S,
16D,20D等にも到達し、これらの配線材層を腐食
させることがある。このため、配線の信頼性が低下す
る。
きXが生じてもシールリング部に達しないようにスクラ
イブ領域32A,32Bの幅(通常100[μm]程
度)を広くすればよい。しかし、これでは、ウエハ1枚
から取れるチップの数が減るので、得策でない。
広げることなく切り欠きに伴う水分浸入を防止すること
ができる新規な半導体装置を提供することにある。
置は、半導体基板と、この基板の表面にて所定の素子領
域内に形成された複数の回路素子と、これらの回路素子
と共に集積回路を構成すべく前記基板の表面に形成され
た複数層の配線と該複数層の間に形成された層間絶縁膜
とを含む配線積層であって、該層間絶縁膜が前記素子領
域を覆って前記基板の端部又はその近傍に達するように
塗布絶縁膜を用いて平坦状に形成されているものと、前
記配線積層を覆って形成された保護絶縁膜とを備えた半
導体装置であって、前記塗布絶縁膜において前記基板の
端面から前記素子領域の近傍に至る部分を前記素子領域
の外周に沿って閉ループ状に除去し、この塗布絶縁膜除
去部分を覆って前記保護絶縁膜を形成したことを特徴と
するものである。
OG等の塗布絶縁膜が露出しないので、外部から素子領
域に水分が浸入できない。従って、素子領域では、導電
型反転や配線腐食が抑制される。また、塗布絶縁膜除去
部分の下方でフィールド絶縁膜中に正の固定電荷が生ず
ることもない。
チップを示すもので、図5と同様の部分には同様の符号
を付して詳細な説明を省略する。
P型ウエル領域10W、フィールド絶縁膜12等を含む
もので、素子領域30aには、LDD構造のMOS型ト
ランジスタTa,Tb等の回路素子が形成されている。
ぞれ100[nm]及び600[nm]の厚さに順次に
堆積して1000℃でBPSGをフローすることにより
第1の層間絶縁膜14を形成する。絶縁膜14に所要の
接続孔を形成した後、基板上面にスパッタ法等によりW
Si、Al合金(例えばAl−Si−Cu)、WSiを
順次に被着してその被着層をパターニングすることによ
り1層目の配線材層16S,16Dを形成する。配線材
層16S,16Dは、それぞれソース,ドレインの配線
として使用される。
8を形成する。すなわち、プラズマCVD法によりシリ
コンオキサイド膜18aを500[nm]の厚さに形成
した後、SOG膜18bを約300[nm]の厚さに塗
布し、400℃でキュアする。そして、公知のフォトリ
ソ及びドライエッチング技術を用いてSOG膜18bを
チップ端Eから内側の部分18Qで素子領域30aの外
周に沿って図2のハッチングパターンで示すように閉ル
ープ状に除去する。SOG除去部18Qの幅は、通常生
ずる切り欠きより広くすればよい。この後、SOG膜1
8b及びSOG除去部18Qを覆ってプラズマCVD法
によりシリコンオキサイド膜18cを400[nm]の
厚さに形成する。
ッチング処理等により層間絶縁膜18に接続孔18Pを
形成する。そして、基板上面には、スパッタ法等により
Al合金(例えばAl−Si−Cu)を被着してパター
ニングすることにより配線材層20Dを形成する。配線
材層20Dは、接続孔18Pを介して配線材層16Dに
接続されるもので、ドレイン配線として使用される。
により窒化シリコンを堆積して保護絶縁膜22を形成す
る。なお、チップ内部領域の周辺部は、図3に示したよ
うなシールリング構造にすることができる。この場合、
配線材層16,20は、それぞれ配線材層16S,20
Dと共通の工程で形成される。
を図4に示したようなスクライブ領域に沿ってダイシン
グすることによりICチップ30が得られる。
きが生じたとしても、SOG膜18bがチップ端Eに露
出しないので、外部からの水分(H2 O)は、SOG除
去部18Qで遮断され、素子領域30aには到達しな
い。従って、素子領域30a内では、導電型反転により
素子間リーク電流が流れたり、浸入水分により配線腐食
が促進されたりすることがなくなる。また、SOG除去
部18Qの下方でフィールド絶縁膜12に浸入水分によ
り正の固定電荷が生ずることもなくなるので、チップ外
周近傍のトランジスタTb等の素子が誤動作するおそれ
もなくなる。
チップの外周部において層間絶縁膜を構成する塗布絶縁
膜をチップ端から内側の部分で閉ループ状に除去するこ
とにより水分浸入を阻止するようにしたので、チップ内
部で導電型反転や配線腐食が生ずるのを防止することが
でき、高信頼のIC装置を実現可能となる効果が得られ
る。
がないので、ウエハ1枚当りのチップ収率を減らさなく
て済む利点もある。
基板断面図である。
である。
る。
説明するための基板断面図である。
ルド絶縁膜、14:第1の層間絶縁膜、16S,16
D:1層目の配線材層、18:第2の層間絶縁膜、18
a,18c:シリコンオキサイド膜、18b:SOG
膜、18Q:SOG除去部、20D:2層目の配線材
層、22:保護絶縁膜、30:ICチップ、30a:素
子領域、30E:チップ端。
Claims (1)
- 【請求項1】半導体基板と、 この基板の表面にて所定の素子領域内に形成された複数
の回路素子と、 これらの回路素子と共に集積回路を構成すべく前記基板
の表面に形成された複数層の配線と該複数層の間に形成
された層間絶縁膜とを含む配線積層であって、該層間絶
縁膜が前記素子領域を覆って前記基板の端部又はその近
傍に達するように塗布絶縁膜を用いて平坦状に形成され
ているものと、 前記配線積層を覆って形成された保護絶縁膜とを備えた
半導体装置であって、 前記塗布絶縁膜において前記基板の端面から前記素子領
域の近傍に至る部分を前記素子領域の外周に沿って閉ル
ープ状に除去し、この塗布絶縁膜除去部分を覆って前記
保護絶縁膜を形成したことを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5202702A JP2894165B2 (ja) | 1993-07-24 | 1993-07-24 | 半導体装置 |
US08/279,338 US5593925A (en) | 1993-07-24 | 1994-07-22 | Semiconductor device capable of preventing humidity invasion |
US08/621,398 US5629557A (en) | 1993-07-24 | 1996-03-25 | Semiconductor device capable of preventing humidity invasion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5202702A JP2894165B2 (ja) | 1993-07-24 | 1993-07-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0737839A JPH0737839A (ja) | 1995-02-07 |
JP2894165B2 true JP2894165B2 (ja) | 1999-05-24 |
Family
ID=16461745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5202702A Expired - Lifetime JP2894165B2 (ja) | 1993-07-24 | 1993-07-24 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5593925A (ja) |
JP (1) | JP2894165B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2845176B2 (ja) * | 1995-08-10 | 1999-01-13 | 日本電気株式会社 | 半導体装置 |
US5861660A (en) * | 1995-08-21 | 1999-01-19 | Stmicroelectronics, Inc. | Integrated-circuit die suitable for wafer-level testing and method for forming the same |
TW439003B (en) * | 1995-11-17 | 2001-06-07 | Semiconductor Energy Lab | Display device |
KR0178134B1 (ko) * | 1996-10-01 | 1999-04-15 | 삼성전자주식회사 | 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법 |
US5723385A (en) * | 1996-12-16 | 1998-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Wafer edge seal ring structure |
DE69723044T2 (de) | 1997-01-31 | 2004-05-06 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren zur Herstellung von einer Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement |
DE69728852D1 (de) * | 1997-01-31 | 2004-06-03 | St Microelectronics Srl | Verfahren zur Herstellung von einer morphologischen Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement |
JP3098450B2 (ja) * | 1997-04-21 | 2000-10-16 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JP3156765B2 (ja) * | 1997-08-29 | 2001-04-16 | 日本電気株式会社 | 半導体装置、および半導体装置の製造方法 |
US6046101A (en) * | 1997-12-31 | 2000-04-04 | Intel Corporation | Passivation technology combining improved adhesion in passivation and a scribe street without passivation |
US6094965A (en) | 1998-05-29 | 2000-08-01 | Vlsi Technology, Inc. | Semiconductor calibration structures and calibration wafers for ascertaining layer alignment during processing and calibrating multiple semiconductor wafer coating systems |
JP2000232104A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | チップサイズパッケージ |
DE19961790C1 (de) * | 1999-12-21 | 2001-05-10 | Infineon Technologies Ag | Anordnung zur Abtrennung eines Halbleiterbausteines aus einem Halbleiterwafer |
JP4095763B2 (ja) * | 2000-09-06 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US7193296B2 (en) | 2004-01-26 | 2007-03-20 | Yamaha Corporation | Semiconductor substrate |
CN100370580C (zh) | 2004-03-29 | 2008-02-20 | 雅马哈株式会社 | 半导体晶片及其制造方法 |
WO2006054606A1 (ja) | 2004-11-16 | 2006-05-26 | Rohm Co., Ltd. | 半導体装置および半導体装置の製造方法 |
KR100720472B1 (ko) * | 2005-12-29 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
US8901657B1 (en) | 2009-08-14 | 2014-12-02 | Triquint Semiconductor, Inc. | Integrated capacitor having an overhanging top capacitor plate |
JP5638818B2 (ja) * | 2010-03-15 | 2014-12-10 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
JP5300814B2 (ja) * | 2010-10-14 | 2013-09-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5541296B2 (ja) * | 2012-01-13 | 2014-07-09 | 富士通セミコンダクター株式会社 | 半導体ウエハ装置およびその製造方法 |
US8933539B2 (en) * | 2012-09-14 | 2015-01-13 | Via Telecom Co., Ltd. | Integrated circuit and seal ring |
US9589895B2 (en) * | 2015-04-15 | 2017-03-07 | Globalfoundries Inc. | Whole wafer edge seal |
US10892233B2 (en) | 2018-10-31 | 2021-01-12 | International Business Machines Corporation | Mitigating moisture-driven degradation of features designed to prevent structural failure of semiconductor wafers |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2575795B2 (ja) * | 1988-04-28 | 1997-01-29 | 富士通株式会社 | 半導体装置の製造方法 |
JPH02222148A (ja) * | 1989-02-22 | 1990-09-04 | Yamaha Corp | 半導体装置 |
US4925808A (en) * | 1989-03-24 | 1990-05-15 | Sprague Electric Company | Method for making IC die with dielectric isolation |
US5136354A (en) * | 1989-04-13 | 1992-08-04 | Seiko Epson Corporation | Semiconductor device wafer with interlayer insulating film covering the scribe lines |
US5414297A (en) * | 1989-04-13 | 1995-05-09 | Seiko Epson Corporation | Semiconductor device chip with interlayer insulating film covering the scribe lines |
JPH0750700B2 (ja) * | 1989-06-27 | 1995-05-31 | 三菱電機株式会社 | 半導体チップの製造方法 |
US5017512A (en) * | 1989-07-27 | 1991-05-21 | Mitsubishi Denki Kabushiki Kaisha | Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same |
US5217916A (en) * | 1989-10-03 | 1993-06-08 | Trw Inc. | Method of making an adaptive configurable gate array |
KR930001371A (ko) * | 1991-06-27 | 1993-01-16 | 김광호 | 반도체 제조용 기판 및 그 형성방법 |
JPH05267257A (ja) * | 1992-01-30 | 1993-10-15 | Sony Corp | スクライブラインを有する半導体装置 |
-
1993
- 1993-07-24 JP JP5202702A patent/JP2894165B2/ja not_active Expired - Lifetime
-
1994
- 1994-07-22 US US08/279,338 patent/US5593925A/en not_active Expired - Lifetime
-
1996
- 1996-03-25 US US08/621,398 patent/US5629557A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5629557A (en) | 1997-05-13 |
US5593925A (en) | 1997-01-14 |
JPH0737839A (ja) | 1995-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2894165B2 (ja) | 半導体装置 | |
JP3158749B2 (ja) | 半導体装置 | |
US6753608B2 (en) | Semiconductor device with seal ring | |
US5620920A (en) | Process for fabricating a CMOS structure with ESD protection | |
JP3144817B2 (ja) | 半導体装置 | |
JPH04229649A (ja) | 自己整合珪素化cmos工程中にesd保護用nチャネルクランプを製造する方法及びこのようなクランプを有する集積回路装置 | |
US8324708B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
KR920007787B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR100767037B1 (ko) | 반도체장치 | |
US5391902A (en) | Semiconductor device and production method thereof | |
JP3132208B2 (ja) | 半導体装置 | |
KR100214855B1 (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
JP3262162B2 (ja) | 半導体装置 | |
US8044487B2 (en) | Semiconductor device and method of manufacturing the same | |
JPH0370178A (ja) | 半導体装置 | |
US5714787A (en) | Semiconductor device with a reduced element isolation region | |
KR100370155B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
KR100313528B1 (ko) | 반도체 장치의 금속배선 제조방법 | |
KR100307272B1 (ko) | Mos소자제조방법 | |
JPH0945767A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH02144915A (ja) | 半導体装置 | |
JPH0529547A (ja) | 半導体素子の製造方法 | |
JPS6126214B2 (ja) | ||
KR19980054448A (ko) | 반도체 소자의 제조 방법 | |
JPH06275797A (ja) | 半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 14 |