DE69728852D1 - Verfahren zur Herstellung von einer morphologischen Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement - Google Patents

Verfahren zur Herstellung von einer morphologischen Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement

Info

Publication number
DE69728852D1
DE69728852D1 DE69728852T DE69728852T DE69728852D1 DE 69728852 D1 DE69728852 D1 DE 69728852D1 DE 69728852 T DE69728852 T DE 69728852T DE 69728852 T DE69728852 T DE 69728852T DE 69728852 D1 DE69728852 D1 DE 69728852D1
Authority
DE
Germany
Prior art keywords
seal
producing
integrated electronic
edge structure
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69728852T
Other languages
English (en)
Inventor
Alberto Perelli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE69728852D1 publication Critical patent/DE69728852D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)
DE69728852T 1997-01-31 1997-01-31 Verfahren zur Herstellung von einer morphologischen Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement Expired - Lifetime DE69728852D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP97830030A EP0856887B1 (de) 1997-01-31 1997-01-31 Verfahren zur Herstellung von einer morphologischen Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement

Publications (1)

Publication Number Publication Date
DE69728852D1 true DE69728852D1 (de) 2004-06-03

Family

ID=8230561

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69728852T Expired - Lifetime DE69728852D1 (de) 1997-01-31 1997-01-31 Verfahren zur Herstellung von einer morphologischen Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement

Country Status (4)

Country Link
US (2) US5969408A (de)
EP (1) EP0856887B1 (de)
JP (1) JP4272269B2 (de)
DE (1) DE69728852D1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137051B2 (ja) * 1997-10-08 2001-02-19 日本電気株式会社 半導体装置およびその製造方法
DE69942994D1 (de) * 1999-01-15 2011-01-13 St Microelectronics Srl Barrierenstruktur für Peripherie Integrierter Schaltkreise
DE10126955A1 (de) * 2001-06-01 2002-12-05 Philips Corp Intellectual Pty Integrierte Schaltung mit energieabsorbierender Struktur
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
TW200534366A (en) * 2004-03-05 2005-10-16 Koninkl Philips Electronics Nv Electronic device with stress relief element
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9589895B2 (en) * 2015-04-15 2017-03-07 Globalfoundries Inc. Whole wafer edge seal

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56108247A (en) * 1980-01-31 1981-08-27 Sanyo Electric Co Ltd Semiconductor device
US5463246A (en) * 1988-12-29 1995-10-31 Sharp Kabushiki Kaisha Large scale high density semiconductor apparatus
JP3144817B2 (ja) * 1990-03-23 2001-03-12 株式会社東芝 半導体装置
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
JP2894165B2 (ja) * 1993-07-24 1999-05-24 ヤマハ株式会社 半導体装置
JP2940432B2 (ja) * 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
JPH10284481A (ja) 1998-10-23
JP4272269B2 (ja) 2009-06-03
US6022762A (en) 2000-02-08
EP0856887A1 (de) 1998-08-05
EP0856887B1 (de) 2004-04-28
US5969408A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
DE69728852D1 (de) Verfahren zur Herstellung von einer morphologischen Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement
DE59813564D1 (de) Verfahren zur Herstellung einer Chipkarte
DE69837143D1 (de) Ein Verfahren zur Herstellung einer Solarzelle
DE69830810D1 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats
DE69634877D1 (de) Ein siliziumsubstrat mit einer ausnehmung zur aufnahme eines elements, und verfahren zur herstellung einer solchen ausnehmung
DE59409958D1 (de) Verfahren zur Herstellung einer Solarzelle, sowie nach diesem verfahren hergestellte Solarzelle
DE59710644D1 (de) Verfahren zur herstellung einer chipkarte
DE69515860D1 (de) Verfahren zur herstellung von verbundplatten
DE3684896D1 (de) Verfahren zur herstellung eines gehaeuses fuer ein elektronisches bauelement.
ATA186898A (de) Verfahren zur herstellung einer cellulosecarbamatlösung
DE69824569D1 (de) Verfahren zur herstellung von polycarbonatharz
DE69926960D1 (de) Verfahren zur Herstellung einer photovoltaischen Vorrichtung
DE60030949D1 (de) Verfahren zur herstellung einer karte
DE50002712D1 (de) Trägerelement zur Aufnahme von Funktionseinheiten einer Kraftfahrzeugtür sowie Verfahren zu dessen Herstellung
DE69818485D1 (de) Verfahren zur herstellung von elektronischen bauteilen
DE59901799D1 (de) Glastastatur, sowie verfahren zur herstellung einer glastastatur
DE69607546D1 (de) Verfahren zur Herstellung einer Schaltungsanordnung
DE59812923D1 (de) Vorrichtung und verfahren zur herstellung einer chip-substrat-verbindung
DE50002909D1 (de) Verfahren zur erzeugung von überfüllungskonturen in einer druckseite
DE69907903D1 (de) Chipkarte mit leiterrahmen und verfahren zur herstellung einer solchen karte
DE69801585D1 (de) Verfahren zur herstellung von verbundplatten
DE69830123D1 (de) Verfahren zur herstellung von einem etikettierten formteil
DE59204152D1 (de) Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung.
DE69608131D1 (de) Verfahren zur herstellung einer mutterplatte zur elektrolytischen raffination und extraktion und so hergestellte mutterplatte
DE69603712D1 (de) Verfahren zur herstellung elektronischer karten

Legal Events

Date Code Title Description
8332 No legal effect for de