TWI645548B - 多層元件的邊緣結構及其製造方法 - Google Patents
多層元件的邊緣結構及其製造方法 Download PDFInfo
- Publication number
- TWI645548B TWI645548B TW106111724A TW106111724A TWI645548B TW I645548 B TWI645548 B TW I645548B TW 106111724 A TW106111724 A TW 106111724A TW 106111724 A TW106111724 A TW 106111724A TW I645548 B TWI645548 B TW I645548B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- boundary
- mask
- layers
- multilayer component
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一種多層元件的邊緣結構,其中多層元件包括堆疊的多層單元層。此邊緣結構包括第一及第二階梯結構。第一階梯結構位於多層元件的須形成接觸窗的第一方向,包括各單元層的第一方向的第一邊緣部,該些第一邊緣部的邊界隨層級升高而逐漸內縮,其中由最低單元層的第一邊緣部的邊界至最高單元層的第一邊緣部的邊界的仰角為第一角度。第二階梯結構包括各單元層的第二方向的第二邊緣部,該些第二邊緣部的邊界位置隨層級升高的變化不規則,且由最低單元層的第二邊緣部的邊界至最高單元層的第二邊緣部的邊界的仰角為第二角度,其大於上述第一角度。
Description
本發明是有關於一種適用於積體電路的結構及其製造方法,特別是有關於一種多層元件的邊緣結構及其製造方法。
多層元件結構,例如三維(3D)元件陣列(例如3D記憶體)的各層元件的導線皆需要電性連接,所以其接觸區中各層導電層皆需露出以供電性連接,從而形成階梯狀的接觸墊結構。
在先前技術中,上述階梯結構是藉由先後形成且漸次縮小的多個罩幕層,以及其間交替進行的多次一層蝕刻步驟及多次罩幕層削減步驟而形成在多層元件區四周。圖1繪示使用6個罩幕層的例子中,第一至第六罩幕層10-1~10-6及多層元件區100的大小及位置關係。如圖1所示,第一罩幕層10-1至第六罩幕層10-6的尺寸在X方向及Y方向上皆以同樣的差值依序漸小,使得Y方向階梯結構的寬度W
Y等於X方向階梯結構的寬度W
X。
然而,由於接觸窗及第一金屬層的圖案僅位在X(或Y)方向階梯區上,故Y(或X)方向階梯區的面積被浪費掉了。
本發明提供一種多層元件的邊緣結構,其不形成接觸窗之方向的階梯區的面積可以縮到很小,而可減少晶片面積的浪費。
本發明並提供一種多層元件的邊緣結構的製造方法,其可用來製造本發明之多層元件區的邊緣結構。
本發明的多層元件的邊緣結構中,多層元件包括堆疊的多層單元層。此邊緣結構包括第一及第二階梯結構。第一階梯結構位於多層元件的須形成接觸窗的第一方向,包括各單元層的第一方向的第一邊緣部,該些第一邊緣部的邊界隨層級升高而逐漸內縮,其中由最低單元層的第一邊緣部的邊界至最高單元層的第一邊緣部的邊界的仰角為第一角度。第二階梯結構包括各單元層的第二方向的第二邊緣部,該些第二邊緣部的邊界位置隨層級升高的變化不規則,且由最低單元層的第二邊緣部的邊界至最高單元層的第二邊緣部的邊界的仰角為第二角度,其大於第一角度。
在一實施例中,第一角度介於6°與12°之間,第二角度介於20°與60°之間。
在一實施例中,所述第一方向為X方向且所述第二方向為Y方向,或者所述第一方向為Y方向且所述第二方向為X方向。
在一實施例中,每一單元層包括第一材料層及第二材料層,且該些單元層中的該些第一材料層與該些第二材料層交替堆疊。可能第一材料層包括氮化矽層且第二材料層包括氧化矽層,或者第一材料層包括導體層且第二材料層包括絕緣層。
一種多層元件的邊緣結構的製造方法,包括:形成包含多層單元層的堆疊;多次罩幕層形成步驟,其各自於所述堆疊上形成一罩幕層;以及於每一罩幕層形成之後,交替進行多次蝕刻步驟及至少一次罩幕層削減步驟,其中每一次蝕刻步驟移除該罩幕層所暴露出之一層單元層。其中,在所述多層元件的將形成接觸窗的第一方向上未經削減的任一罩幕層的邊界比經最後一次削減的前一罩幕層的邊界內縮,在第二方向上未經削減的任一罩幕層的邊界至少超出經最後一次削減的前一罩幕層的邊界,且在第二方向上最先形成的罩幕層的邊界與多層元件之間的距離小於在第一方向上最先形成的罩幕層的邊界與多層元件之間的距離。
在一實施例中,未經削減的任一罩幕層的第二方向的邊界預設為對齊未經削減的前一罩幕層的第二方向的邊界。
在一實施例中,每一單元層包括第一及第二材料層,且該些單元層中的該些第一材料層與該些第二材料層交替堆疊。在每一單元層中第二材料層位於第一材料層之上的情況下,移除暴露出之一層單元層的方法例如包括:移除暴露出之一層第二材料層,其以下方相鄰的一層第一材料層為蝕刻中止層;以及移除先前作為蝕刻中止層的一層第一材料層,其以下方相鄰的一層第二材料層為蝕刻中止層。
在本發明之多層元件的邊緣結構中,由於第二方向的第二階梯結構的斜角大於上方將形成接觸窗之第一方向的第一階梯結構的斜角,故第二方向之階梯區的寬度較窄,而得以減少晶片面積的浪費。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
以下將藉由實施方式對本發明作進一步說明,但該等實施方式僅為例示說明之用,而非用以限制本發明之範圍。
圖2繪示本發明一實施例之多層元件的邊緣結構的製造方法所用的罩幕設計。前述多層元件例如為3D記憶體。
請參照圖2,此實施例先後形成6個罩幕層20-1、20-2、20-3、20-4、20-5及20-6,且多層元件的將形成接觸窗的方向為X方向。其中,最先形成的罩幕層20-1定義了X方向階梯結構及Y方向階梯結構二者的邊界,罩幕層20-1的X方向邊界與多層元件區100之間的距離即為將形成之X方向階梯結構的寬度W
X,而罩幕層20-1的Y方向邊界與多層元件區100之間的距離即為將形成之Y方向階梯結構的寬度W'
Y。
又如圖2所示,愈後形成之罩幕層的X方向邊界愈後退,以形成後續連接接觸窗用的規則、梯面夠寬的階梯結構,其寬度W
X和先前技術一樣。然而,各個罩幕層20-1、20-2、20-3、20-4、20-5及20-6的Y方向邊界皆預設為對齊,其與多層元件區100之間的距離可以預設為接近最後形成的罩幕層20-6的X方向邊界與多層元件區100之間的距離,而遠小於最先形成的罩幕層20-1的X方向邊界與多層元件區100之間的距離即W
X。如此所得之Y方向階梯結構的寬度W'
Y將遠小於X方向階梯結構的寬度W
X。
雖然以上實施例形成6個罩幕層,但本發明並不限於此,罩幕層的數目可隨欲形成之梯級的數目增減而增減,可隨每一梯級的高度增減而增減,且可隨每一梯級的梯面寬度增減而增減。另外,如果Y方向階梯結構的寬度W'
Y不需要減少太多,則後形成之罩幕層(例如20-5)剛形成後的Y方向邊界不一定要預設為與前一罩幕層(例如20-4)剛形成後的Y方向邊界對齊,而只要超過前一罩幕層經其最後一次罩幕削減後的Y方向邊界即可。此點將於稍後圖解詳細說明。
圖3繪示本發明一實施例之多層元件的邊緣結構中的X方向階梯結構的剖面圖,此X方向階梯結構可與先前技術相同。此X方向階梯結構包括各單元層的X方向的邊緣部102a,該些X方向邊緣部102a的邊界隨層級升高而逐漸內縮,其中由最低的單元層的X方向邊緣部102a的邊界至最高的單元層的X方向邊緣部102a的邊界的仰角為q
1。以上結構中各單元層的厚度可為相同(T),且各梯級的梯面寬度可為相同(w)。所述多層單元層的層數N通常在16以上,例如為39、60或96。
當所述多層單元層的層數即欲形成之梯級數目為N、先後形成之罩幕層的數目為M,且第i罩幕層(i=1~M)形成後進行之蝕刻步驟的次數為m
i時(和m
i-1次罩幕削減步驟交替進行;m
i³2),存在
的關係,其中第i罩幕層形成後所進行之m
i次蝕刻步驟會定義出m
i個梯級。通常,任一幕層形成後所進行的蝕刻步驟的次數小於等於其前一罩幕層形成後所進行的蝕刻步驟的次數,亦即,第i罩幕層(i=2~M)形成後進行的蝕刻步驟的次數m
i小於等於第i-1罩幕層形成後進行的蝕刻步驟的次數m
i - 1。
另一方面,請參照圖4A、4B,在各個罩幕層的Y方向邊界皆預設為對齊的實施例中,上方將不形成接觸窗的Y方向階梯結構的寬度W'
Y會遠小於先前技術的W
Y(=W
X)。Y方向階梯結構包括各單元層的Y方向的邊緣部102b,該些Y方向邊緣部102b的邊界位置隨層級升高的變化不規則,且由最低單元層的Y方向邊緣部102b的邊界至最高單元層的Y方向邊緣部102b的邊界的仰角為q
2,其值大於由最低單元層的X方向邊緣部102a的邊界至最高單元層的X方向邊緣部102a的邊界的仰角q
1。
X方向階梯結構的寬度W
X為欲形成之梯級的總數N與每個梯面的寬度w的乘積(N´w),其中w例如介於300 nm至800 nm之間。例如,當N=39且w=500 nm時,W
X即為19.5 mm。另一方面,當所有罩幕層剛形成後的Y方向邊界皆對齊時,Y方向階梯結構的寬度W'
Y為定義出的梯級數目最多的罩幕層(通常為最先形成的那一個)所定義出的梯級數目m
max(亦即該罩幕層形成之後所進行的蝕刻步驟的次數)與每個梯面的寬度w的乘積(m
max´w)。例如,當m
max=8且w=500 nm時,W'
Y即為4 mm。
當所有罩幕層剛形成後的Y方向邊界皆對齊且各罩幕層所定義的梯級數目皆相同時,每個罩幕層所定義的梯級數目即為欲形成之梯級的總數N除以罩幕層的數目M(m
max=N/M),此時W
X(N´w)與W'
Y(m
max´w)的比值即為罩幕層的數目M。當各罩幕層所定義的梯級數目並非皆相同時,W
X/W'
Y¹M。在一實施例中,W
X/W'
Y比值介於2至16之間。
又,X方向階梯結構及Y方向階梯結構的高度H為每層單元層的厚度T與欲形成之梯級的總數N的乘積(H=T´N),其中T值例如介於40 nm至80 nm之間。因此,q
1為tan
- 1(H/W
X)= tan
- 1[(T´N)/(N´w)]=tan
- 1(T/w),且q
2為tan
- 1(H/W'
Y);在前段所述之M個罩幕層剛形成後的Y方向邊界皆對齊且各自定義的梯級數目皆相同,而使W
X/W'
Y=M的情況下,q
2則為tan
- 1(M´T/w)。在一實施例中,q
1介於6°與12°之間,且q
2介於20°與60°之間。
在各個剛形成之罩幕層的Y方向邊界皆完全對準,各罩幕形成後進行之蝕刻或罩幕削減步驟數目相同,且每次罩幕削減步驟削減的寬度也完全相同的情況下,每一個罩幕層形成之後被逐次蝕刻的區域皆相同,故所得之Y方向階梯結構會如圖4A所示,其前幾階的梯面寬度和X方向階梯結構相同,但最後一階直達最高單元層。而在對準誤差、各罩幕層形成後進行之蝕刻或罩幕削減步驟的數目的差異,以及每次罩幕削減步驟削減的寬度的誤差等因素存在的情況下,將會產生窄梯面且不規則的Y方向階梯結構,如圖4B所例示。
上述單元層通常包括第一材料層及第二材料層,此情況下該些單元層中的該些第一材料層與該些第二材料層交替堆疊。
在一實施例中,第一第二材料之間有足夠的蝕刻選擇性,以使任一第一材料層可以作為其上相鄰之第二材料層的蝕刻中止層,並使任一第二材料層可以作為其上相鄰之第一材料層的蝕刻中止層。例如,可能第一材料為氮化矽,第二材料為氧化矽。
關於以上各罩幕層之形成及其後的蝕刻步驟及罩幕削減步驟,在此以第一罩幕層及其後的蝕刻步驟及罩幕削減步驟為例說明如下。此說明適用於X方向邊緣區及Y方向邊緣區兩者,其差異在於X方向上未削減之第一罩幕層的邊界與多層元件之間的距離(即W
X)大於Y方向上未削減之第一罩幕層的邊界與多層元件之間的距離(即W'
Y),例如圖2中第一罩幕層20-1的情況。
圖5繪示本發明一實施例之多層元件邊緣結構的製造方法中,第一罩幕層形成之後的蝕刻步驟及罩幕削減步驟。此實施例中雖然每一單元層包含一層氧化矽層及一層氮化矽層,但本發明不限於此;每一單元層的兩種材料層亦可為其他組合,只要這兩種材料之間有足夠的蝕刻選擇比即可。又雖然此實施例中第一罩幕層被用來定義6個梯級(m
i=1=6),但本發明亦不限於此。
請參照圖5,在形成含N+1層氧化矽層(各含邊緣部502)與N層氮化矽層(各含邊緣部504)交替堆疊的結構之後,於堆疊結構上形成第一光阻層510(圖5a)。每一氮化矽層與其上相鄰之氧化矽層合稱為氧化矽層-氮化矽層對(簡稱ON對,含邊緣部506)。未經削減之第一光阻層510暴露出最上層氧化矽層的邊緣部502的一邊緣部分,而定義岀X方向階梯結構及Y方向階梯結構的邊界。氧化矽層(含邊緣部502)厚度例如介於160 Å至320 Å之間。氮化矽層(含邊緣部504)厚度例如介於240 Å至480 Å之間。
接著以第一光阻層510為罩幕,蝕刻最上層氧化矽層的邊緣部502,其以下方相鄰之氮化矽層的邊緣部504為蝕刻中止層(圖5b),此時第一光阻層510的厚度h1'會小於原本的h1。之後再以第一光阻層510為罩幕,蝕刻之前作為蝕刻中止層的那一層氮化矽層的邊緣部504,其以下方相鄰之氧化矽層的邊緣部502為蝕刻中止層(圖5c),如此即定義出了第一個梯級,此時第一光阻層510的厚度h1''會小於先前的h1'。以上先後蝕刻一層氧化矽層的邊緣部502及其下方相鄰之一層氮化矽層的邊緣部504的操作視為一次蝕刻步驟。
接著進行一次罩幕削減步驟,從第一光阻層510削減w的寬度,亦即使第一光阻層510的邊界後退w的距離(圖5d),此w的寬度即為一個梯面的寬度。此罩幕削減步驟也會減少第一光阻層510的厚度,使其厚度h2小於其先前的厚度h1''。接著以經過上述罩幕削減步驟的第一光阻層510為罩幕,如上述般蝕刻一層ON對的邊緣部506(圖5e),以定義出第二個梯級,並使先前定義的第一個梯級下降一個梯級的高度。此時第一光阻層510的厚度h2''會小於先前的h2。
以上的2次蝕刻步驟及1次罩幕削減步驟共定義了兩個梯級。之後再交替進行4(=m
i=1-2)次上述罩幕削減步驟及4次上述蝕刻步驟,而定義出再4個梯級(圖5f),同時先前定義的第一第二梯級也會下降4個梯級的高度,如此即完成了6個(=m
i=1)梯級的定義。此時第一光阻層510的厚度h6''已變得太薄而禁不起再一次的罩幕削減步驟,故無法用來定義更多的梯級,必須去除。
請參照圖6、7,接著形成第二光阻層512,其在X方向邊緣區的輪廓如圖6所示,且在Y方向邊緣區的輪廓如圖7所示。X方向邊緣區中待定義者為氧化矽層的X方向邊緣部502a及氮化矽層的X方向邊緣部504a,二者合為ON對的X方向邊緣部506a。Y方向邊緣區中待定義者為氧化矽層的Y方向邊緣部502b及氮化矽層的Y方向邊緣部504b,二者合為ON對的X方向邊緣部506b。
如圖6所示,未經削減之第二光阻層512的X方向的邊界比經最後一次削減的第一光阻層510(圖5f)的X方向的邊界(位置以虛線5102表示)內縮,以便定義出下一個梯級。
另一方面,如圖7所示,未經削減之第二光阻層512的Y方向邊界可以預設為對齊未經削減的第一光阻層510(圖5b)的Y方向邊界。如此一來,在第二光阻層512形成後進行之蝕刻步驟的數目m
i=2小於等於第一光阻層510形成後進行之蝕刻步驟的數目m
i=1,且每次罩幕削減步驟所削減的寬度相同的情況下,後續於Y方向邊緣區中只有圖5所示之先前被蝕刻的區域會被蝕刻。
不過,如果欲形成之Y方向階梯結構的寬度W'
Y不需要很小,則未經削減之第二光阻層的Y方向邊界只要超出經最後一次削減的第一光阻層510(圖5f)的Y方向邊界(位置以虛線5104表示)即可,如同虛線所示之第二光阻層512’的情況。
在形成第二光阻層512或512’之後,交替進行m
i=2次上述蝕刻步驟及m
i=2-1次上述罩幕削減步驟,然後先後形成M-2個後續光阻層,並於其中第i光阻層(i=3~M)之後交替進行m
i次上述蝕刻步驟及m
i-1次上述罩幕削減步驟,其中,如同第二光阻層512或512’的情況,在X方向上未經削減的第i光阻層的邊界比經最後一次削減的第i-1光阻層的邊界內縮,且在Y方向上未經削減的第i光阻層的邊界至少超出經最後一次削減的第i-1光阻層的邊界,即可完成X方向階梯結構及Y方向階梯結構。由於在X方向上未經削減的第i光阻層的邊界比經最後一次削減的第i-1光阻層的邊界內縮,且在Y方向上未經削減的第i光阻層的邊界至少超出經最後一次削減的第i-1光阻層的邊界,故Y方向上有被蝕刻的部分必然少於X方向上有被蝕刻的部分,使Y方向階梯結構的寬度W'
Y必小於X方向階梯結構的寬度W
X。
X方向階梯結構的邊緣部分的輪廓如圖6中虛線600所示。各個剛形成之光阻層的Y方向邊界皆預設為對齊之情況下的Y方向階梯結構的輪廓則可以圖7中的虛線600示意性地表示。詳言之,圖7中虛線600所示輪廓及寬度W'
Y是在各個剛形成之光阻層的Y方向邊界皆完全對齊,各光阻層形成後進行之蝕刻或罩幕削減步驟數目相同,且每次罩幕削減步驟削減的光阻層寬度也完全相同的情況下,所得到的Y方向階梯結構的輪廓及寬度,而此情形下多層元件位在標號100的區域。如果以上各項目有任一者存在差異,階梯形狀就會進一步產生其他不規則的變化。
上述方法的一個實例如下表所示,其中ON對的總層數為39,亦即有39個梯級要定義。
<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 光阻層的編號 </td><td> 1 </td><td> 2 </td><td> 3 </td><td> 4 </td><td> 5 </td><td> 6 </td></tr><tr><td> 定義出的梯級數 </td><td> 8 </td><td> 7 </td><td> 6 </td><td> 6 </td><td> 6 </td><td> 6 </td></tr><tr><td> 罩幕削減步驟的次數 </td><td> 7 </td><td> 6 </td><td> 5 </td><td> 5 </td><td> 5 </td><td> 5 </td></tr><tr><td> 總梯級數 </td><td> 8 </td><td> 15 </td><td> 21 </td><td> 27 </td><td> 33 </td><td> 39 </td></tr></TBODY></TABLE>
在以上由氧化矽層與氮化矽層交替堆疊成的階梯結構形成之後,可使用已知方法將氮化矽以一導體材料取代,例如複晶矽或鎢,如此即可形成由氧化矽層與導體材料層交替堆疊成的階梯結構,以供後續形成之接觸窗連接。
在本發明之多層元件的邊緣結構中,由於第二方向的第二階梯結構的斜角大於上方將形成接觸窗之第一方向的第一階梯結構的斜角,故第二方向之階梯區的寬度較窄,而得以減少面積的浪費。再者,當未經削減的任一罩幕層的第二方向的邊界預設為對齊未經削減的前一罩幕層的第二方向的邊界時,第二方向之階梯區的寬度可以縮到最小。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10-1~10-6、20-1~20-6:罩幕層 100:多層元件區 102a、102b:單元層的X方向邊緣部、Y方向邊緣部 500:基底 502:氧化矽層的邊緣部 502a、502b:氧化矽層的X方向邊緣部、Y方向邊緣部 504:氮化矽層的邊緣部 504a、504b:氮化矽層的X方向邊緣部、Y方向邊緣部 506:氧化矽層-氮化矽層對(ON對)的邊緣部 506a、506b:ON對的X方向邊緣部、Y方向邊緣部 510、512、512':罩幕層 5102:經最後一次削減的罩幕層510的X方向邊界 5104:經最後一次削減的罩幕層510的Y方向邊界 600:成品的階梯輪廓 H:階梯結構的高度 h1、h1'、h1''、h2、h2''、h6'':罩幕層的高度 T:每一單元層的厚度 q
1、q
2:角度 W
X:X方向階梯結構的寬度 W
Y、W'
Y:Y方向階梯結構的寬度 w:罩幕層被削減的寬度或每一個梯面的寬度
圖1繪示先前技術形成多層元件之邊緣結構用的罩幕設計的上視圖。 圖2繪示本發明一實施例之多層元件的邊緣結構的製造方法所用的罩幕設計的上視圖。 圖3繪示本發明一實施例之多層元件的邊緣結構中的X方向階梯結構的剖面圖,此階梯結構所在的區域為將形成多層元件的接觸窗的區域。 圖4A、4B繪示本發明兩實施例之Y方向階梯結構的剖面圖,其中圖4A顯示各個剛形成之罩幕層的Y方向邊界皆完全對準且各罩幕層形成後進行之蝕刻或罩幕削減步驟數目相同時的結果。 圖5以剖面圖繪示本發明一實施例之多層元件的邊緣結構的製造方法中,第一罩幕層形成之後的蝕刻步驟及罩幕削減步驟。 圖6/7繪示上述實施例中第二罩幕層剛形成之後的X/Y方向邊緣區的剖面圖。
Claims (10)
- 一種多層元件的邊緣結構,所述多層元件包括堆疊的多層單元層,該邊緣結構包括:第一階梯結構,位於所述多層元件的須形成接觸窗的第一方向,包括該些單元層的第一方向的第一邊緣部,該些第一邊緣部的邊界隨層級升高而逐漸內縮,且由最低單元層的第一邊緣部的邊界至最高單元層的第一邊緣部的邊界的仰角為第一角度;以及第二階梯結構,位於不形成所述接觸窗的第二方向,包括該些單元層的所述第二方向的第二邊緣部,該些第二邊緣部的邊界位置隨層級升高的變化不規則,且由最低單元層的第二邊緣部的邊界至最高單元層的第二邊緣部的邊界的仰角為第二角度,所述第二角度大於所述第一角度。
- 如申請專利範圍第1項所述之多層元件的邊緣結構,其中第一角度介於6°與12°之間,且第二角度介於20°與60°之間。
- 如申請專利範圍第1或2項所述之多層元件的邊緣結構,其中所述第一方向為X方向且所述第二方向為Y方向,或者所述第一方向為Y方向且所述第二方向為X方向。
- 如申請專利範圍第1或2項所述之多層元件的邊緣結構,其中每一單元層包括第一材料層及第二材料層,且該些單元層中的該些第一材料層與該些第二材料層交替堆疊。
- 如申請專利範圍第4項所述之多層元件的邊緣結構,其中第一材料層包括氮化矽層,第二材料層包括氧化矽層。
- 如申請專利範圍第4項所述之多層元件的邊緣結構,其中第一材料層包括導體層,第二材料層包括絕緣層。
- 一種多層元件的邊緣結構的製造方法,包括:形成包含多層單元層的堆疊;多次罩幕層形成步驟,各自於該堆疊上形成一罩幕層;以及於每一罩幕層形成之後,交替進行多次蝕刻步驟及至少一次罩幕層削減步驟,其中每一次蝕刻步驟移除該罩幕層所暴露出之一層單元層,其中,在所述多層元件的將形成接觸窗的第一方向上,未削減的任一罩幕層的邊界比經最後一次削減的前一罩幕層的邊界內縮,且在不形成所述接觸窗的第二方向上,未經削減的任一罩幕層的邊界至少超出經最後一次削減的前一罩幕層的邊界,且最先形成的罩幕層的邊界與多層元件之間的距離小於在第一方向上所述最先形成的罩幕層的邊界與多層元件之間的距離。
- 如申請專利範圍第7項所述的多層元件的邊緣結構的製造方法,其中未經削減的任一罩幕層的第二方向的邊界預設為對齊未經削減的前一罩幕層的第二方向的邊界。
- 如申請專利範圍第7項所述的多層元件的邊緣結構的製造方法,其中每一單元層包括第一材料層及第二材料層,且該些單元層中的該些第一材料層與該些第二材料層交替堆疊。
- 如申請專利範圍第9項所述的多層元件的邊緣結構的製造方法,其中在每一單元層中第二材料層位於第一材料層之上,且移除暴露出之一層單元層的方法包括:移除暴露出之一層第二材料層,其以下方相鄰的一層第一材料層為蝕刻中止層;以及移除先前作為蝕刻中止層的一層第一材料層,其以下方相鄰 的一層第二材料層為蝕刻中止層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106111724A TWI645548B (zh) | 2017-04-07 | 2017-04-07 | 多層元件的邊緣結構及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106111724A TWI645548B (zh) | 2017-04-07 | 2017-04-07 | 多層元件的邊緣結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201838157A TW201838157A (zh) | 2018-10-16 |
TWI645548B true TWI645548B (zh) | 2018-12-21 |
Family
ID=64797225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106111724A TWI645548B (zh) | 2017-04-07 | 2017-04-07 | 多層元件的邊緣結構及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI645548B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103563070A (zh) * | 2011-06-02 | 2014-02-05 | 美光科技公司 | 包括阶梯结构的设备及形成所述阶梯结构的方法 |
CN103871994A (zh) * | 2012-12-11 | 2014-06-18 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
US9165823B2 (en) * | 2013-01-08 | 2015-10-20 | Macronix International Co., Ltd. | 3D stacking semiconductor device and manufacturing method thereof |
TW201605015A (zh) * | 2014-07-28 | 2016-02-01 | 愛思開海力士有限公司 | 互連結構、半導體裝置及製造其之方法 |
US20160268278A1 (en) * | 2015-03-12 | 2016-09-15 | Kabushiki Kaisha Toshiba | Microstructure device and method for manufacturing the same |
-
2017
- 2017-04-07 TW TW106111724A patent/TWI645548B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103563070A (zh) * | 2011-06-02 | 2014-02-05 | 美光科技公司 | 包括阶梯结构的设备及形成所述阶梯结构的方法 |
CN103871994A (zh) * | 2012-12-11 | 2014-06-18 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
US9165823B2 (en) * | 2013-01-08 | 2015-10-20 | Macronix International Co., Ltd. | 3D stacking semiconductor device and manufacturing method thereof |
TW201605015A (zh) * | 2014-07-28 | 2016-02-01 | 愛思開海力士有限公司 | 互連結構、半導體裝置及製造其之方法 |
US20160268278A1 (en) * | 2015-03-12 | 2016-09-15 | Kabushiki Kaisha Toshiba | Microstructure device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TW201838157A (zh) | 2018-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100869741B1 (ko) | 나선형 인덕터 | |
US10186452B2 (en) | Asymmetric stair structure and method for fabricating the same | |
TWI634593B (zh) | 形成用於心軸及非心軸互連線之自對準連續性區塊之方法 | |
TWI553781B (zh) | 間距減半積體電路製程及以其製作的積體電路結構 | |
EP3240028B1 (en) | Contact pad structure and method for fabricating the same | |
JP6478638B2 (ja) | コンタクト開口部のエッチングウインドウのためのlcモジュールレイアウト構成 | |
US10714679B2 (en) | CMP stop layer and sacrifice layer for high yield small size MRAM devices | |
TWI742350B (zh) | 具有層心軸之自對準多重圖案化製程 | |
TW201618229A (zh) | 記憶體元件之接觸窗結構及其製造方法 | |
TWI656601B (zh) | 非對稱階梯結構及其製造方法 | |
TWI645548B (zh) | 多層元件的邊緣結構及其製造方法 | |
US10854616B2 (en) | Semiconductor structure and method forming the same | |
US20150056810A1 (en) | Method for semiconductor cross pitch doubled patterning process | |
US10319626B1 (en) | Interconnects with cuts formed by block patterning | |
CN108630651B (zh) | 具有浮岛的片上电容器 | |
US10192824B2 (en) | Edge structure for multiple layers of devices, and method for fabricating the same | |
CN108695334B (zh) | 多层元件的边缘结构及其制造方法 | |
TWI692018B (zh) | 半導體結構及其形成方法 | |
US10229850B1 (en) | Cut-first approach with self-alignment during line patterning | |
KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
US20220285162A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
EP3840034B1 (en) | Method for producing nanoscaled electrically conductive lines for semiconductor devices | |
TWI801752B (zh) | 半導體元件及其製造方法 | |
TWI571699B (zh) | 佈局圖案以及包含該佈局圖案的光罩 | |
US8692379B2 (en) | Integrated circuit connector access region |